DE69123777T2 - Gerät zur Detektion von digitalen Daten - Google Patents

Description

• Die Erfindung bezieht sich auf ein Gerät zum Erfassen von Digital-Daten, und insbesondere, aber nicht ausschließlich, bezieht sie sich auf ein Gerät zum Erfassen von Digital-Daten zum Gebrauch in einem Video-Bandrekorder der Klasse IV oder einem anderen Teilantwort-Signalisieren, bei einem Digital- Bandaufzeichnen und -wiedergeben mit hoher Dichte.
• Digital-Videobandrekorder (VTRs) sind entwickelt worden, um ein Videosignal in der Form eines Digital-Signals auf einem Magnetband aufzuzeichnen, so daß eine Verschlechterung der Bildqualität im Mischmodus minimierbar ist.
• Wenn ein Signal aufgezeichnet und/oder von einem Magnetband wiedergegeben wird, hat das dafür verwendete Elektromagnet-Umsetzsystem (wie beispielsweise ein Magnetkopf oder dergleichen) eine Differentiationseigenschaft, so daß das Träger-zu-Rausch-Verhältnis (C/N) bei niedrigen Frequenzen vermindert ist. Das C/N-Verhältnis ist durch eine Magnetisierungscharakteristik des Magnetbandes selber entsprechend vermindert, wie in Figur 1 der dazugehörenden Zeichnungen dargestellt ist, wenn die Frequenz erhöht ist.
• Wenn demgemäß ein Magnet-Aufzeichnungs- und/oder Wiedergabesystem für ein digitalisiertes Videosignal (nachfolgend als ein Digital-Videosignal bezeichnet) verwendet wird, ist das Frequenzband, in dem ein zufriedenstellendes C/N-Verhältnis erzielbar ist, verhältnismäßig schmal. Wenn aus diesem Grund ein Digital-Videosignal zu erfassen ist, wird ein Erfassungssystem eingesetzt, das ein Signalspektrum aufweist, das in der Nähe eines Bereichs konzentriert ist, bei dem das C/N-Verhältnis maximiert ist, um so wirkungsvoll die Verschlechterung des C/N-Verhältnisses vom wiedergegebenen Signal zu verhindern, und um damit sicherzustellen, daß das Digital-Videosignal wirkungsvoll aufgezeichnet und/oder wiedergegeben wird. In Verbindung mit dem zuvorgenannten ist vorgeschlagen, ein Klasse IV Teilantwort-Schema bei der Wiedergabe und Erfassung eines Digital Videosignals zu verwenden, wie beispielsweise in der US-Patentschrift US-A- 4 504 872 und US-A- 4 984 099 offenbart ist, die beide auf den Anmelder übertragen sind.
• Da insbesondere das C/N-Verhältnis bei einem Magnet-Aufzeichnungs- und/oder Wiedergabesystem die niedrigen und den höheren Frequenzen verschlechtert ist, ist dessen Frequenzgang durch einen Frequenzgang H( ) eines (1-D²)- Schema für Klassse IV-Teilantwort annäherbar, das durch Verwendung eines Verzögerungsoperators D ausgedrückt wird, wie in Figur 2 der dazugehörenden Zeichnungen ausgedrückt ist.
• Die Nyquist-Frequenz &sub0;, bei der die Antwort minimiert ist, weist eine Beziehung zur Verzögerungszeit T auf, die durch den Verzögerungsoperator D bestimmt ist, wie durch die nachfolgende Gleichung bestimmt ist:
• ω&sub0; = π/T ...(1)
• Falls demgemäß die Größe der Verzögerung, die vom Verzögerungsoperator D bestimmt ist, so ausgewählt ist, daß das Signalspektrum in der Nähe eines Bereichs konzentriert ist, in dem das C/N-Verhältnis maximiert ist, kann das Digital-Videosignal dann durch wirkungsvolles Verwenden des Frequenzgangs des Magnet-Aufzeichnungs-und/oder-Widergabesystems wirkungsvoll aufgezeichnet und /oder wiedergegeben werden.
• Mit anderen Worten, im Aufzeichnungsmodus wird ein Rechenverfahren sequentiell auf das Digital-Videosignal angewendet, das dem nachfolgenden Ausdruck (2) entspricht:
• bei dem MOD2 den Rest von 2 darstellt.
• Da weiterhin das Elektromagnet-Umsetzsystem (beispielsweise ein Magnetkopf) eine Differentiationscharakteristik aufweist, weist ein wiedergegebenes Signal vom Magnetkopf eine Charakteristik auf, die unter Bezug auf den Verzögerungsoperator D als (1-D) ausgedrückt ist, und die durch die entsprechend gekennzeichnete gestrichelte Linie in Figur 2 dargestellt ist.
• Im Abspiel- oder Wiedergabemodus wird demgemäß ein Rechenverfahren von (1+D) auf das wiedergegebene Signal angewendet, wodurch die Korrektur ausführbar ist, die durch die nachfolgende Gleichung ausgedrückt ist:
• (1 - D ) ( 1 + D ) = 1 - D² ... (3)
• Hinsichtlich des Ausdrucks (2) und der Gleichung (3), ist das Digital- Videosignal mit der Übertragungsfunktion des Aufzeichnungs- und Wiedergabesystems wiedergebbar, das im Wesentlichen auf "1" gehalten wird.
• Wenn das Digital-Videosignal durch wirkungsvollen Gebrauch des Signalisierens der Teilantwort für Klasse IV aufgezeichnet und /oder wiedergegeben ist, ist ein Digital-Videosignal mit einer niedrigen Bitfehlerquote durch die Anwendung der Viterbi-Decodiertechnik wiedergebbar, die anzeigt, daß, wie in Figur 2 dargestellt ist, das Digital-Videosignal durch wirkungsvolles Verwenden eines Frequenzgangs nahe gleich der Charakteristik von Figur 1, die den Frequenzgang des Magnet- Aufzeichnungs- und/oder Wiedergabesystem darstellt, wirkungsvoll erfaßbar ist.
• Wie beispielsweise im Einzelnen in "Analog Viterbi Decoding for High Speed Digital Satellite Channels", A.S. Acampora et al., IEEE Transactions on Communications, Vol. Com. - 26, No. 10, October 1978, Seiten 1463-1470 und in "The Viterbi Algorithm", G.D. Forney, Jr., Proceedings of the IEEE, Vol. 61, No. 3, March 1973, Seiten 268-278 offenbart ist, verwendet eine Viterbi-Dekodierschaltung die Korrelationswahrscheinlichkeit zwischen Daten, die nacheinanderfolgend eingegeben sind, um die Laufzeit der Daten zu erfassen, und decodiert die Daten auf der Grundlage des erfaßten Ergebnisses.
• Falls demgemäß die Beziehung (1 - D²) des wiedergegebenen Signals im Verhältnis zum Signal, das für die Aufzeichnung verwendet wurde (nachfolgend als Aufzeichnungssignal bezeichnet), verwendet wird, um das Aufzeichnungssignal aus dem wiedergegebenen Signal zu decodieren, und dann wird das Digital-Videosignal auf der Grundlage der dekodierten Daten decodiert, wobei die Bitfehlerrate der decodierten Daten im Vergleich mit einer üblichen Dekodierschaltung verminderbar ist, die die Daten mit Bezug auf den Signalpegel decodiert.
• Eine früher vorgeschlagene Wiedergabeschaltung eines Digital-VTR's, der die Teilantwort für Klasse IV und Viterbi-Decodierschemen beinhaltet, wird nun unter Bezugnahme auf Figur 3 der dazugehörenden Zeichnungen beschrieben, bei der Digital-Videodaten, die als ein Binärsignal in analoger Form auf einem Videoband 1 aufgezeichnet sind, von einem Magnetkopf 2 wiedergegeben werden. Das wiedergegebene Signal wird über einen Verstärker 3 einer Entzerr-Schaltung 4 zugeführt, und das von der Entzerr-Schaltung 4 entzerrt wiedergegebene Signal wird einer Verarbeitungsschalt 5 zugeführt. Die Verarbeitungsschaltung 5 wendet auf dieses wiedergegebene Signal die Berechnung (1 + D) gemäß dem zuvor genannten Teilantwort-Schema an. Das sich ergebene Ausgangssignal der Verarbeitungsschaltung 5 wird einem Analog/Digital-(A/D)-Umsetzer 6 zugeführt. Ein wiedergegebenes Zeittakt wird aus dem wiedergegebenen Signal mittels einer Phasenregelschleifen- (PLL)-Schaltung 7 erzeugt, die ebenfalls mit dem Ausgang des Verstärkers 3 verbunden ist. Dieser wiedergegebene Zeitakt wird dem A/D-Umsetzer 6 zugeführt, der Digital-Daten aus dem wiedergegebenen Signalpegel auf der Grundlage des wiedergegebenen Zeittackts erfaßt. Erfaßte Digital-Daten werden einer Viterbi- Decodierschaltung 8 zugeführt, in der die Daten gemäß dem Viterbi-Decodierschema erfaßt werden, um ein erfaßtes Digital- Videosignal vorzusehen. Das erfaßte Digital-Videosignal wird über einen Ausgangsanschluß 9 einer Verarbeitungsschaltung (nicht dargestellt) für das wiedergegebene Signal in einer nachfolgenden Stufe zugeführt.
• Wenn das Digital-Videosignal von der zuvor vorgeschlagenen Schaltungsanordnung der Figur 3 wiedergegeben ist, ist die Übertragungsrate der Digital-Videodaten sehr hoch, so daß die Taktfrequenz, die notwendig ist, um wiedergegebene Daten in jeder der Schaltungen zu verarbeiten, höher als etwa 30 MHz ausgewählt werden muß. Die Schaltungen, die mit einer so hohen Taktfrequenz betrieben werden, benötigen eine Rechenschaltung mit einer besonderen Anordnung, die in der Praxis nicht wirklich vorgesehen werden kann. Weiterhin ist es vorzuziehen, daß die Entzerr-Schaltung 4 und die Verarbeitungsschaltung 5 als Digital-Schaltungen hergestellt sind, da solche digitalen Entzerr-Schaltungen und digitalen Verarbeitungsschaltungen hervorragende Eigensschaften vorweisen können. Es ist jedoch sehr schwierig die Entzerr-Schaltung 4 und die Verarbeitungsschaltung 5 mit einer höheren Taktfrequenz als 30 MHz zu betreiben, falls diese Schaltungen 4 und 5 von digitalem Aufbau sind. Daher steht den 1 in der Figur 3 dargestellten Schaltung der Entzerr- und der Verarbeitungsschaltung 4 und 5 der A/D- Umsetzer 6 voran und sie sind nicht als Digital-Schaltungen hergestellt.
• In der zuvor genannten US-A-4 504 872 folgt entsprechend der Analog/Digital-Umsetzung ein Durchgang des wiedergegebenen Signals über ein Antwortfilter für 1-D²-Klasse IV, so daß letzteres nicht als eine Digital- Schaltung hergestellt ist, und damit weist es nicht die vorteilhaften Eigenschaften, die der Digital-Herstellung eigen sind, auf.
• In IEEE TRANSACTIONS ON COMMUNICATIONS, vol 34, no. 51 Mai 1986, New YORK USA, Seiten 454-461 (R.W. Wood und D. A. Petersen) "Viterbi Detection of Class IV Partial Response on Magnetic Recording Channel", ist eine Technik offenbart, bei der Daten zuerst entzerrt und einem Teilantwort- Erfassungsschema unterzogen werden, und dann einer Analog/Digital-Umsetzung unterzogen werden, wobei die sich ergebenen Digital-Daten getrennt werden, um somit mittels zwei Viterbi-Dekodierern verarbeitet zu werden, die parallel angeordnet sind.
• Erfindungsgemäß ist ein Gerät zum Erfassen von Eingangsdigitaldaten vorgesehen, wobei das Gerät aufweist:
• - eine Verarbeitungseinrichtung zum Verarbeiten der Digital-Daten gemäß einer vorbestimmten Formel,
• - eine Decodiereinrichtung zum Decodieren eines Ausgangssignals der Verarbeitungseinrichtung gemäß dem Viterbi-Algorithmus, wobei die Decodiereinrichtung erste und zweite Decodierer für ungeradzahlige und geradzahlige Datenmuster der Digital-Daten aufweist, und
• - einer Einrichtiing zum Zusammensetzen von Ausgangssignalen der Dekodiereinrichtung, um Digital-Daten in einer Folge zu erhalten, dadurch gekennzeichnet, daß
• - eine Verteileinrichtung vorgesehen ist, um die Eingangsdigitaldaten auf einen ersten und einen zweiten Kanal für jeweils ungeradzahlige und geradzahlige Daten(abtast)proben bzw. Datenmuster zu verteilen und
• - daß die Verarbeitungseinrichtung im ersten und im zweiten Kanal jeweils einen ersten und einen zweiten Prozessor aufweist, um die jeweiligen Datenmuster gemäß der vorbestimmten Formel zu verarbeiten, die die ungeradzahligen und geradzahligen Datenmuster beide verwendet, wobei die jeweils anderen Datenmuster für jeden Kanal vom anderen Kanal mittels Überkreuzverbindungen zwischen den Kanälen zum Kombinieren mit dem zu verarbeitenden Muster in dem jeweiligen Kanal abgeleitet werden.
• Ein bevorzugtes erfindungsgemäßes Ausführungsbeispiel sieht ein verbessertes Gerät vor, um Digital-Daten zu erfassen, bei dem die zuvorgenannten Probleme und Nachteile bei dem zuvor vorgeschlagenen Systemen im Wesentlichen überwindbar sind. In dem bevorzugten Ausführungsbeispiel ist die Signalverarbeitungsgeschwindigkeit in jeder der Schaltungen bedeutend reduzierbar, wenn Digital-Daten in einem Digital- Videobandrekorder oder dergleichen erfaßt werden. Die Schaltungsanordnung ist ebenfalls vereinfachbar, um somit mittels eines Taktsignals mit einer verhältnismäßig niedrigen Frequenz betreibbar zu sein.
• Die Erfindung wird nun mittels eines Beispiels unter Bezugnahme auf die dazugehörenden Zeichnungen erläutert, bei denen gleiche Teile mit gleichen Bezugszeichen bezeichnet sind, und wobei:
• Figur 1 und 2 graphische Darstellungen von Frequenzcharakteristik sind, auf die beim Erläutern eines früher vorgeschlagenen Teilantwort-Schema Bezug genommen wird,
• Figur 3 ein schematisches Blockschaltbild ist, das ein Beispiel einer Wiedergabeschaltung eines früher vorgeschlagenen Digital-Videobandrekorders darstellt, der ein Klasse IV Teilantwort-Schema und ein Viterbi- Erfassungsschema beinhaltet,
• Figur 4 ein schematisches Blockschaltbild ist, das ein Gerät zum Erfassen von Digital-Daten gemäß eines erfindungsgemäßen Ausführungsbeispiels darstellt,
• Figur 5 (gebildet aus Figuren 5A und 5B) ist ein schematisches Blockschaltbild ist, das ein besonderes Beispiel eines Hauptteils des in Figur 4 dargestellten Geräts darstellt, und
• Figur 6A bis 6C und Figur 7A bis 7E Zeitdiagramme sind, auf die beim Erläutern des in Figur 4 und 5 dargestellten Geräts Bezug genommen wird.
• Ein Gerät zum Erfassen von Digital-Daten gemäß eines erfindungsgemäßen Ausführungsbeispiels wird nachfolgend unter Bezugnahme auf Figur 4 und 5 beschrieben, bei dem Teile, die den zuvor unter Bezugnahme auf Figur 3 beschriebenen entsprechen, mit demselben Bezugszeichen bezeichnet sind, und werden daher nicht nochmals im Einzelnen beschrieben werden.
• Bei dem bevorzugten Ausführungsbeispiels wird die Erfindung auf ein Wiedergabesystem eines Digital-Videobandrekorders (VTR) angewendet, bei dem Digital-Daten, die ein Videosignal darstellen, als ein Binärsignal in analoger Form auf einem Magnetband aufgezeichnet sind. Dieses Wiedergabesystem ist allgemein wie in Figur 4 dargestellt ist, angeordnet, wobei das mittels des Magnetkopfes 2 vom Magnetband 1 wiedergegebene Signal über die Abspiel-Verstärker 3 einem A/D-Umsetzer 6 zugeführt wird, und wobei Digital-Daten mittels des A/D-Umsetzers 6 auf der Grundlage des wiedergegebenen Taktsignals, das von der PLL-Schaltung 7 zugeführt ist, aus den wiedergegebenen Signal abgeleitet werden.
• Digital-Daten, die vom A/D-Umsetzer 6 ausgegeben werden, werden in eine ungeradzahlige Folge und eine geradzahlige aufgeteilt, die dann den jeweiligen Kanälen zugeführt werden, die Entzerr-Schaltungen 11 und 12 beinhalten. Bei diesem Ausführungsbeispiel ist jede der Entzerr-Schaltungen 11 und 12 mittels eines Transversalfilters gebildet. Ausgangssignale der Entzerr-Schaltungen 11 und 12 werden den Verarbeitungsschaltungen 21 und 22 in den jeweiligen Kanälen zugeführt, die die (1+D)-Berechnung mit den Ausgangssignalen der Entzerr-Schaltungen 11 und 12 jeweils durchführen, wobei D ein Verzögerungsoperator ist. Bei dem beschriebenen Ausführungsbeispiel leitet die Verarbeitungsschaltung 21 die sich ergebenen verarbeiteten Daten für die ungeradzahlige Folge ab, und die Verarbeitungsschaltung 22 leitet die resultierenden verarbeiteten Daten für die geradzahlige Folge ab.
• Ausgangssignale der Verarbeitungsschaltungen 21 und 22 werden den Viterbi- Decodierern 23 und 24 in den jeweiligen Kanälen zugeführt. Der Viterbi- Decodierer 23 wird für Viterbi-Decodierdaten der ungeradzahligen Folge betrieben und der Viterbi-Decodierer 24 wird für Viterbi-Decodierdaten der geradzahligen Folge betrieben. Ausgangssignale der zwei Viterbi-Decodierer 23 und 24 werden einer Wechsel- oder Zusammensetzschaltung 25 zugeführt.
• Die Wechselschaltung 25 schaltet abwechselnd die Ausgangssignale für die ungeradzahlige und die geradzahlige Folge von den Viterbi-Decodierern 23 und 24 um, um sie in Daten einer Folge zusammenzusetzen, und führt diese Daten aus einer Folge einem Ausgangsanschluß 26 zu. An dem Ausgangsanschluß 26 entwickelte Daten werden einer Verarbeiitungsschaltung für ein wiedergegebenes Signal (nicht dargestellt) zugeführt, die eine nachfolgende Stufe bildet.
• Eine bestimmte Schaltungsanordnung, die sich vom A/D-Umsetzer 6 zu den Verarbeitungsschaltungen 21 und 22 erstreckt, wird nachfolgend unter Bezugnahme auf die Figuren 5A und 5B beschrieben, die zusammen Figur 5 bilden.
• In der Anordnung in Figur 5 erfaßt der A/D-Umsetzer 6 Digital-Daten aus dem Pegel eines wiedergegebenen Signals, das auf der Grundlage eines wiedergegebene Taktsignals an einem Anschluß 6a entwickelt ist, das über einen Anschluß 6b von der PLL-Schaltung 7 (Figur 4) zugeführt ist. Die Frequenz des wiedergegebenen Taktsignals, das dem Anschluß 6b zugeführt ist, wird zu 40 MHz ausgewählt.
• Die vom A/D-Umsetzer 6 ausgegebenen Digital-Daten werden einem Verteiler zugeführt, der Zwischenspeicherschaltungen 41 und 42 enthält. Die Zwischenspeicherschaltungen 41 und 42 speichern die Digital-Daten auf der Grundlage eines Taktsignals zwischen, das eine Frequenz von 20 MHz aufweist, und das über einen Anschluß 40 zugeführt wird. Das der Zwischenspeicherschaltung 41 zugeführte Taktsignal und das der Zwischenspeicherschaltung 42 zugeführte Taktsignal, werden relativ zu einander um 180 Grad in der Phase invertiert, so daß die Zwischenspeicherzeitgebung der Zwischenspeicherschaltungen 41 und 42 gegeneinander versetzt sind, wodurch Daten einer geradzahligen Folge von der Zwischenspeicherschaltung 41 zwischengespeichert und Daten einer ungeradzahligen Folge von der Zwischenspeicherschaltung 42 zwischengespeichert werden.
• Daten, die von der Zwischenspeicherschaltung 41 zwischengespeichert werden, werden über eine Zwischenspeicherschaltung 43 zugeführt, die als eine Verzögerungsschaltung für die Entzerrschaltungen 11 und 12 arbeitet, und Daten, die von der Zwischenspeicherschaltung 42 zwischengespeichert sind, werden über Zwischenspeicherschaltungen 44 und 45 zugeführt, die in Reihe angeordnet sind, und ebenfalls als Verzögerungsschaltung für die Entzerr- Schaltungen 11 und 12 arbeiten. Das 20 MHz Taktsignal, das am Anschluß 40 anliegt, wird ebenfalls den Zwischenspeicherschaltungen 43, 44 und 45 zugeführt, so daß Daten in jeder Zwischenspeicherschaltung der Zwischenspeicherschaltungen 43, 44 und 45 um einen Takt verzögert werden.
• In der Entzerr-Schaltung 11 werden Ausgangsdaten von der Zwischenspeicherschaltung 43 einer Reihenschaltung aus Verzögerungsschaltungen 11a und 11b zugeführt, und Ausgangsdaten von der Zwischenspeicherschaltung 45 werden einer Verzögerungsschaltung 11c zugeführt. Ausgangssignale der Verzögerungsschaltungen 11a, 11b und 11c werden über jeweilige Koeffizienten-Multiplizierern 11d, 11e und 11f einem Addierer 11g zugeführt. In der Entzerr-Schaltung 12, werden Ausgangsdaten von der Zwischenspeichersschaltung 43 einer Reihenschaltung aus Verzögerungschaltung 12a und 12b zugeführt, und Ausgangssignale von der Zwischenspeicherschaltung 45 werden einer Reihenschaltung aus Verzögerungsschaltungen 12c und 12d zugeführt. Ausgangssignale der Verzögerungsschaltungen 12b, 12c und 12d werden über jeweilige Koeffizienten-Multiplizierer 12e, 12f und 12g einem Addierer 12h zugeführt. Die Koeffizienten-Multiplizierer 11d, 11e und 11f und die Koeffizienten- Multiplizierer 12e, 12f und 12g werden betrieben, um die jeweils verzögerten zugeführten Daten jeweils mit Koeffizienten K&sub1;, K&sub2; und K&sub3; zu multiplizieren.
• Die zwei Entzerr-Schaltungen 11 und 12 bilden somit jeweilige Transversalfilter und die Addierer 11g und 12h stellen jeweilige entzerrte Signale bereit. Durch das Einstellen der Koffizienten K&sub1;, K&sub2; und K&sub3;, die bei den Koeffizienten-Multiplizierern 11d, 11e und 11f und in den Koeffizienten-Multiplizierern 12e, 12f und 12g der Entzerr-Schaltungen 11 und 12 eingesetzt werden, wird der Entzerrpegel geändert. Jede der Verzögerungsschaltungen 11a, 11b, 11c, 12a, 12b, 12c und 12d wird durch eine Zwischenspeicherschaltung gebildet, die ein Eingangssignal um eine Verzögerungszeit eines Taktes, der die Frequenz von 20 MHz aufweist, verzögert.
• Ausgangssignale der Entzerrschaltungen 11 und 12 werden der Verarbeitungsschaltung 21 zugeführt, die die (1+D)-Berechnung durchführt, um somit die verarbeiteten Daten der ungeradzahligen Folge durchzuführen. Insbesondere die Ausgangsdaten der Entzerrschaltung 11 werden über eine Reihenschaltung der Verzögerungsschaltungen 21a und 21b einem Eingangsanschluß eines Addierers 21c zugeführt, und das Ausgangssignal der Entzerr-Schaltung 12 wird über eine Verzögerungsschaltung 22a dem anderen Eingangsanschluß des Addierers 21c zugeführt. Ein addiertes oder summiertes Ausgangssignal des Addierers 21c wird über eine Verzögerungsschaltung 21d einem Eingangsanschluß 23a der Viterbi-Dekodier schaltung 23 (Figur 4) in dem jeweiligen Kanal zugeführt. Mit anderen Worten, das Ausgangssignal der Verzögerungsschaltung 21d wird der Viterbi-Decodierschaltung 23 zugeführt, die die ungeradzahligen Folge-Daten, die das Ausgangssignal der Verarbeitungsschaltung 21 bilden, Viterbi-decodieren.
• Die Ausgangssignale der Entzerrschaltungen 11 und 12 werden auch der Verarbeitungsschaltung 22 zugeführt, die die (1+D)-Berechnung durchführt, um somit die verarbeiteten der geradzahligen Folge zu erhalten. Insbesondere das Ausgangssignal der Verzögerungsschaltung 21a in der Daten- Verarbeitungsschaltung 21 für die ungeradzahlige Folge wird einem Eingangsanschluß eines Addierers 22b zugeführt, und ein Ausgangssignal der Verzögerungsschaltung 22a wird dem anderen Eingangsanschluß des Addierers 22b zugeführt. Ein addiertes oder summiertes Ausgangssignal des Addierers 22b wird über eine Verzögerungsschaltung 22c einem Eingangsanschluß 24a der Viterbi-Decodierschaltung 24 (Figur 4)zugeführt. Mit anderen Worten, das Ausgangssignal der Verzögerungsschaltung 22a wird der Viterbi- Decodierschaltung 24 zugeführt, die die geradzahligen Folgedaten, die das Ausgangssignal der Verarbeitungsschaltung 22 bilden Viterbi-dekodiert.
• Jede der Verzögerungsschaltungen 21a, 21b und 21d und jede der Verzögerungsschaltungen 22a und 22c in den Verarbeitungsschaltungen 21 und 22 sind jeweils aus einer Zwischenspeicherschaltung gebildet, die das Eingangssignal verzögert, das durch eine Verzögerungszeit von einer Taktperiode des Taktsignals, das eine Frequenz von 20 MHz aufweist, zugeführt wird.
• Ein Betrieb des vorhergehenden erfindungsgemäßen Ausführungsbeispiels wird unter Bezugnahme auf Figur 6A bis 6C und Figuren 7A bis 7E beschrieben.
• Falls angenommen ist, daß Digital-Daten a&sub1;, a&sub2;, a&sub3;, ... mit einer Abtastfrequenz von 40 MHz vom A/D-Umsetzer 6 ausgegeben werden, wie in Figur 6A dargestellt ist, dann werden solche Digital-Daten in Daten a&sub0;, a&sub2;, a&sub4; ..., einer geradzahligen Folge (Figur 6B) und in Daten a&submin;&sub1;, a&sub1;, a&sub3;, ...einer ungeradzahligen Folge (Figur 6C) geteilt. Die in Figur 6B dargestellten Daten, stellen das Ausgangssignal der Zwischenspeicherschaltung 43 dar, und die in Figur 6C dargestellten Daten stellen das Ausgangssignal der Zwischenspeicherschaltung 44 dar. Da die Digital-Daten in die geradzahligen Folgedaten und in die ungeradzahligen Folgedaten geteilt sind, wie zuvor beschrieben ist, beträgt die Abtastfrequenz von allen, den geradzahligen Folgedaten und den ungeradzahligen Folgedaten 20 MHz (nämlich die Hälfte der Abtastfrequenz von 4OMHz der ursprünglichen Daten). Beim Verzögern der ungeradzahligen Folgedaten mittels der Zwischenspeicherschaltung 44, sind weiterhin die geradzahligen Folgedaten und die ungeradzahligen Folgedaten miteinander synchronisiert.
• Die getrennten geradzahligen Folgedaten und die ungeradzahligen Folgedaten werden dann dem jeweiligen Transversalfilter oder Entzerr-Schaltungen 11 und 12 zugeführt, wodurch entzerrte Daten EQ erzeugt werden, die getrennt für die ungeradzahligen und geradzahligen Folgen entzerrt werden. Angenommen, daß insbesondere Daten EQ&sub1;, EQ&sub3;, EQ&sub5;, ..., die an einem Verbindungspunkt oder Punkt e&sub1; entsprechend dem Ausgangssignal der Verzögerungsschaltung 21a erhalten werden, als Ausgangssignal der Entzerr- Schaltung 11 betrachtet werden, wie in Figur 7A dargestellt ist, dann werden Daten EQ&sub0;, EQ&sub2;, EQ&sub4; ... entsprechend dem Ausgangssignal der Verzögerungsschaltung 22a mit derselben Zeitgebung an einem Punkt e&sub2; erhalten, und können als Ausgangssignal der Entzerrschaltung 12 betrachtet werden, wie in Figur 7B dargestellt ist. Wie in Figur 7C dargestellt ist, werden weiterhin Daten EQ&submin;&sub1;, EQ&sub1;, EQ&sub3;,... entsprechend dem Ausgangssignal der Verzögerungsschaltung 21b an einem Punkt e&sub3; erhalten.
• Das addierte oder summierte Ausgangssignal des Addierers 21c in der Verarbeitungsschaltung 21 ist einfach die Summe der Signale an den Punkten e&sub2; und e&sub3;, und werden dann die Daten EQ&submin;&sub1; + EQ&sub0;,, EQ&sub1; + EQ&sub2;, EQ&sub3; + EQ&sub4;, ..., wie in Figur 7D dargestellt ist. Dieses addierte Ausgangssignal wird der Viterbi-Decodierschaltung 23 zugeführt, die die ungeradzahligen Folgedaten als mit (1 + D) verarbeitete Daten decodiert.
• Entsprechend ist einfach das addierte oder summierte Ausgangssignal des Addierers 22b in der Verarbeitungsschaltung 22 die Summe der Signale an den Punkten e&sub1; und e&sub2; und werden somit die Daten EQ&sub1; + EQ&sub0;, EQ&sub3; + EQ&sub2;, EQ&sub5; + EQ&sub4;, ..., wie in Figur 7E dargestellt ist. Dieses addierte Ausgangssignal wird der Viterbi-Decodierschaltung 24 zugeführt, die die geradzahligen Folgedaten als mit (1 + D) verarbeitete Daten erfaßt.
• Die ungeradzahligen und geradzahligen Folgedaten werden von den zwei Viterbi-Dekodierschaltungen 23 und 24 getrennt erfaßt und werden dann durch den Betrieb des Schalters 25 in Daten einer Folge zusammengesetzt.
• Es ist zu sehen, daß in der Daten-Erfassungsschaltung gemäß dieses erfindungsgemäßen Ausführungsbeispiels, das wiedergegebene Signal vor dem Entzerren mittels des A/D-Umsetzers 6 in Digital-Daten umgesetzt ist, so daß das Transversalfilter oder die Entzerr-Schaltungen 11 und 12 und die Verarbeitungsschaltungen 21 und 22, von denen jede die Berechnung (1 + D) durchführt, als Digitalschaltung herstellbar ist. Die Digital-Entzerr- Schaltungen 11 und 12 und die Digital-Verarbeitungsschaltungen 21 und 22 sind demgemäß mit stabilen Eigenschaften zu versehen, die leicht einstellbar sind. Da weiterhin die Entzerr-Schaltungenen 11 und 12 und die Verarbeitungsschaltungen 21 und 22 in jeweiligen Kanälen angeordnet sind, um die Daten in ungeradzahlige Folgedaten und geradzahlige Folgedaten zu teilen, wird das Digital-Signal, das eine Abtastfrequenz von 40 MHz aufweist, unter Verwendung einer Taktfrequenz entzerrt, die die Hälfte der Abtastfrequenz beträgt, das ist eine Taktfrequenz von 20 MHz, und die (1 + D)-Berechnung oder -Verarbeitung wird ebenfalls mit dieser verminderten Frequenz durchgeführt. Eine vereinfachte Erfassungsschaltung für Digital- Daten, die mit einem Taktsignal mit einer verhältnismäßig geringen Frequenz bertreibbar ist, ist daher einsetzbar, d.h. es besteht keine Notwendigkeit eine besondere Schaltung vorzusehen, die mit einem Taktsignal mit hoher Frequenz betrieben wird.
• Während bei dem zuvor beschriebenen Ausführugsbeispieldie wiedergegebenen Daten in Daten für zwei Kanälen aufgeteilt werden, d.h. ungeradzahlige Folgedaten und geradzahlige Folgedaten, ist es verständlich, daß die wiedergegebenen Daten in Daten von drei oder mehr Kanäle aufgeteilt werden, um damit die Taktfrequenz zu vermindern.
• Obwohl die Erfindung als Anwendung auf die Wiedergabeschaltung eines Digital-VTR's beschrieben wurde, ist sie nicht darauf beschränkt und ist auf andere Digital-Geräte anwendbar.
• Da das zuvor beschriebene Erfassungsgerät für Digital-Daten das Teilantwort-Schema einsetzt und das Viterbi-Erfassungssystem in einer einfachen Schaltung beinhaltet werden kann, die von einem Taktsignal mit verhältnismäßig geringer Frequenz betrieben wird, ist es offensichtlich, daß das Erfassungsgerät für Digital-Daten, das die Erfindung anwendet, für einen Digital-VTR der Konsumelektronik mit notwendigerweise geringen Kosten anwendbar ist.

Claims (11)

1. Gerät zum Erfassen von Eingangsdigitaldaten, wobei das Gerät aufweist:

- eine Verarbeitungseinrichtung (21, 22) zum Verarbeiten der Digitaldaten gemäß einer vorbestimmten Formel (1 + D),

- eine Dekodiereinrichtung (23, 24) zum Dekodieren eines Ausgangssignals der Verarbeitungseinrichtung (21, 22) gemäß dem Viterbi-Algorithmus, wobei die Dekodiereinrichtung (23, 24) erste und zweite Dekodierer (23, 24) für ungeradzahlige und geradzahlige Datenmuster der Digitaldaten aufweist, und

- einer Einrichtung (25) zum Zusammensetzen von Ausgangssignalen der Dekodiereinrichtung (23, 24), um Digitaldaten in einer Folge zu erhalten,

dadurch gekennzeichnet, daß

- eine Verteileinrichtung (41, 42) vorgesehen ist, um die Eingangsdigitaldaten auf einen ersten und einen zweiten Kanal jeweils für ungeradzahlige und geradzahlige Datenmuster zu verteilen und

- die Verarbeitungseinrichtung im ersten und im zweiten Kanal jeweils einen ersten und einen zweiten Prozessor (21, 22) aufweist, um die jeweiligen Datenmuster gemäß der vorbestimmten Formel (1 + D) zu verarbeiten, die die ungeradzahligen und geradzahligen Datenmuster beide verwendet, wobei die entgegengerichteten Datenmuster für jeden Kanal vom anderen Kanal mittels Überkreuzverbindungen zwischen den Kanälen zum Kombinieren mit dem zu verarbeitenden Muster in dem jeweiligen Kanal abgeleitet werden.

2. Gerät nach Anspruch 1, bei dem die vorbestimmte Formel (1 + D) von einem Teilantwort-Erfassungschema abgeleitet ist.

3. Gerät nach Anspruch 2, bei dem das Teilantwort-Erfassungschema eine Klasse- IV-Teilantwort ist.

4. Gerät nach Anspruch 1, Anspruch 2 oder Anspruch 3, mit einer Einrichtung (6, 7), die die Eingangsdigitaldaten von einem Binärsignal von analoger Form ableitet, das von einem Magnetmedium (1) mittels eines Magnetkopfes (2) wiedergegeben ist, und bei dem die vorbestimmte Formel [1 + D] ist, wobei D ein Verzögerungsoperator ist.

5. Gerät nach Anspruch 4, bei dem die Einrichtung, die das Eingangsdigitalsignal von dem in analoger Form wiedergegebenen Binärsignal ableitet, eine Analog/Digital-Umwandlungseinrichtung (6) enthält, die eine vorbestimmte Abtastfrequenz aufweist, und bei der die Verteileinrichtung eine erste und eine zweite Zwischenspeichereinrichtung (41, 42), die die Eingangsdigitaldaten von der Umwandlungseinrichtung (6) empfängt, eine Einrichtung (40), die ein Zwischenspeichersignal für die erste Zwischenspeichereinrichtung (41) mit einer Frequenz, die die Hälfte der Abtastfrequenz beträgt, vorsieht, eine Einrichtung, die das Zwischenspeichersignal invertiert und das invertierte Zwischenspeichersignal der zweiten Zwischenspeichereinrichtung (42) zuführt, so daß die erste und die zweite Zwischenspeichereinrichtung (41, 42) betreibbar ist, um ungeradzahlige und geradzahlige Folgen der Eingangsdigitaldaten jeweils zwischenzuspeichern, und eine dritte Zwischenspeichereinrichtung (44) in Serie mit der zweiten Zwischenspeichereinrichtung (42) enthält und die auch das Zwischenspeichersignal empfängt, um Folgen von Digitaldaten zu synchronisieren, die über die erste und die dritte Zwischenspeichereinrichtung (41, 44) dem einen Kanal und dem anderen Kanal zugeführt werden.

6. Gerät nach einem der Ansprüche 1 bis 4, mit einer Einrichtung (2, 3), um ein Binärsignal wiederzugeben, das in analoger Form auf einem Magnetmedium (1) aufgezeichnet ist, und einer Analog/Digital-Umwandlungseinrichtung (6), um das Eingangsdigitalsignal vom in analoger Form wiedergegebenen Binärsigal vor der Verteileinrichtung (41, 42) abzuleiten.

7. Gerät nach einem der vorhergehenden Ansprüche, mit einer Entzerreinrichtung, die ein Transversalfilter (11, 12) in jedem der Kanäle zwischen der Verteileinrichtung (41, 42) und der Verarbeitungseinrichtung (21, 22) in dem jeweiligen Kanal bildet, wobei jedes Transversalfilter (11, 12) beide, ungeradzahlige und geradzahlige Datenmuster, verwendet, wobei die gegeneinandergerichteten Datenmuster für jeden Kanal vom anderen Kanal mittels Überkreuzverbindungen zwischen den Kanälen abgeleitet werden.

8. Gerät nach Anspruch 7 als Abhängigkeit von Anspruch 5 oder Anspruch 6, bei dem die Analog/Digital-Umwandlungseinrichtung (6) eine vorbestimmte Abtastfrequenz aufweist, und bei dem die Entzerreinrichtung (11, 12) und die Verarbeitungseinrichtung (21, 22) in jedem Kanal mittels einem Zeittakt betreibbar ist, der eine Frequenz aufweist, die ein Bruchteil der Abtastfrequenz ist.

9. Gerät nach Anspruch 1, Anspruch 2 oder Anspruch 3 mit einer Abspieleinrichtung (2, 3), die einen Magnetkopf (2) zum Wiedergeben des auf dem Magnetmedium (1) aufgezeichneten Signals und einer Analog/Digital- Umwandlungseinrichtung (6) zum Umwandeln eines Ausgangssignals der Abspieleinrichtung (2, 3) in Digitaldaten in die Form von ungeradzahligen und geradzahligen Datenmustern.

10. Gerät nach Anspruch 9, mit einer Entzerreinrichtung, die als Transversalfilter (11, 12) in jedem der Kanäle zwischen der Verteileinrichtung (41, 42) und der Verarbeitungseinrichtung (21, 22) in dem jeweiligen Kanal arbeitet, wobei jedes Transversalfilter (11, 12) beide, ungeradzahlige und geradzahlige Datenmuster, verwendet, wobei die gegeneinandergerichteten Datenmuster für jeden Kanal von dem anderen Kanal mittels Überkreuzverbindungen der Kanäle abgeleitet werden.

11. Gerät nach Anspruch 10, beidem die Analog/Digital-Umwandlungseinrichtung (6) eine vorbestimmte Abtastfrequenz aufweist, und bei dem die Entzerreinrichtung (11, 12) und die Verarbeitungseinrichtung (21, 22) in jedem der Kanäle mittels eines Zeittaktes betreibbar ist, der eine Frequenz aufweist, die die Hälfte der Abtastfrequenz beträgt.