DE69118107T2

DE69118107T2 - Supraleitende Einrichtung aus oxydisch supraleitendem Material

Info

Publication number: DE69118107T2
Application number: DE69118107T
Authority: DE
Inventors: Michitomo Iiyama; Hiroshi Inada; Takao Nakamura
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1990-10-31
Filing date: 1991-10-31
Publication date: 1996-09-19
Anticipated expiration: 2011-11-01
Also published as: CA2054596C; EP0484252A2; CA2054596A1; EP0484252A3; EP0484252B1; DE69118107D1; US5462918A

Description

Hintergrund der Erfindung

Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf eine supraleitende Anordnung und insbesondere auf eine supraleitende Anordnung, die aus einer oxydischen supraleitenden dünnen Schicht auf einem Substrat besteht und einen Aufbau aufweist, der sich für die Einfügung in eine integrierte Schaltung eignet.

Beschreibung des verwandten Gebietes

Typische Supraleiter verwendende Anordnungen sind die sog. Josephson-Anordnung, welche ein Paar Supraleiter aufweist, die miteinander über eine Tunnelbarriere verbunden sind. Eine derartige Josephson-Anordnung kann als Hochgeschwindigkeitsschalter eingesetzt werden. Jedoch ist die Josephson-Anordnung eine Anordnung mit zwei Anschlüssen und erfordert demzufolge einen komplizierten Schaltkreis zur Verwirklichung einer logischen Schaltung.
Andererseits sind typische Anordnungen mit drei Anschlüssen und unter Verwendung eines Supraleiters sog. Transistoren mit supraleitender Basis und der sog. Super-FET (Feld-Effekt- Transistor). Der Transistor mit supraleitender Basis weist eine Tunnelbarriere und eine Basis aus einem Supraleiter auf und arbeitet bei hoher Geschwindigkeit mit geringem Energieverbrauch, unter Verwendung von die Tunnelbarriere durchdringenden Hochgeschwindigkeitselektronen.
Der Super-FET wird derart aufgebaut, daß ein Supraleitungsstrom durch einen halbleitenden Schichtabschnitt zwischen einer supraleitenden Source-Elektrode und einer supraleitenden Drain- Elektrode aufgrund eines Näherungseffektes fließt, welcher durch eine angelegte Gate-Spannung steuerbar ist. Der Super-FET arbeitet ebenfalls mit hoher Geschwindigkeit und geringem Energieverbrauch. Außerdem wurde im Stand der Technik eine supraleitende Anordnung mit drei Anschlüssen vorgeschlagen, die einen Kanal aus einem Supraleiter aufweist, der zwischen einer Source-Elektrode und einer Drain-Elektrode ausgebildet ist, wobei ein Strom, der den supraleitenden Kanal durchfließt, von einer Spannung steuerbar ist, welche an ein oberhalb des supraleitenden Kanals ausgebildetes Gate angelegt wird.
Diese oben erwähnten herkömmlichen supraleitenden Anordnungen berücksichtigen jedoch noch nicht die Integration supraleitender Anordnungen. Werden die oben beschriebenen supraleitenden Anordnungen in elektronischen Instrumenten eingesetzt, so müssen sie nicht nur in Anordnungen oder Bauteile integriert werden, sondern die entsprechenden Schaltkreise modifiziert werden und fehlerhafte Bauteile ausgesondert werden. Werden supraleitende Anordnungen integriert, ist es auch erforderlich, eine hohe Integrationsdichte zu erzielen und die in die integrierten Schaltkreise eingebauten supraleitenden Anordnungen ohne Schwierigkeiten abzuflachen.

Zusammenfassung der Erfindung

Es ist demzufolge eine Aufgabe der vorliegenden Erfindung, eine supraleitende Anordnung zu schaffen, mit der die oben erwähnten Nachteile vermieden werden.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine supraleitende Anordnung zu schaffen, mit der leicht eine gemusterte, teilweise an die Anforderungen angepaßte und modifizierte Schaltung geschaffen werden kann, einschließlich der supraleitenden Anordnung, wobei defekte, in der Schaltung eingebaute supraleitende Anordnungen entfernt werden können.
Eine weitere Aufgabe der vorliegenden Erfindung ist darin zu sehen, eine supraleitende Anordnung zu schaffen, die einfach im Aufbau ist, die mit hoher Integrationsdichte verwirklicht werden kann, und die nach dem Einbau in die integrierte Schaltung leicht abgeflacht werden kann.
Diese Aufgabe sowie weitere Aufgaben der vorliegenden Erfindung werden mit einer supraleitenden Anordnung gemäß dem Anspruch 1 gelöst.
Beim oben erwähnten Aufbau der supraleitenden Anordnung können z.B. die ersten, zweiten und dritten supraleitenden Schichten als supraleitende Source-Elektrode, als supraleitende Gate- Elektrode bzw. als supraleitende Drain-Elektrode verwendet werden, während die vierte supraleitende Schicht einen supraleitenden Kanal darstellt.
Die soeben beschriebene supraleitende Anordnung, d.h. ein FET mit supraleitendem Kanal, ist derart aufgebaut, daß die supraleitende Source-Elektrode und die supraleitende Drain-Elektrode in senkrechter Richtung angeordnet sind, und daß der supraleitende Kanal, der die supraleitende Source-Elektrode und die supraleitende Drain-Elektrode verbindet, sich ebenfalls in senkrechter Richtung erstreckt. Dies bedeutet, daß diese supraleitende Anordnung einen FET mit senkrecht angeordnetem supraleitenden Kanal darstellt, bei dem der supraleitende Kanal kürzer ist als derjenige eines FET mit planarem supraleitendem Kanal, so daß er mit einer höheren Geschwindigkeit arbeiten kann als der FET mit dem planaren supraleitenden Kanal. Die supraleitende Anordnung vom senkrechten Typ kann auch mit einer höheren Integrationsdichte integriert werden. Da die dritte supraleitende Schicht ohne Schwierigkeiten zusammen mit derjenigen von anderen supraleitenden Anordnungen vom senkrechten Typ ausgebildet werden kann, erhält man auch eine leichte Abflachung.
Bei einem Ausführungsbeispiel weist die supraleitende Anordnung eine Silizium enthaltende Schicht auf, die der vierten supraleitenden Schicht benachbart ist, jedoch nicht in direktem Kontakt mit der ersten bis dritten supraleitenden Schicht steht.
Wird ggf. die Silizium enthaltende Schicht selektiv erwärmt, so diffundiert Silizium in die vierte supraleitende Schicht aus der Silizium enthaltenden Schicht aus ein, so daß der oxydische Supraleiter, welcher die vierte supraleitende Schicht bildet, seine Supraleitfähigkeit verliert, d.h. ein Nicht-Supraleiter wird. Dies bedeutet, daß die supraleitende Anordnung ihre Eigenschaft verliert.
Bei einem anderen Ausführungsbeispiel weist die supraleitende Anordnung eine Silizium enthaltende Schicht in unmittelbarer Nachbarschaft zur ersten und/oder dritten supraleitenden Schicht auf, die jedoch nicht in direktem Kontakt mit den anderen supraleitenden Schichten steht.
Wird in diesem Fall die Silizium enthaltende Schicht selektiv erhitzt,so diffundiert Silizium in die erste und/oder dritte supraleitende Schicht aus der Silizium enthaltenden Schicht aus ein, wodurch der oxydische Supraleiter, der die erste und/oder dritte supraleitende Schicht bildet, seine Supraleitfähigkeit verliert, so daß er ein Nicht-Supraleiter wird. Als Ergebnis verliert die supraleitende Anordnung ihre Eigenschaft, ähnlich wie im oben beschriebenen Fall.
Bei den oben beschriebenen Ausführungsbeispielen ist es also möglich, die Wirkungsweise als supraleitende Anordnung leicht zu unterbinden, so daß eine Schaltung, die diese supraleitende Anordnung aufweist, verändert werden kann. Zur wahlweisen Erhitzung der Silizium enthaltenden Schicht ist beispielsweise der Einsatz eines Laserstrahls oder eines fokussierten Ionenbündels etc. geeignet. Die Silizium enthaltende Schicht kann aus einem nicht-kristallinen Silizium, einem polycristallinen Silizium, einem Silizid oder jeglicher Silizium enthaltenden Verbindung bestehen.
Die oben erwähnten ersten bis vierten supraleitenden Schichten können als supraleitender Strompfad dienen. Insbesondere kann die zweite supraleitende Schicht, welche die supraleitende Gate-Elektrode bildet, als supraleitender Strompfad eingesetzt werden. Allgemein gesprochen wird eine Gate-Länge bevorzugt, die so kurz wie möglich ist für einen Hochgeschwindigkeitsbetrieb, d.h., daß die supraleitende Gate-Elektrode vorzugsweise aus einer äußerst dünnen supraleitenden Schicht in der oben erwähnten supraleitenden Anordnung besteht. Insbesondere ist es vorteilhaft, wenn die supraleitende Gate- Elektrode eine Dicke aufweist, die nicht größer als ungefähr 100 nm ist, an ihren Endkontakten mit dem Gate-Isolator. Eine derartig dünne supraleitende Gate-Elektrode ist jedoch nicht als gewöhnlicher Pfad für einen Supraleitungsstrom geeignet, da die Querschnittsfläche zu klein ist.
Bei der erfindungsgemäßen supraleitenden Anordnung kann die zweite supraleitende Schicht derart ausgebildet sein, daß sie an ihren Endabschnitten, die in Kontakt mit dem Gate-Isolator stehen&sub1; dünn ist, jedoch in ihrem Abschnitt, der einen ausreichenden Abstand vom Gate-Isolator aufweist, dick ist, da die zweite supraleitende Schicht sich in waagrechter Richtung erstreckt, d.h. entlang der Abscheideoberfläche des Substrats. Der dicke Abschnitt der zweiten supraleitenden Schicht kann als supraleitender Strompfad verwendet werden. Beispielsweise ist die zweite supraleitende Schicht derart ausgebildet, daß sie eine Dicke von nicht mehr als ungefähr 100 nm an ihrem Endabschnitt aufweist, der mit dem Gate-Isolator in Berührung steht, jedoch eine Dicke von nicht mehr als ungefähr 200 nm in ihrem Abschnitt, der vom Gate-Isolator um 300 nm entfernt ist.
Die ersten und die dritten supraleitenden Schichten erstrecken sich parallel zur Hauptoberfläche des Substrats und in unterschiedlichen Höhen von der Hauptoberfläche des Substrats aus. Wenn sich die ersten und/oder dritten supraleitenden Schichten in einer Richtung parallel zur Hauptoberfläche des Substrats erstrecken, so können die ersten und/oder dritten supraleitenden Schichten als mehrschichtiges Verdrahtungsmuster ausgebildet werden, ähnlich einer mehrschichtigen Verdrahtung bei den kürzlich erschienenen integrierten Halbleiterschaltungen. Wenn sich also die ersten und dritten supraleitenden Schichten bis jenseits des Bereiches erstrecken, in dem die supraleitende Anordnung ausgebildet ist, so können die ersten und dritten supraleitenden Schichten verwendet werden für die Übertragung eines Stromes in einen Bereich über den der supraleitenden Anordnung hinaus, zusätzlich zu dem Hauptstrom, der durch den supraleitenden Kanal fließt. Dies bedeutet, daß die supraleitende erfindungsgemäße Anordnung zur Erhöhung der Integrationsdichte und zur Vereinfachung der Verdrahtung in der integrierten Schaltung beiträgt.
Bei einem bevorzugten Ausführungsbeispiel der erfindungsgemäßen supraleitenden Anordnung bestehen die oxydischen supraleitenden dünnen Schichten aus oxydischem supraleitendem Material mit hoher Tc (hoher kritischer Temperatur). Ein derartiges oxydisches supraleitendes Material mit hoher Tc wurde von vielen Forschern untersucht, seit es von Bednorz und Müller 1986 entdeckt wurde, wobei die kritische Temperatur dieses oxydischen supraleitenden Materials nicht weniger als 30 K beträgt. Insbesondere besteht die oxydische supraleitende dünne Schicht aus einem supraleitenden oxydischen Kupferoxyd mit hoher Tc, z.B. aus einem oxydischen supraleitenden Y-Ba-Cu-Q-Verbundoxyd, einem oxydischen supraleitenden Bi-Sr-Ca-cu-O-Verbundoxyd und aus einem oxydischen supraleitenden Ti-Ba-Ca-Cu-O-Verbundoxyd.
Das Substrat, auf dem die oxydische supraleitende dünne Schicht abgeschieden wird, kann aus einem isolierenden Substrat bestehen, vorzugsweise einem oxydischem Einkristall-Substrat, wie z.B. MgO, SrTiO&sub3; und CdNdAlO&sub4;. Diese Substratmaterialien sind sehr wirksam für das Ausbilden oder Aufwachsen einer kristallinen Schicht mit hoher Kristallausrichtung. Die supraleitende Anordnung kann auch auf einem Halbleitersubstrat ausgebildet werden, wenn eine geeignete Pufferschicht auf diesem abgeschieden wird. So kann z.B. eine Pufferschicht auf dem Halbleitersubstrat aus einer Doppelschicht bestehen, die aufgebaut ist aus einer MgAl&sub2;O&sub4;-Schicht und aus einer BaTiO&sub3;-Schicht oder aber aus einer Einzelschicht aus YSZ (yttriumstabilisiertem Zirkoniumdioxyd) oder Y&sub2;O&sub3; im Falle der Verwendung eines Sihziumsubstrates.
Diese und andere Ziele, Eigenschaften und Vorteile der vorliegenden Erfindung gehen aus der nachfolgenden Beschreibung bevorzugter erfindungsgemäßer Ausführungsbeispiele im Zusammenhang mit der beigefügten Zeichnung noch deutlicher hervor.

Kurze Beschreibung der Zeichnung

Fig. 1 zeigt eine Schnittansicht eines ersten Ausführungsbeispiels einer erfindungsgemäßen supraleitenden Anordnung und
Fig. 2 zeigt eine Schnittansicht eines zweiten Ausführungsbeispiels einer erfindungsgemäßen supraleitenden Anordnung.

Beschreibung bevorzugter Ausführungsbeispiele:

Figur 1 zeigt schematisch einen Schnitt eines ersten Ausführungsbeispiels einer erfindungsgemäßen supraleitenden Anordnung.
Die dargestellte Anordnung ist ein FET mit supraleitendem Kanal, der ein isolierendes Substrat 8, eine erste, auf dem Substrat 8 abgeschiedene supraleitende Schicht 1 und eine zweite, über eine isolierende Schicht 5 auf der ersten supraleitenden Schicht 1 abgeschiedene supraleitende Schicht 2 aufweist, sowie eine dritte supraleitende Schicht 3, die oberhalb einer isolierenden Schicht 6 und einer, einen Gate-Isolator darstellenden Schicht 7 auf der zweiten supraleitenden Schicht 2 abgeschieden ist. Diese ersten bis dritten supraleitenden Schichten bestehen aus einer supraleitenden dünnen Schicht aus Y&sub1;Ba&sub2;Cu&sub3;O7-x (0< x< 1)-Oxyd mit c-Achsausrichtung und sowohl die erste als auch die dritte supraleitende Schicht weisen eine Dicke von ungefähr 200 nm auf, während die zweite supraleitende Schicht eine Dicke von ungefähr 100 nm an ihrem Endabschnitt aufweist, der der isolierenden Gate-Schicht 7 benachbart ist und eine Dicke von ungefähr 200 nm aufweist an einer Stelle, die von der isolierenden Gate- Schicht 7 ungefähr 300 nm entfernt ist. Die oxydische supraleitende dünne Schicht mit der c-Achsausrichtung kann z.B. durch ein achsversetztes Zerstäuben bei einer Temperatur von ungefähr 700º C erhalten werden.
Das Substrat 8 besteht z.B. aus einem isolierenden Substrat, wie z.B. einem MgO(100)-Substrat, einem CdNdAlO&sub4;(001)-Substrat, einem SrTiO&sub3;(100)-Substrat oder dgl. oder aus einem Halbleitersubstrat, wie z.B. einem Silizium(100)-Substrat, dessen Hauptoberfläche mit isolierenden Schichten bedeckt ist. Bei Verwendung eines Siliziumsubstrates ist noch die Hauptoberfläche des Siliziumsubstrates kontinuierlich mit durch ein CVD-Verfahren aufgebrachtes MgAl&sub2;O&sub4; und mit durch einen Zerstäubungsprozeß aufgebrachtes BaTiO&sub3; bedeckt.
Wie Figur 1 zeigt, weist der aus der isolierenden Schicht 5, der zweiten supraleitenden Schicht 2 und der isolierenden Schicht 6 bestehende geschichtete Aufbau eine flache Endfläche 2a auf, die sich senkrecht zur Hauptoberfläche oder Abscheideoberfläche 8a des Substrates 8 erstreckt, wobei die isolierende Gate-Schicht 7 sich derart erstreckt, daß sie eine obere Oberfläche der isolierenden Schicht 6 und der Endoberfläche 2a bedeckt.
Der FET mit dem supraleitenden Kanal weist eine vierte supraleitende Schicht 4 auf, die derart abgeschieden wurde, daß sie einen Teil der isolierenden Gate-Schicht 7 auf der Endfläche 2a bedeckt, und sich vertikal von der ersten supraleitenden Schicht 1 bis zur dritten supraleitenden Schicht 3 derart erstreckt, daß sie eine elektrische Verbindung zwischen der ersten supraleitenden Schicht 1 und der dritten supraleitenden Schicht 3 herstellt, jedoch von der zweiten supraleitenden Schicht 2 durch die isolierende Gate-Schicht 7 elektrisch isoliert ist. Diese supraleitende Schicht 4 besteht aus einer oxydischen supraleitenden Dünnschicht aus Y&sub1;Ba&sub2;Cu&sub3;O7-x mit a-Achsausrichtung und weist eine Dicke auf von nicht mehr als 5 nm. Die oxydische supraleitende dünne Schicht mit der a-Achsausrichtung kann z.B. durch ein achsversetztes Zerstäuben hergestellt werden bei einer Temperatur von nicht mehr als 650º C. Da die a-Achse der supraleitenden Schicht 4 senkrecht zur Hauptoberfläche oder Abscheideoberfläche 8A des Substrates verläuft, verläuft die a-Achse der oxydischen supraleitenden dünnen Schicht 4, die oberhalb der senkrechten Endfläche 2a abgeschieden wurde, parallel zur senkrechten Endfläche, so daß sie eine große kritische Stromdichte in einer Richtung, parallel zur senkrechten Endfläche 2A ermöglicht.
Die isolierenden Schichten 5 und 6 und die isolierende Gate- Schicht 7 bestehen z.B. aus MgO, Si&sub3;N&sub4; etc., wobei insbesondere die isolierende Gate-Schicht 7 eine Dicke aufweist, die ausreicht, um einen Tunnelstrom zu verhindern, beispielsweise eine Dicke von nicht mehr als 10 Nanometer.
In der Zeichnung ist auf der rechten Seite der senkrechten supraleitenden Schicht 4 eine Silizium enthaltende Schicht 10 angeordnet, die mit der senkrechten supraleitenden Schicht 4 in direktem Kontakt steht, jedoch von den ersten und dritten supraleitenden Schichten 1 und 3 durch ein Paar Trennschichten 11 und 12 getrennt ist. Die Trennschicht 11 ist zwischen der ersten supraleitenden Schicht 1 und der das Silizium enthaltenden Schicht 10 angeordnet, und die Trennschicht 12 ist zwischen der das Silizium enthaltenden Schicht 10 und der dritten supraleitenden Schicht 3 angeordnet. Die das Silizium enthaltende Schicht 10 besteht aus einem monokristallinen Silizium, einem polykristallinen Silizium oder verschiedenen Siliziden. Andererseits können die Trennschichten 11 und 12 aus einem Stoff wie z.B. Au bestehen, welches nicht mit dem oxydischen supraleitenden Material reagiert und wirksam eine Siliziumdiffusion verhindern kann.
Bei dem oben beschriebenen FET mit supraleitendem Kanal stellen die ersten und dritten supraleitenden Schichten 1 und 3 eine supraleitende Source-Elektrode bzw. eine supraleitende Drain- Elektrode dar, wobei die zweite supraleitende Schicht 2 eine supraleitende Gate-Elektrode bildet. Die vierte supraleitende Schicht wirkt als supraleitender Kanal. Ein Strom, der durch die vierte supraleitende Schicht 4 zwischen den ersten und dritten supraleitenden Schichten 1 und 3 fließt, wird durch eine an die zweite supraleitende Schicht 2 angelegte Spannung gesteuert.
Dabei sind die supraleitende Source-Elektrode und die supraleitende Drain-Elektrode in senkrechter Richtung angeordnet, wohingegen der supraleitende Kanal, der die supraleitende Source- Elektrode mit der supraleitenden Drain-Elektrode verbindet, derart aufgebaut ist, daß er einen Stromfluß in senkrechter Richtung ermöglicht. Dies bedeutet, daß der dargestellte FET mit dem supraleitenden Kanal vom senkrechten Typ ist und demzufolge einen supraleitenden Kanal aufweist, der kürzer ist als derjenige der herkömmlichen FET vom planaren Typ, bei dem die supraleitende Source-Elektrode und die supraleitende Drain- Elektrode in waagrechter Richtung angeordnet sind. Demzufolge kann der FET mit dem supraleitenden Kanal mit einer höheren Geschwindigkeit als derjenige FET vom planaren Typ betrieben werden.
Es sei betont, daß ein supraleitender Kanal einen Abschnitt aufweist, dessen ihn durchfließender Strom durch die Gate- Spannung gesteuert wird und demzufolge eine Länge entsprechend einer Gate-Länge aufweist. Beim dargestellten Ausführungsbeispiel wird die Gate-Länge durch die Dicke des Endabschnitts der supraleitenden Gate-Elektrode 2 bestimmt, welche mit dem Gate- Isolator 7 in Berührung steht (ungefähr 100 nm bei diesem Ausführungsbeispiel). Dies heißt, daß das dargestellte Ausführungsbeispiel einen extrem kurzen supraleitenden Kanal aufweisen kann.
Beim dargestellten Ausführungsbeispiel ist die Endfläche 2a im wesentlichen senkrecht zur Hauptoberfläche 8a des Substrates 8, d.h. zu einer Ebene der supraleitenden Gate-Elektrode 2. Die Endfläche 2a kann jedoch auch gegen die Hauptoberfläche 8a des Substrates 8 geneigt sein und damit zur Ebene der supraleitenden Gate-Elektrode 3, und zwar in einem Ausmaß, welches die Ausbildung des kurzen supraleitenden Kanals begünstigt.
Wird, wie oben erwähnt, im FET mit dem supraleitenden Kanal die Silizium enthaltende Schicht 10 selektiv erhitzt, so diffundiert Silizium in die vierte supraleitende Schicht 4, so daß die vierte supraleitende Schicht 4 in den nicht-supraleitenden Zustand übergeht, so daß kein Strom mehr durch die vierte Schicht 4 fließt. Damit ist der FET mit dem supraleitenden Kanal außer Betrieb gesetzt.
Im folgenden wird eine typische Bedingung angegeben zum selektiven Erhitzen der das Silizium enthaltenden Schicht 10, um zu bewirken, daß Silizium in die vierte supraleitende Schicht 4 eindiffundiert, so daß diese vierte supraleitende Schicht 4 ein Nicht-Supraleiter wird.
Heizanordnung Excimer-Laser (Wellenlänge = 193nm)
Strahlungsausgang 3,5 J/cm² (auf dem FET mit dem supraleitenden Kanal)
Pulsrate 2 Hz
Bestrahlungszeit 15 Minuten
Die Silizium enthaltende Schicht 10 wurde selektiv erhitzt unter den oben angegebenen Bedingungen. Als Ergebnis wies die supraleitende Schicht 4 keine Supraleitfähigkeit mehr auf, bei einer Temperatur, bei der die supraleitenden Schichten 1 bis 3 supraleitend waren. Das selektive Erhitzen der Silizium enthaltenden Schicht 10 kann nicht nur mit einem Excimer-Laser durchgeführt werden, sondern auch mit anderen Anordnungen, z.B. mit einem fokussierten Jonenbündel.
Figur 2 zeigt einen schematischen Schnitt durch ein zweites Ausführungsbeispiel einer erfindungsgemäßen supraleitenden Anordnung. In Fig. 2 sind ähnliche Teile wie in Fig.1 mit den gleichen Bezugszeichen versehen, so daß deren Erklärung hier weggelassen wird.
Ein Vergleich zwischen den Figuren 1 und 2 ergibt, daß das zweite Ausführungsbeispiel eine Trennschicht 13 anstelle eines Paares von Trennschichten 11 und 12 aufweist. Die Trennschicht 13 ist zwischen der Silizium enthaltenden Schicht 10 und der senkrechten supraleitenden Schicht 4 angeordnet, so daß die senkrechte supraleitende Schicht 4 vor einer Diffusion mit Silizium aus der Silizium enthaltenden Schicht 10 geschützt ist. Das Paar Trennschichten 11 und 12 wurde weggelassen und die Silizium enthaltende Schicht 10 geht in direkten Kontakt mit den ersten und dritten Schichten 1 und 3.
Wird nun die Silizium enthaltende Schicht 10 selektiv erhitzt, so diffundiert Silizium in die ersten und dritten supraleitenden Schichten 1 und 3, welche die das Silizium enthaltende Schicht 10 berühren, so daß die ersten und dritten supraleitenden Schichten 1 und 3 in den nichtsupraleitenden Zustand übergehen und demzufolge kein Strom mehr durch die ersten und dritten Schichten fließt, welche die Silizium enthaltende Schicht 10 berühren. In diesem Zusammenhang sei erwähnt, daß, wenn das eindiffundierte Silizium in den Verbindungsbereich zwischen den ersten und den vierten supraleitenden Schichten 1 und 4 sowie in den Verbindungsbereich zwischen den zweiten und vierten supraleitenden Schichten 2 und 4 gelangt, kein Strom mehr durch die vierte supraleitende Schicht 4 fließt, so daß der FET mit dem supraleitenden Kanal nicht länger arbeitet.
Das selektive Erhitzen der Silizium enthaltenden Schicht 10 kann unter den gleichen Bedingungen wie beim ersten Ausführungsbeispiel erfolgen und durch die gleichen Anordnungen. Auch kann zusätzlich eine der Trennschichten 11 und 12 zusammen mit der Trennschicht 13 verwendet werden.
Bei den oben beschriebenen zwei Ausführungsbeispielen einer supraleitenden Anordnung kann die zweite supraleitende Schicht 2, welche die supraleitende Gate-Elektrode bildet, als supraleitender Strompfad verwendet werden. Bei der herkömmlichen supraleitenden Anordnung dient die supraleitende Gate-Elektrode ausschließlich dazu, ein elektrisches Feld an den supraleitenden Kanal anzulegen. In der erfindungsgemäßen supraleitenden Anordnung weist die zweite supraleitende Schicht eine Dicke von ungefähr 200 nm in demjenigen Bereich auf, der vom Gate-Isolator ungefähr 300 nm entfernt ist. Dieser dicke Abschnitt der zweiten supraleitenden Schicht kann als supraleitender Strompfad verwendet werden. Wird also die supraleitende Anordnung gemäß der vorliegenden Erfindung in eine integrierte Schaltung eingebaut, so kann die zweite supraleitende Schicht 2, welche die supraleitende Gate-Elektrode darstellt, als supraleitender Strompfad eingesetzt werden. Die Dicke des dicken Abschnitts der supraleitenden Gate-Elektrode, die als supraleitender Strompfad verwendet wird, ist nicht auf den Wert von 200 nm beschränkt, sondern kann jeden beliebigen Wert annehmen, sofern dieser ausreicht, um einen supraleitenden Strompfad zu bilden. Mit anderen Worten kann also die Dicke und die Anordnung des dicken Bereichs der supraleitenden Gate-Elektrode, die als supraleitender Strompfad verwendet wird, frei gewählt werden, solange der dicke Abschnitt keinen gegenteiligen Effekt auf den supraleitenden Kanal ausübt.
Die ersten und dritten supraleitenden Schichten erstrecken sich (in rechter Richtung in Fig. 1 und 2) über den Bereich hinaus, in dem die supraleitende Anordnung ausgebildet ist. Demzufolge kann in einem Bereich außerhalb des Bereichs der supraleitenden Anordnung die erste supraleitende Schicht 1 (welche die supraleitende Source-Elektrode bildet) für den Fluß eines Stromes verwendet werden, der nicht der Hauptstrom ist, welcher durch den supraleitenden Kanal fließt. Auch die dritte supraleitende Schicht 3 (welche die supraleitende Drain-Elektrode bildet) kann für den Fluß eines Stromes verwendet werden, der nicht der den supraleitenden Kanal durchfließende Hauptstrom ist. Die supraleitende Elektrode, die früher ausschließlich als supraleitender Strompfad für die supraleitende Anordnung verwendet wurde, kann nunmehr als supraleitender Strompfad für andere Zwecke als für diejenigen der supraleitenden Anordnung verwendet werden.
Aus der obigen Beschreibung geht hervor, daß der supraleitende Strompfad in der supraleitenden Anordnung in den nichtsupraleitenden Zustand überführbar ist. Ist es also erwünscht, eine Schaltung mit einer supraleitenden Anordnung zu modifizieren oder wird es notwendig, permanent die Wirkung der supraleitenden Anordnung auszuschalten, so kann dies ohne weiteres erfolgen. Die erfindungsgemäße supraleitende Anordnung ist also äußerst wirksam hinsichtlich der Integration der supraleitenden Anordnung.
Außerdem können die supraleitenden Schichten der supraleitenden Anordnung als supraleitender Strompfad in der integrierten Schaltung verwendet werden. Damit ist es möglich, eine hohe Integrationsdichte zu erzielen, da keine Extraverdrahtung erforderlich ist. Auch ist der Aufbau der erfindungsgemäßen supraleitenden Anordnung äußerst einfach und hinsichtlich der Abflachung der Anordnung sehr wirksam.
Die Erfindung wurde anhand von speziellen Ausführungsbeispielen beschrieben, wobei sie jedoch in keiner Weise auf die dabei erwähnten Einzelheiten für die illustrierten Darstellungen beschränkt ist.

Claims

1. Supraleitende Anordnung mit einem geschichteten Aufbau, bestehend aus einer ersten supraleitenden Schicht (1), einer ersten isolierenden Schicht (5), einer zweiten supraleitenden Schicht (2), einer zweiten isolierenden Schicht (6) und einer dritten supraleitenden Schicht (3), die schichtweise auf einem Substrat (8) in dieser Reihenfolge angeordnet sind, wobei der geschichtete Aufbau eine Endfläche aufweist, die sich von der ersten isolierenden Schicht (5) bis zur zweiten isolierenden Schicht (6) erstreckt, und wobei eine vierte supraleitende Schicht (4) so ausgebildet ist, daß sie die Endfläche des geschichteten Aufbaus über eine dritte isolierende Schicht (7) bedeckt, wobei die vierte supraleitende Schicht (4) mit den ersten und dritten supraleitenden Schichten (1, 3) in elektrischer Verbindung steht, jedoch von der zweiten supraleitenden Schicht (2) durch die dritte isolierende Schicht (7) isoliert ist, und wobei die ersten bis vierten supraleitenden Schichten aus einer supraleitenden oxydischen dünnen Schicht bestehen, und eine Silizium enthaltende Schicht (10) derart ausgebildet ist, daß sie von den ersten, dritten und vierten supraleitenden Schichten getrennt ist, und wenigsten an eine dieser ersten, dritten und vierten supraleitenden Schichten angrenzt, nicht jedoch in direktem Kontakt mit den anderen supraleitenden Schichten steht.

2. Supraleitende Anordnung nach Anspruch 1, bei der die Silizium enthaltende Schicht derart ausgebildet ist, daß sie an die vierte supraleitende Schicht angrenzt, jedoch nicht in direktem Kontakt mit den ersten bis dritten supraleitenden Schichten steht.

3. Supraleitende Anordnung nach Anspruch 2, bei der die Silizium enthaltende Schicht aus einem Material besteht, das ausgewählt ist aus der Gruppe bestehend aus nicht-kristallinem Silizium, polykristallinem Silizium und einem Silizid.

4. Supraleitende Anordnung nach Anspruch 1, bei der die Silizium enthaltende Schicht derart ausgebildet ist, daß sie wenigstens an eine der ersten und dritten supraleitenden Schichten angrenzt, nicht jedoch in direktem Kontakt mit den anderen supraleitenden Schichten steht.

5. Supraleitende Anordnung nach Anspruch 4, bei der die Silizium enthaltende Schicht aus einem Material besteht, das ausgewählt ist aus der Gruppe bestehend aus nichtkristallinem Silizium, polykristallinem Silizium und Silizid.

6. Supraleitende Anordnung nach Anspruch 1, bei der die zweite supraleitende Schicht eine geringere Dicke an ihrem Ende aufweist, welches mit der dritten isolierenden Schicht in Kontakt steht, um so eine kurze supraleitende Kanallänge zu bilden, und eine größere Dicke an demjenigen Abschnitt aufweist, der der dritten isolierenden Schicht abgewandt ist, um so als supraleitender Strompfad zu wirken.

7. Supraleitende Anordnung nach Anspruch 6, bei der die zweite supraleitende Schicht eine Dicke aufweist von nicht mehr als ungefähr 100 nm an demjenigen Ende, welches mit der dritten isolierenden Schicht in Kontakt steht, und eine Dicke von nicht weniger als ungefähr 200 nm an demjenigen Abschnitt aufweist, der von der dritten isolierenden Schicht wenigstens 300 nm entfernt ist.

8. Supraleitende Anordnung nach Anspruch 1, bei der wenigstens eine der ersten und dritten supraleitenden Schichten sich über denjenigen Bereich hinaus erstreckt, in welchem die supraleitende Anordnung ausgebildet ist.

9. Supraleitende Anordnung nach Anspruch 1, bei der die ersten bis vierten supraleitenden Schichten aus einem oxydischen supraleitenden Material mit hoher Tc bestehen.

10. Supraleitende Anordnung nach Anspruch 9, bei der die ersten bis vierten supraleitenden Schichten aus einem oxydischen supraleitenden Material vom Kupferoxyd-Typ mit hoher Tc bestehen.

11. Supraleitende Anordnung nach Anspruch 10, bei der die ersten bis vierten supraleitenden Schichten aus dem gleichen Material bestehen, das ausgewählt ist aus der Gruppe bestehend aus einem supraleitenden Y-Ba-Cu-O-Verbundoxyd, einem supraleitenden Bi-Sr-Ca-Cu-O-Verbundoxyd und einem supraleitenden Tl-Ba-Ca-Cu-O-Verbundoxyd.

12. Supraleitende Anordnung nach Anspruch 1, bei der das Substrat aus einem Material besteht, das ausgewählt ist aus der Gruppe bestehend aus einem MgO (100)-Substrat, einem SrTiO&sub3; (100)-Substrat und einem CdNdAlO&sub4; (001)-Substrat und einem Halbleitersubstrat.