JPH04167574A - 超電導素子 - Google Patents
超電導素子Info
- Publication number
- JPH04167574A JPH04167574A JP2294291A JP29429190A JPH04167574A JP H04167574 A JPH04167574 A JP H04167574A JP 2294291 A JP2294291 A JP 2294291A JP 29429190 A JP29429190 A JP 29429190A JP H04167574 A JPH04167574 A JP H04167574A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- layer
- superconductive
- layers
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 claims description 2
- 230000002950 deficient Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 239000002887 superconductor Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、超電導素子に関する。より詳細には、基板上
に搭載された酸化物超電導薄膜により形成された超電導
層を具備し、集積化を考慮した構成の超電導素子に関す
る。
に搭載された酸化物超電導薄膜により形成された超電導
層を具備し、集積化を考慮した構成の超電導素子に関す
る。
従来の技術
超電導を使用した代表的な素子に、ジョセフソン素子が
ある。ジョセフソン素子は、一対の超電導体をトンネル
障壁を介して結合した構成であり、高速スイッチング動
作が可能である。しかしながら、ジョセフソン素子は２
端子の素子であり、論理回路を実現するためには複雑な
回路構成になってしまう。
ある。ジョセフソン素子は、一対の超電導体をトンネル
障壁を介して結合した構成であり、高速スイッチング動
作が可能である。しかしながら、ジョセフソン素子は２
端子の素子であり、論理回路を実現するためには複雑な
回路構成になってしまう。
一方、超電導を利用した３端子素子としては、超電導ベ
ーストランジスタ、超電導ＦＥＴ等がある。超電導ベー
ストランジスタは、トンネル障壁と超電導体で構成され
たペースとを具備し、トンネル障壁を通過した高速電子
を利用した低電力消費で高速動作を行う素子である。
ーストランジスタ、超電導ＦＥＴ等がある。超電導ベー
ストランジスタは、トンネル障壁と超電導体で構成され
たペースとを具備し、トンネル障壁を通過した高速電子
を利用した低電力消費で高速動作を行う素子である。
一方、超電導ＦＥＴは、近接効果で超電導ソース電極お
よび超電導ドレイン電極間の半導体層を流れる超電導電
流を、ゲート電圧で制御する低電力消費で高速動作を行
う素子である。
よび超電導ドレイン電極間の半導体層を流れる超電導電
流を、ゲート電圧で制御する低電力消費で高速動作を行
う素子である。
さらに、ソース電極、ドレイン電極間に超電導体でチャ
ネルを形成し、この超電導チャネルを流れる電流をゲー
ト電極に印加する電圧で制御する３端子の超電導素子も
発表されている。
ネルを形成し、この超電導チャネルを流れる電流をゲー
ト電極に印加する電圧で制御する３端子の超電導素子も
発表されている。
発明が解決しようとする課題
従来は、上記いずれの超電導素子も、特に集積化が考慮
されていなかった。しかしながら、これらの超電導素子
を各種電子装置に応用する場合、集積化とともに、回路
変更、不良素子の除去等が容易に可能であることが要求
される。
されていなかった。しかしながら、これらの超電導素子
を各種電子装置に応用する場合、集積化とともに、回路
変更、不良素子の除去等が容易に可能であることが要求
される。
そこで、本発明の目的は、回路変更、パターン記録、セ
ミカスタム回路化、不良素子の除去等が容易に可能な超
電導素子を提供することにある。
ミカスタム回路化、不良素子の除去等が容易に可能な超
電導素子を提供することにある。
課題を解決するための手段
本発明に従うと、基板上に形成された酸化物超電導薄膜
により構成された超電導層を含む超電導素子において、
基板成膜面に平行に成膜され、それぞれ絶縁層を介して
順に積層された酸化物超電導薄膜により構成された第１
〜第３の超電導層と、前記基板成膜面に垂直に成膜され
、前記第１および第３の超電導層と電気的に接合され、
前記第２の超電導層と絶縁層を介して隣接している酸化
物超電導薄膜により形成された第４の超電導層と、前記
第１および／または第３の超電導層に隣接し、他の超電
導層とは直接接触しないように配置された、Ｓｉまたは
Ｓｉを含む化合物で構成された含Ｓｉ層とを具備するこ
とを特徴とする超電導素子が提供される。
により構成された超電導層を含む超電導素子において、
基板成膜面に平行に成膜され、それぞれ絶縁層を介して
順に積層された酸化物超電導薄膜により構成された第１
〜第３の超電導層と、前記基板成膜面に垂直に成膜され
、前記第１および第３の超電導層と電気的に接合され、
前記第２の超電導層と絶縁層を介して隣接している酸化
物超電導薄膜により形成された第４の超電導層と、前記
第１および／または第３の超電導層に隣接し、他の超電
導層とは直接接触しないように配置された、Ｓｉまたは
Ｓｉを含む化合物で構成された含Ｓｉ層とを具備するこ
とを特徴とする超電導素子が提供される。
作用
本発明の超電導素子は、酸化物超電導薄膜による絶縁層
を介して積層された３層の超電導層と、該３層の超電導
層の第１層のものと第３層のものに接合され、第２層の
ものとは絶縁層を介して隣接している酸化物超電導薄膜
による第４の超電導層を具備する。
を介して積層された３層の超電導層と、該３層の超電導
層の第１層のものと第３層のものに接合され、第２層の
ものとは絶縁層を介して隣接している酸化物超電導薄膜
による第４の超電導層を具備する。
即ち、本発明の超電導素子においては、例えば上記第１
〜第３層の超電導層は、それぞれ超電導ソース電極、超
電導ゲート電極および超電導ドレイン電極であって、第
４の超電導層は超電導チャネルとすることができる。
〜第３層の超電導層は、それぞれ超電導ソース電極、超
電導ゲート電極および超電導ドレイン電極であって、第
４の超電導層は超電導チャネルとすることができる。
本発明の超電導素子は、超電導ソース電極および超電導
ドレインが上下に配置されており、両者に接合された超
電導チャネルが上下方向に構成されているいわゆるラテ
ラル型の超電導素子である。
ドレインが上下に配置されており、両者に接合された超
電導チャネルが上下方向に構成されているいわゆるラテ
ラル型の超電導素子である。
従って、いわゆるブレーナ型の超電導素子と比較した場
合に、超電導チャネル長が短くなり、高速な動作が可能
である。
合に、超電導チャネル長が短くなり、高速な動作が可能
である。
このような本発明の超電導素子の主要な特徴は、上記第
４の超電導層に隣接するＳｉまたはＳｉを含む化合物で
構成された含Ｓｉ層を具備することである。
４の超電導層に隣接するＳｉまたはＳｉを含む化合物で
構成された含Ｓｉ層を具備することである。
この含Ｓｉ層は、Ｓｉ、多結晶Ｓｉ、各種シリサイド等
Ｓｉを含む任意の物質で構成され、上記第１から第３の
超電導層とは直接接触しないように配置される。
Ｓｉを含む任意の物質で構成され、上記第１から第３の
超電導層とは直接接触しないように配置される。
本発明の超電導素子では、必要に応じ上記含８１層を選
択的に加熱することにより、含Ｓｉ層から上記第４の超
電導層に８１が拡散し、第４の超電導層を構成している
酸化物超電導体が非超電導体化する。従って、本発明の
超電導素子では、容易に素子の機能を破壊したり、回路
の変更を行ったりすることができる。含Ｓｉ層を選択的
に加熱するためには、例えばレーザ光、収束イオンビー
ム等が使用できる。
択的に加熱することにより、含Ｓｉ層から上記第４の超
電導層に８１が拡散し、第４の超電導層を構成している
酸化物超電導体が非超電導体化する。従って、本発明の
超電導素子では、容易に素子の機能を破壊したり、回路
の変更を行ったりすることができる。含Ｓｉ層を選択的
に加熱するためには、例えばレーザ光、収束イオンビー
ム等が使用できる。
以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。
実施例
第１図に、本発明の超電導素子の一例の断面概略図を示
す。第１図の超電導素子は、絶縁体基板８上に成膜され
た第１の超電導層１と、超電導層１上に絶縁層５を介し
て成膜された第２の超電導層２と、超電導層２上に絶縁
層６、ゲート絶縁層７を介して積層された第３の超電導
層３とを具備する。これら第１〜第３の超電導層はいず
れもＣ軸配向のＹ１Ｂａ２Ｃｕ３Ｏ７−ｘ酸化物超電導
薄膜で構成されていて、第１および第３の超電導層の厚
さは約２００ ｎｍ、第２の超電導層２の厚さはゲート
絶縁層７と接する部分で約１００ ｎｒｎ以下である。
す。第１図の超電導素子は、絶縁体基板８上に成膜され
た第１の超電導層１と、超電導層１上に絶縁層５を介し
て成膜された第２の超電導層２と、超電導層２上に絶縁
層６、ゲート絶縁層７を介して積層された第３の超電導
層３とを具備する。これら第１〜第３の超電導層はいず
れもＣ軸配向のＹ１Ｂａ２Ｃｕ３Ｏ７−ｘ酸化物超電導
薄膜で構成されていて、第１および第３の超電導層の厚
さは約２００ ｎｍ、第２の超電導層２の厚さはゲート
絶縁層７と接する部分で約１００ ｎｒｎ以下である。
また、第１の超電導層ｌと第３の超電導層３とに接合さ
れ、第２の超電導層２とはゲート絶縁層７を隔てて配置
され、超電導層１〜３とは垂直な方向に形成された第４
の超電導層４を具備する。
れ、第２の超電導層２とはゲート絶縁層７を隔てて配置
され、超電導層１〜３とは垂直な方向に形成された第４
の超電導層４を具備する。
超電導層４はａ軸配向のＹ、Ｂａ２Ｃｕ３０．−エ酸化
物超電導薄膜で構成されていて、厚さは約５ｒ＋＋＋＋
以下である。
物超電導薄膜で構成されていて、厚さは約５ｒ＋＋＋＋
以下である。
絶縁層５．６およびゲート絶縁層７にはＭｇＯ１ＳｉＮ
等が使用され、特にゲート絶縁層７は、厚さ約ｌＱｎｍ
以上のトンネル電流が無視し得る厚さとなっている。一
方、基板８には、Ｍｇ０（１００）、ＣｄＮｄ式１０．
（００１）基板等の絶縁体基板が用いられている。
等が使用され、特にゲート絶縁層７は、厚さ約ｌＱｎｍ
以上のトンネル電流が無視し得る厚さとなっている。一
方、基板８には、Ｍｇ０（１００）、ＣｄＮｄ式１０．
（００１）基板等の絶縁体基板が用いられている。
超電導層４の右側には、障壁層１１を介して含Ｓ＋層１
０が配置されている。含Ｓｉ層１０は、単結晶Ｓｉ、多
結晶Ｓｉ、各種ンリサイド等Ｓｉを含む材料で構成され
、障壁層１１はＡｕ等の酸化物超電導体と反応せず、Ｓ
ｉを拡散させない材料で構成されている。
０が配置されている。含Ｓｉ層１０は、単結晶Ｓｉ、多
結晶Ｓｉ、各種ンリサイド等Ｓｉを含む材料で構成され
、障壁層１１はＡｕ等の酸化物超電導体と反応せず、Ｓ
ｉを拡散させない材料で構成されている。
上記本実施例の超電導素子では、第１および第３の超電
導層が、それぞれ超電導ソース電極および超電導ドレイ
ン電極であり、第２の超電導層２が超電導ゲート電極で
、第４の超電導層４が超電導チャネルとして機能する。
導層が、それぞれ超電導ソース電極および超電導ドレイ
ン電極であり、第２の超電導層２が超電導ゲート電極で
、第４の超電導層４が超電導チャネルとして機能する。
即ち、第４の超電導層４を介して第１および第３の超電
導層間を流れる電流を、第２の超電導層に印加する電圧
により制御する構成となっている。
導層間を流れる電流を、第２の超電導層に印加する電圧
により制御する構成となっている。
上記の超電導素子は、超電導ソース電極および超電導ド
レイン電極が上下に配置され、両者を結ぶ超電導チャネ
ルが上下方向に電流を流すように構成されている、ラテ
ラル型の素子構造となっている。従って、超電導ソース
電極および超電導ドレイン電極が左右に配置されている
ブレーナ型の素子に比較して、超電導チャネルを短く構
成することが可能であり、動作速度をより高速にするこ
とができる。
レイン電極が上下に配置され、両者を結ぶ超電導チャネ
ルが上下方向に電流を流すように構成されている、ラテ
ラル型の素子構造となっている。従って、超電導ソース
電極および超電導ドレイン電極が左右に配置されている
ブレーナ型の素子に比較して、超電導チャネルを短く構
成することが可能であり、動作速度をより高速にするこ
とができる。
以上のように構成された本発明の超電導素子では、含Ｓ
ｉ層１０を選択的に加熱することにより、第１または第
３の超電導層に３１を拡散させ、第１または第３の超電
導層を非超電導体化して、電流が流れないようにするこ
とが可能である。上記本実施例の超電導素子では、障壁
層１１のみが超電導層４と含Ｓｉ層１０との間に配置さ
れているが、必要に応じ、含Ｓｉ層１０の下側または上
側にも障壁層を配置し、超電導層１または超電導層３に
８１が拡散しないように構成してもよい。
ｉ層１０を選択的に加熱することにより、第１または第
３の超電導層に３１を拡散させ、第１または第３の超電
導層を非超電導体化して、電流が流れないようにするこ
とが可能である。上記本実施例の超電導素子では、障壁
層１１のみが超電導層４と含Ｓｉ層１０との間に配置さ
れているが、必要に応じ、含Ｓｉ層１０の下側または上
側にも障壁層を配置し、超電導層１または超電導層３に
８１が拡散しないように構成してもよい。
上記本実施例の超電導素子において、超電導層３に８１
を拡散させて非超電導体化する場合の加熱条件例を以下
に示す。
を拡散させて非超電導体化する場合の加熱条件例を以下
に示す。
加熱方法 エキシマレーザ（波長１９３ ｎｍ）照射出
力 ３，５ Ｊ／ｃｌＩｌ（超電導素子上）パルス
レート ２Ｈｚ 照射時間 １５分 上記の条件で加熱を行ったところ、超電導層３に含Ｓｉ
層１０から８１が拡散し、超電導層１．２および４が超
電導性を示す温度でも、超電導性を示さなかった。本実
施例では、エキシマレーザを用い □て含Ｓｉ層
１０の加熱を行ったが、他にも集束イオンビームを使用
した加熱方法も使用できる。
力 ３，５ Ｊ／ｃｌＩｌ（超電導素子上）パルス
レート ２Ｈｚ 照射時間 １５分 上記の条件で加熱を行ったところ、超電導層３に含Ｓｉ
層１０から８１が拡散し、超電導層１．２および４が超
電導性を示す温度でも、超電導性を示さなかった。本実
施例では、エキシマレーザを用い □て含Ｓｉ層
１０の加熱を行ったが、他にも集束イオンビームを使用
した加熱方法も使用できる。
発明の詳細
な説明したように、本発明によれば、超電導素子の超電
導電流路を非超電導体化できる。
導電流路を非超電導体化できる。
従って、何らかの理由で、本発明の超電導素子を含む超
電導回路を変更したい場合、超電導素子の機能を永久的
に停止したい場合に、容易に対応することが可能である
。本発明の超電導素子は、特に集積化したときに効果的
である。
電導回路を変更したい場合、超電導素子の機能を永久的
に停止したい場合に、容易に対応することが可能である
。本発明の超電導素子は、特に集積化したときに効果的
である。
第１図は、本発明の超電導素子の一例の断面概略図であ
る。 〔主な参照番号〕 １〜４・・・超電導層、 ５．６・・・絶縁層、 ７・・・ゲート絶縁層、 ８・・・基板 特許出願人 住友電気工業株式会社
る。 〔主な参照番号〕 １〜４・・・超電導層、 ５．６・・・絶縁層、 ７・・・ゲート絶縁層、 ８・・・基板 特許出願人 住友電気工業株式会社
Claims (1)
- 基板上に形成された酸化物超電導薄膜により構成され
た超電導層を含む超電導素子において、基板成膜面に平
行に成膜され、それぞれ絶縁層を介して順に積層された
酸化物超電導薄膜により構成された第１〜第３の超電導
層と、前記基板成膜面に垂直に成膜され、前記第１およ
び第３の超電導層と電気的に接合され、前記第２の超電
導層と絶縁層を介して隣接している酸化物超電導薄膜に
より形成された第４の超電導層と、前記第１および／ま
たは第３の超電導層に隣接し、他の超電導層とは直接接
触しないように配置された、ＳｉまたはＳｉを含む化合
物で構成された含Ｓｉ層とを具備することを特徴とする
超電導素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2294291A JPH04167574A (ja) | 1990-10-31 | 1990-10-31 | 超電導素子 |
| DE69118107T DE69118107T2 (de) | 1990-10-31 | 1991-10-31 | Supraleitende Einrichtung aus oxydisch supraleitendem Material |
| CA002054596A CA2054596C (en) | 1990-10-31 | 1991-10-31 | Superconducting device formed of oxide superconductor material |
| EP91402935A EP0484252B1 (en) | 1990-10-31 | 1991-10-31 | Superconducting device formed of oxide superconductor material |
| US08/249,478 US5462918A (en) | 1990-10-31 | 1994-05-26 | Superconducting field effect device with vertical channel formed of oxide superconductor material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2294291A JPH04167574A (ja) | 1990-10-31 | 1990-10-31 | 超電導素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167574A true JPH04167574A (ja) | 1992-06-15 |
Family
ID=17805799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2294291A Pending JPH04167574A (ja) | 1990-10-31 | 1990-10-31 | 超電導素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167574A (ja) |
-
1990
- 1990-10-31 JP JP2294291A patent/JPH04167574A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2052970A1 (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| CA2084174A1 (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing thesame | |
| US5621223A (en) | Superconducting device having a reduced thickness of oxide superconducting layer and method for manufacturing the same | |
| US5637555A (en) | Method for manufacturing a three-terminal superconducting device having an extremely short superconducting channel | |
| CA2084983A1 (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| JPH04167574A (ja) | 超電導素子 | |
| US5462918A (en) | Superconducting field effect device with vertical channel formed of oxide superconductor material | |
| JPH04167573A (ja) | 超電導素子 | |
| US5854493A (en) | Superconduting device having an extremely short superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| CA2085172A1 (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| JPH04167575A (ja) | 超電導素子 | |
| JPH04167576A (ja) | 超電導素子 | |
| JP2641969B2 (ja) | 超電導素子および作製方法 | |
| JP2641971B2 (ja) | 超電導素子および作製方法 | |
| JP2641978B2 (ja) | 超電導素子および作製方法 | |
| EP0478463B1 (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material | |
| JP2614940B2 (ja) | 超電導素子および作製方法 | |
| JP2614941B2 (ja) | 超電導素子および作製方法 | |
| JP2667289B2 (ja) | 超電導素子および作製方法 | |
| JP2597743B2 (ja) | 超電導素子の作製方法 | |
| JP2614939B2 (ja) | 超電導素子および作製方法 | |
| JP2597747B2 (ja) | 超電導素子および作製方法 | |
| JP2738144B2 (ja) | 超電導素子および作製方法 | |
| JP2641970B2 (ja) | 超電導素子および作製方法 | |
| JP2597745B2 (ja) | 超電導素子および作製方法 |