DE69114757T2 - Kunststoffummantelte Halbleiteranordnung. - Google Patents

Kunststoffummantelte Halbleiteranordnung.

Info

Publication number
DE69114757T2
DE69114757T2 DE69114757T DE69114757T DE69114757T2 DE 69114757 T2 DE69114757 T2 DE 69114757T2 DE 69114757 T DE69114757 T DE 69114757T DE 69114757 T DE69114757 T DE 69114757T DE 69114757 T2 DE69114757 T2 DE 69114757T2
Authority
DE
Germany
Prior art keywords
sub
semiconductor chip
semiconductor device
element interconnection
interconnection part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69114757T
Other languages
English (en)
Other versions
DE69114757D1 (de
Inventor
Toshimitsu Ishikawa
Kazuichi Komenaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69114757D1 publication Critical patent/DE69114757D1/de
Application granted granted Critical
Publication of DE69114757T2 publication Critical patent/DE69114757T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10161Shape being a cuboid with a rectangular active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

  • Diese Erfindung bezieht sich auf eine kunststoffvergossene Halbleitervorrichtung.
  • Fig. 16 ist eine Aufsicht auf ein Beispiel einer allgemein bekannten Halbleitervorrichtung vom kunststoffvergossenen Typ. Es ist der Anschlußrahmen für eine Halbleitervorrichtung vom SOJ (Small Outline J-Lead Package)-Typ. Fig. 17 ist eine Aufsicht, welche die Halbleiterelemente des Anschlußrahmens der Fig. 16 zeigt. Fig. 18 ist ein Querschnitt, welchem einen Schnitt E-E' der Fig. 17 zeigt.
  • In der Mitte dieser Art von Anschlußrahmen ist ein Die-Pad 2 vorgesehen, und drumherum sind Anschlüsse 3 zum Senden und Empfangen von Signalen und Spannungspotentialen vorgesehen. Der äußere Rahmen wird in den folgenden Zeichnungen des Anschlußrahmens ausgelassen.
  • Bonden der Anschlüsse 3, wie später dargelegt wird, wird mit Draht durchgeführt; um jedoch die Eigenschaften dieses Bondens zu verbessern und um ebenfalls die Zuverlässigkeit der Verbindung zu verbessern, sind die Anschlußenden 3a mit Silber oder Gold beschichtet. Um die Stromkapazität zu vergrößern, ist das Anschlußende in der Ecke, die zum Zuführen von Strom verwendet wird, größer als die anderen Anschlußenden.
  • Unter Bezugnahme auf die Fig. 17 und 18 wird der Halbleiterchip 1 auf die Oberseite des Die-Pads 2 unter Verwendung von Die-Montagematerial 4 gebondet. Die Bondflächen 9 dieses Halbleiterchips 1 sind mit den Anschlußenden 3a mit hochleitfähigen, dünnen Metalldrähten 5, wie etwa Gold oder Aluminium, verbunden. Nachdem das Drahtbonden abgeschlossen ist, wird ein Kunststoffverguß 8 um den gesamten Chip herum gebildet, um den Chip vor der äußeren Umgebung zu schützen und um ihn vor äußeren Kräften und Stößen zu schützen. Der Abschnitt der Anschlüsse, die mit dem Kunststoffguß bedeckt sind, werden die inneren Anschlüsse 6 genannt, und der Abschnitt der Anschlüsse außerhalb des Kunststoffgusses werden die äußeren Anschlüsse 7 genannt.
  • Wie in Fig. 18 gezeigt, werden die äußeren Anschlüsse 7 geschnitten und von dem äußeren Rahmen des Anschlußrahmens separiert und dann gebogen, um eine J-förmige Gestalt zu bilden.
  • In den letzten Jahren besteht aufgrund hochfunktioneller Halbleitervorrichtungen eine Tendenz dahin, die Halbleiterchipgröße zu vergrößern; jedoch wird es sehr schwierig, den vergrößerten Halbleiterchip in einem spezifiziert bemessenen Gehäuse zu plazieren.
  • Aus diesem Grund ist es wünschenswert, die Größe des Halbleiterchips selbst zu reduzieren; solches tut die Entwurfsregel selbst.
  • Jedoch muß beim Befolgen dieser größenreduzierten Entwurfsregel die Verdrahtung im Inneren des Halbleiterchips sehr dünn gemacht werden, was den Verdrahtungswiderstand vergrößert. Wenn der Verdrahtungswiderstand größer wird, wird insbesondere im Fall der Verdrahtung im Zusammenhang mit der Stromversorgung oder Signalen externes Rauschen aufgenommen, was es für das Rauschen leicht macht, mit dem Signal übertragen zu werden. Im Hinblick darauf wird es bei dem Versuch, die Rauscheffekte zu vermeiden, schwierig, die Betriebsgeschwindigkeit zu vergrößern. Im allgemeinen belegt die Verdrahtung im Zusammenhang mit der Stromversorgung oder Signalen einen großen Abschnitt der Halbleiterchipfläche, und so muß die Fläche der Verdrahtung im Zusammenhang mit der Stromversorgung oder Signalen reduziert werden, obwohl die obigen Probleme existieren. Dafür wurden die folgenden Halbleitervorrichtungen des Standes der Technik vorgeschlagen.
  • Eine von diesen ist in Fig. 19 gezeigt, wo die Verdrahtungskapazität dadurch vergrößert wird, daß Bondflächen, die für die Zuführung des Potentials verwendet werden, oben auf den Halbleiterchip 11 an beiden Enden (20 und 21) gelegt werden. Damit wird der Drahtwiderstand ebenso wie das Rauschen reduziert, wodurch es möglich wird, die Betriebsgeschwindigkeit zu erhöhen.
  • Jedoch wird in dieser Halbleitervorrichtung ein neues Problem darin erzeugt, daß die Verdrahtung über eine lange Distanz geführt werden muß. Dieses wird unter Verwendung der Zeichnungen erläutert.
  • Wenn in Fig. 19 und in Fig.20, welche eine illustrative Zeichnung der Fig. 19 ist, das Spannungspotential oder die Signalquelle (Masse mit Potential 0 V) X oben links angeordnet ist, ist die Anschlußfläche 20 sehr nahe daran, und somit ist der Anschluß des Bonddrahtes an die Stromversorgung oder den Signalanschluß 30 einfach durchzuführen; weil jedoch die Bondfläche 21 so weit weg ist, ist es erforderlich, den Draht halb um den Halbleiterchip 11 herumzuführen. Jedoch ist dieses unmöglich in der Konstruktion der in Fig. 15 gezeigten Vorrichtung.
  • Um dieses Problem zu lösen, ist eine dreidimensionale Verdrahtung erforderlich. Dieses ist in Fig. 21 und in Fig. 22 gezeigt, welche eine Querschnittsdarstellung entlang F-F' der Fig. 21 ist.
  • In dieser Konstruktion wird ein isolierender Klebstoff 22 als das Die-Montagematerial verwendet, um den Halbleiterchip 11 auf den Die-Pad 12 zu montieren. Die Stromversorgung oder der Signalanschluß 31 ist mit einer Anschlußschiene 32 (tie bar) verbunden, und eine Bondfläche 23 ist auf dem Die-Pad in der Umgebung einer anderen Bondfläche 21 angeordnet, und die zwei sind mit einem Bonddraht 5 verbunden. Ebenfalls wird ein Abschnitt des Die-Pads 12 als Teil der Verdrahtung verwendet, und wie in dem Schnitt der Fig. 22 und dem Filmdiagramm der Fig. 23 gezeigt, ist die Verdrahtung dreidimensional, was die Stromversorgungs- oder Signalmenge vergrößert.
  • Jedoch ist es bei einer Konstruktion dieser Art, weil der Halbleiterchip 11 und der Die-Pad 12 durch den isolierenden Klebstoff 22 isoliert sind, erforderlich, die Dicke des isolierenden Klebstoffes zu steuern. Wenn mit anderen Worten die Dicke des isolierenden Klebstoffes sehr dünn ist, besteht die Gefahr, daß der Halbleiterchip 11 und der Die-Pad 12 direkt kurzgeschlossen werden. Wenn der Film dünn ist, existieren auch Lufträume, und wenn Feuchtigkeit den Weg in einen von diesen von außen findet, treten Stromlecks zwischen dem Halbleiterchip 11 und dem Die-Pad 12 auf, und die Ausbeute und die Zuverlässigkeit der Vorrichtung werden deutlich schlechter. Deshalb ist es erforderlich, um eine Isolierung zu erhalten, daß die Dicke des dünnen Films eine eingestellte Dicke oder mehr ist; jedoch ist der Herstellungsprozeß dafür sehr kompliziert und schwierig.
  • Aus Patent Abstracts of Japan 13(371), (E 807) und JP-A- 011 244 ist ein Anschlußrahmen bekannt, worin die Die- Halterung in zwei Hälften gesplittet ist. Jede Hälfte wird als eine Stromversorgungselektrode verwendet. Weil jedoch die Die-Halterungen sowohl als Chip-Halterung als auch als Elektroden fungieren, ergibt sich wieder das Problem, eine zuverlässige Isolierschicht vorzusehen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist die Aufgabe dieser Erfindung, eine Halbleitervorrichtung vom Kunststoffvergußtyp vorzusehen, mit niedrigem Verdrahtungswiderstand, welche miniaturisiert ist und keine komplizierte Herstellungskontrolle erfordert.
  • Gemäß der vorliegenden Erfindung ist eine kunststoffvergossene Halbleitervorrichtung vorgesehen, mit
  • - einem Halbleiterchip;
  • - einem Anschlußrahmen, welcher einen Die-Pad aus einer dünnen metallischen Platte umfaßt, auf welcher der Halbleiterchip montiert ist, und einer Vielzahl von um den Die-Pad herum angeordneten Anschlüssen,
  • - einer Vielzahl von Drähten, welche Elektroden ober auf dem Halbleiterchip und die Anschlüsse verbinden; und
  • - gegossenem Kunststoff, welcher die Vorrichtung abdichtet;
  • - wobei der Die-Pad erste und zweite Halteteile umfaßt, die mittels einer adhäsiven Schicht an den Chip gebondet sind, sowie ein Unterelement-Verbindungsteil, welches zwischen den ersten und zweiten Halteteilen vorgesehen ist, welches elektrisch von dem Halbleiterchip mittels einer Isolierschicht isoliert ist, die nicht die adhäsive Schicht ist, wobei die Halteteile und das Unterelement-Zwischenverbindungsteil durch einen festen Spalt separiert sind, wobei das Unterelement- Zwischenverbindungsteil an einem ersten Ende mit einem der Vielzahl von Anschlüssen verbunden ist, und an einem zweiten Ende mit einer der Chipelektroden.
  • Die Halbleitervorrichtung vom kunststoffvergossenen Typ dieser Erfindung teilt den in früheren Vorrichtungen verwendeten Die-Pad auf; und in einer dieser Unterteilungen wird der Halbleiterchip gehalten, und in der anderen Unterteilung ist das Zwischenverbindungsteil, welches das Potential an den Halbleiterchip liefert, der von dem Potential oder der Signalquelle separiert ist. Dieses macht es einfach, die dreidimensionale Verdrahtung durchzuführen. Um diese Art von Konstruktion zu erhalten, ist es ausreichend, den Klebstoff nicht auf dem Unterelement- Zwischenverbindungsteil aufzubringen, und deshalb wird eine komplizierte Herstellungskontrolle nicht erforderlich.
  • Ein Isolator ist zwischen dem Unterelement- Zwischenverbindungsteil und dem Halbleiterchip vorgesehen, oder wenn das Unterelement-Zwischenverbindungsteil mehr als das Halteteil heruntergedrückt wird, füllt der Gußkunststoff - welcher ein Isolator ist - den Raum zwischen dem Unterelement-Verdrahtungsteil und dem Halbleiterchip und kann beide isolieren.
  • Wenn der Unterelement-Zwischenverbindungsabschnitt dünner ist als die Halteabschnitte, und die Bodenoberflächen von beiden auf gleichem Niveau sind, kann der Gußkunststoff zwischen das Unterelement-Zwischenverbindungsteil und den Halbleiterchip gefüllt werden, was es möglich macht, die Dicke der Halbleitervorrichtung zu reduzieren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen zeigen:
  • Fig. 1A bis 1C sind Querschnitte von drei Ausführungsbeispielen der Halbleitervorrichtung dieser Erfindung;
  • Fig. 2 ist eine Aufsicht, welche den in der Halbleitervorrichtung dieser Erfindung verwendeten Anschlußrahmen zeigt;
  • Fig. 3A bis 3C sind Querschnitte der Anschlußrahmenkonstruktion entsprechend dem in den Fig. 1A bis 1C gezeigten Ausführungsbeispielen;
  • Fig. 4 ist eine Aufsicht, welche den Anschlußrahmen der Fig. 2 mit dem nun plazierten Halbleiterchip zeigt;
  • Fig. 5A bis 5C sind Querschnitte, welche den Schnitt A-A' der Fig. 4 zeigen;
  • Fig. 6 zeigt das Drahtbonden;
  • Fig. 7 verdeutlicht die Stromversorgungs- oder Signalverbindungen der Fig. 6;
  • Fig. 8 zeigt den Film der Fig. 6 mit der Stromversorgung oder Signalverbindungen;
  • Fig. 9 ist eine Aufsicht auf ein anderes Ausführungsbeispiel der Halbleitervorrichtung dieser Erfindung;
  • Fig. 10 ist eine Querschnittsansicht, welche einen Schnitt B-B' der Fig. 9 zeigt;
  • Fig. 11 ist eine Querschnittsansicht, welche die Konstruktion des Anschlußrahmens zeigt;
  • Fig. 12 ist eine Aufsicht, welche den in der Halbleitervorrichtung dieser Erfindung verwendeten Anschlußrahmen zeigt;
  • Fig. 13a bis 13D sind Querschnittsansichten, welche den Schnitt C-C' der Fig. 12 zeigen;
  • Fig. 14 ist eine Aufsicht, welche den in der Halbleitervorrichtung dieser Erfindung verwendeten Anschlußrahmen zeigt;
  • Fig. 15A bis 15D sind Querschnittsansichten, welche den Schnitt D-D' der Fig. 14 zeigen;
  • Fig. 16 ist eine Aufsicht auf ein Beispiel der allgemein bekannten Halbleitervorrichtung vom Kunststoffvergußtyp; es ist der Anschlußrahmen für eine Halbleitervorrichtung vom SOJ-Typ;
  • Fig. 17 ist eine Aufsicht, welche den Anschlußrahmen der Fig. 16 mit dem nun plazierten Halbleiterchip zeigt;
  • Fig. 18 ist ein Querschnitt, welcher den Schnitt E-E' der Fig. 17 zeigt;
  • Fig. 19 ist eine Aufsicht, welche eine frühere Halbleitervorrichtung mit vergrößeren Elektroden für die Stromversorgung zeigt;
  • Fig. 20 zeigt den Film der Fig. 19 mit der Stromversorgung;
  • Fig. 21 zeigt eine Aufsicht auf ein Beispiel einer dreidimensionalen Stromversorgungsverdrahtung;
  • Fig. 22 ist ein Querschnitt, welcher den Schnitt B-B' der Fig. 21 zeigt; und
  • Fig. 23 zeigt den Film der Fig. 22 mit dreidimensinaler Verdrahtung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Detaillierte Erläuterungen der bevorzugten Ausführungsbeispiele dieser Erfindung werden im folgenden unter Verwendung der obigen Zeichnungen gegeben.
  • Die Fig. 1A bis 1C sind Querschnitte von drei Aus führungsbeispielen der Halbleitervorrichtung dieser Erfindung und zeigen eine kunststoffvergossene Halbleitervorrichtung vom SOJ-Typ. Sie sind vom Schnitt A-A' der Fig. 6 und sind jeweils verschiedene Ausführungsbeispiele dieser Erfindung.
  • In dieser Halbleitervorrichtung ist der Die-Pad in drei Abschnitte unterteilt; zwei Halteabschnitte 101 und zwischen diesen, mit einem festen Spalt, ist der Subelementanschluß 102. Der Halbleiterchip 100 wird oben auf die Halteabschnitte 101 mittels des Die-Montagematerials 103 geklebt und wird davon gehalten. Die Anschlüsse 106 sind um die Halteabschnitte 101 herum angeordnet und sind mit Bondflächen 104 oben auf dem Halbleiterchip 100 mittels Bonddrähten 105 verbunden. Um die Vorrichtung vor Feuchtigkeit und Stößen zu schützen, ist Gußkunststoff 108 um die gesamte Vorrichtung herum gebildet. Die äußeren Anschlüsse 107 sind dieselben wie in früheren Vorrichtungen; sie sind geschnitten und gebogen, um eine J-förmige Gestalt zu bilden.
  • In Fig. 1A wird das Die-Montagematerial 103 nicht auf die obere Oberfläche des Unterelementanschlusses 102 aufgebracht. Deshalb sind die obere Oberfläche des Unterelementanschlusses 102 und die untere Oberfläche des Halbleiterchips 100 durch eine Distanz separiert, die gleich der Dicke des Die- Montagematerials ist, und sie werden dadurch isoliert, daß Gußkunststoff - welcher ein Isolator ist - zwischen diese gezwungen wird.
  • In Fig. 1B, um die obere Oberfläche des Unterelementanschlusses 102 und die untere Oberfläche des Halbleiterchips 100 zu isolieren, wird ein isolierender Kunststoff oder Harz auf die obere Oberfläche des Unterelementanschlusses 102 aufgebracht, und dieses isolierende Material wird zwischen diese gebracht.
  • In Fig. 1C wird der Unterelementanschluß 102 mehr heruntergedrückt als die Halteabschnitte 101. Die Zuverlässigkeit des Drahtbondens wird verbessert, wenn die obere Oberfläche des Halbleiterchips und der innere Anschluß auf demselben Niveau sind, und so die Halteabschnitte nur die Dicke des Halbleiterchips heruntergedrückt werden; jedoch wird in diesem Ausführungsbeispiel der Unterelementanschluß 102 mehr heruntergedrückt als die Halteabschnitte 101, weil die Isolationseigenschaften besser werden, wenn die Distanz zwischen der oberen Oberfläche des Unterelementanschlusses 102 und dem Halbleiterchip 100 vergrößert wird.
  • Fig. 2 ist eine Aufsicht auf den in dieser Erfindung verwendeten Anschlußrahmen, und die Fig. 3A, 3B und 3C sind Querschnitte, welche den Schnitt A-A' der Fig. 2 zeigen, und die Anschlußrahmenkonstruktion entsprechend den Fig. 1A, 1B und 1C zeigen.
  • Wie aus Fig. 2 ersichtlich ist, wurde der in früheren Vorrichtungen verwendete Die-Pad in drei Abschnitte unterteilt; zwei Halteabschnitte 101, um den Halbleiterchip zu halten, und zwischen diesen plaziert mit einem festen Spalt ist der Unterelementanschluß 102. Die Halteabschnitte 101 sind mit dem äußeren Rahmen (in den Zeichnungen nicht gezeigt) des Anschlußrahmens mittels einer Anschlußschiene 121 (tie bar) verbunden, und der Unterelementanschluß 102 ist mit dem Rahmenäußeren des Anschlußrahmens durch eine andere Anschlußschiene 122 verbunden.
  • In Fig. 3A werden die Halteabschnitte 101 und der Unterelementanschluß 102 um denselben Betrag heruntergedrückt, in Fig. 3B wird der zuvor erwähnte isolierende Kunststoff oder das Harz auf die obere Oberfläche des Unterelementanschlusses 102 aufgebracht, und in Fig. 3C wird der Unterelementanschluß 102 mehr heruntergedrückt als die Halteabschnitte 101. Diese sind so, wie oben für Fig. 1 erläutert wurde. Um die Oberfläche des Unterelementanschlusses 102 zu isolieren, kann ebenfalls eine Isolierfolie, wie etwa eine Polymidfolie, verwendet werden.
  • Unter Verwendung der Fig.4 bis 6 wird der Herstellungsprozeß der Halbleitervorrichtung dieser Erfindung, welche diesen Anschlußrahmen verwendet, erläutert.
  • In Fig.4 wurde das Die-Montagematerial auf die Halteabschnitte 101 aufgebracht, und der Halbleiterchip 100 wurde an die Halteabschnitte gebondet. Das Die- Montagematerial wird nicht auf den Unterelementanschluß 102 aufgebracht. Dieses verwendete Die-Montagematerial ist ein leitfähiges Material, wenn das Substrat des Halbleiterchips und die Halteabschnitte dasselbe Spannungspotential haben sollen, und besteht aus einem isolierenden Material, wenn dieses nicht der Fall ist. Die als verwendbar bekannten Die- Montagematerialien sind Epoxidharze, Zinn und Siliconharze. Die Fig. 5A, 5B und 5C sind Querschnitte, welche den Schnitt A-A' der Fig. 4 zeigen, und entsprechen jedem der Ausführungsbeispiele der Fig. 1A bis 1C. In Fig. 5A sind die obere Oberfläche des Unterelementanschlusses 102 und die untere Oberfläche des Halbleiterchips durch einen Spalt getrennt, der gleich der Dicke des Die-Montagematerials ist. Aufgrund der Existenz dieses Spalts wird das Gußmaterial, wenn der Kunststoffverguß hergestellt wird, in den Spalt gezwungen, so daß es beide vollständig isoliert.
  • In Fig. 5B wird ein Isoliermaterial 109 auf die obere Oberfläche des Unterelementanschlusses 102 aufgebracht und isoliert ihn, selbst wenn sich die vertikale Position des Unterelementanschlusses 102 ändert. Weil in Fig. 5C der Unterelementanschluß 102 mehr heruntergedrückt ist als die Halteabschnitte 101, ist der Betrieb des Anschlusses gut und kann sicher isoliert werden.
  • Fig. 6 ist eine Aufsicht, welche das Drahtbonden nach dem in Fig. 4 gezeigten Herstellungsprozeß zeigt. Wie bei der Erläuterung der Fig. 1, sind die Elektroden 104 oben auf dem Halbleiterchip mit den Anschlüssen 106 mittels Bonddrähten 105 verbunden; jedoch sind die Anschlüsse 110, welche das Spannungspotential oder Signal liefern, mit einer nahegelegenen Elektrode mittels eines Bonddrahtes 105 verbunden und sind ebenso mit einer Bondfläche 113 auf einem Teil des Unterelementanschlusses 102 mittels eines anderen Bonddrahtes 102 verbunden. Ebenso ist die Fläche 114 auf der Verlängerung des Unterelementanschlusses 102 mit der Elektrode 21 oben auf dem Halbleiterchip 100 mittels eines Bonddrahtes 115 verbunden. Dieses ist in Fig. 7 dargestellt. Fig. 8 zeigt, wie das Spannungspotential von dem Spannungsversorgungsanschluß geliefert wird und unter dem Halbleiterchip an die separierte Elektrode 21 geführt wird. Es ist ersichtlich, daß dadurch, daß ein Anschluß unter dem Halbleiterchip hergeführt wird, das Spannungspotential oder das Signal von der Spannungsversorgung oder dem Signalanschluß an die separierte Elektrode geliefert werden kann. Danach wird, wie in früheren Vorrichtungen, der Kunststoffguß gebildet, und die äußeren Anschlüsse werden geschnitten und gebogen, um die in Fig. 1 gezeigte Konstruktion zu erhalten.
  • Die Fig. 9 bis 11 zeigen ein anderes Ausführungsbeispiel der Halbleitervorrichtung dieser Erfindung. Fig. 9 ist eine Aufsicht und Fig. 10 ist ein Querschnitt, welcher den Schnitt B-B' der Fig. 9 zeigt. Fig. 11 ist ein Querschnitt, welcher den Anschlußrahmen entsprechend dem Schnitt B-B' der Fig. 9 zeigt. In der folgenden Erläuterung haben Teile, welche in Fig. 1 bis 3 gezeigten Teilen entsprechen, dieselben Bezugsziffern, und eine detaillierte Erläuterung von diesen wird ausgelassen.
  • In diesem, in Fig. 11 gezeigten Ausführungsbeispiel ist die Dicke t2 des Unterelementanschlusses 102 dünner als die Dicke t1 der Halteabschnitte 101. Diese sind heruntergedrückt, so daß die unteren Oberflächen davon zueinander ausgerichtet sind ("flush") und so, wie in Fig. 10 gezeigt, ein Spalt zwischen der oberen Oberfläche des Unterelementanschlusses 110 und der unteren Oberfläche des Halbleiterchips 100 gebildet wird, und sie sind ausreichend isoliert durch Pressen von Gußkunststoff in den Spalt.
  • Weil in diesem Ausführungsbeispiel der Unterelementanschluß 102 nicht unter die Halteabschnitte 101 reicht, wie in dem in Fig. 5C gezeigten Ausführungsbeispiel, ist ein in den letzten Jahren gewünschtes, dünnes Gehäuse möglich.
  • Um die Dicke t2 des Unterelementanschlusses 102 dünner zu machen als die Dicke t1 der Halteabschnitte 101, kann Halbätzen (halfway etching) nach dem Herunterdrücken nur des Unterelementanschlusses 102 durchgeführt werden.
  • Fig. 12 ist eine Aufsicht eines weiteren Typs von Anschlußrahmen, der in dieser Erfindung verwendet wird, und die Fig. 13A bis 13D sind Querschnitte, welche ein anderes Ausführungsbeispiel der vorliegenden Erfindung zeigen.
  • In diesem Ausführungsbeispiel sind zwei Unterelement- Zwischenverbindungsteile 202a und 202b zwischen den zwei Halteteilen 201a und 201b vorgesehen.
  • Die Fig. 13A bis 13D sind Schnittdiagramme entlang der Linie C-C' der Fig. 12. Für die Beziehung zwischen Halteteilen und Unterelement-Zwischenverbindungsteilen entspricht Fig. 13a den in den Fig. 3A und 5A gezeigten Ausführungsbeispielen. Fig. 13B entspricht den in den Fig. 3B und 5B gezeigten Ausführungsbeispielen, Fig. 13C entspricht den in den Fig. 3C und 5C gezeigten Ausführungsbeispielen und Fig. 13D entspricht dem in Fig. 11 gezeigten Ausführungsbeispiel.
  • Weil in diesen Ausführungsbeispielen zwei Unterelement- Zwischenverbindungsteile vorgesehen sind, können nicht nur stromversorgungsbezogene Zwischenverbindungen, sondern auch signalbezogene Zwischenverbindungen leicht durchgeführt werden.
  • Fig. 14 ist eine Aufsicht noch eines weiteren Typs eines in dieser Erfindung verwendeten Anschlußrahmens, und die Fig. 15A bis 15D sind Schnitte, welche ein anderes Ausführungsbeispiel der vorliegenden Erfindung zeigen.
  • In diesem Ausführungsbeispiel ist ein Unterelement- Zwischenverbindungsteil 302 zwischen den zwei Halteteilen 301a und 301b vorgesehen, jedoch ist die Laufrichtung des Zwischenverbindungsteils 302 rechtwinklig zu denjenigen anderer Ausführungsbeispiele.
  • Die Fig. 15A bis 15D sind Querschnittdiagramme entlang der Linie D-D' der Fig. 14. Für die Beziehung zwischen den Halteteilen und den Unterelement-Zwischenverbindungsteilen entspricht die Fig. 15A den in den Fig. 3A und 5A gezeigten Ausführungsbeispielen, Fig. 15B entspricht den in den Fig. 3B und 5B gezeigten Ausführungsbeispielen, Fig. 15C entspricht den in den Fig. 3C und 5C gezeigten Ausführungsbeispielen, und die Fig. 15D entspricht dem in Fig. 11 gezeigten Ausführungsbeispiel.
  • Dieses Ausführungsbeispiel ist insbesondere geeignet für eine Zwischenverbindung im Zusammenhang mit Signalen.
  • In den obigen Ausführungsbeispielen waren zwei Halbleiterhalteabschnitte und ein Unterelementanschluß vorhanden, jedoch ist die Erfindung darauf nicht beschränkt. Die verwendete Anzahl kann abhängig von Anordnungen und der Anzahl von Flächen, die mit gleichem Potential vorzusehen sind, gewählt werden.
  • Wie oben beschrieben wurde, stellt diese Erfindung eine Halbleitervorrichtung vom Kunststoffgußtyp bereit, mit einem Anschluß, welcher unter dem Halbleiterchip herläuft, welcher den Anschlußrahmen teilt und das Unterelement- Zwischenverbindungsteil bildet. Dieser Anschluß kann verwendet werden, um Versorgungs- oder Signalspannungspotential zuzuführen, oder Signale von der Spannungspotentialversorgung oder an die separierte Fläche geführte Signale, und macht es möglich, die Größe der Vorrichtung zu reduzieren, wenn die Verdrahtungsregel eine Größenreduzierung ist. Dabei kann die Größe der Vorrichtung reduziert werden, ohne den Widerstand der stromversorgungsbezogenen Verdrahtung zu vergrößern und ohne Rauschen zu erzeugen, was eine hohe Arbeitsgeschwindigkeit ermöglicht. Ebenfalls können das Unterelement- Zwischenverbindungsteil und der Halbleiterchip stabil isoliert werden, was einen stabileren und preiswerten Herstellungsprozeß möglich macht.
  • Ebenfalls ist ein Isolator zwischen dem Unterelement- Zwischenverbindungsabschnitt und dem Halbleiterchip angeordnet, oder durch Herunterdrücken des Unterelement- Zwischenverbindungsabschnittes mehr als die Halteabschnitte sind sie noch mehr isoliert.
  • Wenn ferner die Dicke des Unterelement- Verdrahtungsabschnittes dünner ist als die Dicke der Halteabschnitte, ragt er nicht niedriger als die Halteabschnitte hervor, und eine Isolierung mit dem Halbleiterchip ist sicher.
  • Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und beschränken nicht den Umfang.

Claims (5)

1. Kunststoffvergossene Halbleitervorrichtung, mit
-einem Halbleiterchip (100);
-einem Anschlußrahmen, welcher einen Die-Pad (101) aus einer dünnen metallischen Platte umfaßt, auf welche der Halbleiterchip montiert ist, sowie eine Vielzahl von um den Die-Pad herum angeordneten Anschlüssen (106),
-einer Vielzahl von Drähten (105), welche Elektroden (104) oben auf dem Halbleiterchip und die Anschlüsse (106) verbinden; und
-gegossenem Kunststoff (108), welcher die Vorrichtung abdichtet;
-wobei der Die-Pad erste und zweite Halteteile (101a, 101b) umfaßt, die an den Chip mittels einer adhäsiven Schicht (103) gebondet sind, und ein Unterelement-Zwischenverbindungsteil (102), das zwischen den ersten und zweiten Halteteilen vorgesehen ist, welches elektrisch von dem Halbleiterchip mittels einer Isolierschicht isoliert ist, die nicht die adhäsive Schicht ist, wobei die Halteteile und das Unterelement- Zwischenverbindungsteil durch einen festen Spalt separiert sind, und das Unterelement- Zwischenverbindungsteil an einem ersten Ende mit einem der Vielzahl von Anschlüssen verbunden ist, und an einem zweiten Ende mit einer der Chipelektroden.
2. Kunststoffvergossene Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Isolator (109) zwischen dem Unterelement-Zwischenverbindungsteil und dem Halbleiterchip angeordnet ist.
3. Kunststoffvergossene Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Unterelement-Zwischenverbindungsteil in Beziehung zu den Halteteilen heruntergedrückt ist, um die Entfernung zwischen dem Unterelement-Zwischenverbindungsteil und dem Chip zu vergrößern, wobei die Isolierschicht der Gußkunststoff ist.
4. Kunststoffvergossene Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke des Unterelement-Zwischenverbindungsteils dünner ist als die Dicke der Halteteile, und die untere Oberfläche des Unterelement-Zwischenverbindungsteils und die unteren Oberflächen der Halteteile auf dem selben Niveau sind, wobei die Isolierschicht der Gußkunststoff ist.
5. Kunststoffvergossene Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Vielzahl der Unterelement-Zwischenverbindungsteile (202a. 202b) vorgesehen sind.
DE69114757T 1990-04-27 1991-04-26 Kunststoffummantelte Halbleiteranordnung. Expired - Lifetime DE69114757T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11271590 1990-04-27
JP32433290A JP2538717B2 (ja) 1990-04-27 1990-11-27 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
DE69114757D1 DE69114757D1 (de) 1996-01-04
DE69114757T2 true DE69114757T2 (de) 1996-05-02

Family

ID=26451817

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69114757T Expired - Lifetime DE69114757T2 (de) 1990-04-27 1991-04-26 Kunststoffummantelte Halbleiteranordnung.

Country Status (4)

Country Link
US (1) US5223740A (de)
EP (1) EP0454150B1 (de)
JP (1) JP2538717B2 (de)
DE (1) DE69114757T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US5869898A (en) * 1997-04-25 1999-02-09 Nec Corporation Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof
TW330337B (en) * 1997-05-23 1998-04-21 Siliconware Precision Industries Co Ltd Semiconductor package with detached die pad
US6436736B1 (en) * 2000-11-13 2002-08-20 Semiconductor Components Industries Llc Method for manufacturing a semiconductor package on a leadframe
KR100586699B1 (ko) * 2004-04-29 2006-06-08 삼성전자주식회사 반도체 칩 패키지와 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927558A (ja) * 1982-08-03 1984-02-14 Toshiba Corp 半導体装置用リ−ドフレ−ム
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
US4612564A (en) * 1984-06-04 1986-09-16 At&T Bell Laboratories Plastic integrated circuit package
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH0231454A (ja) * 1988-07-20 1990-02-01 Hitachi Ltd 半導体装置
JP2798427B2 (ja) * 1989-07-17 1998-09-17 沖電気工業株式会社 半導体装置用積層リードフレームおよびそれを用いた半導体装置の製造方法
JPH0760837B2 (ja) * 1990-03-13 1995-06-28 株式会社東芝 樹脂封止型半導体装置

Also Published As

Publication number Publication date
DE69114757D1 (de) 1996-01-04
EP0454150B1 (de) 1995-11-22
JP2538717B2 (ja) 1996-10-02
US5223740A (en) 1993-06-29
EP0454150A1 (de) 1991-10-30
JPH0411761A (ja) 1992-01-16

Similar Documents

Publication Publication Date Title
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE69226398T2 (de) Halbleiterchip-Verpackung
DE19625240B4 (de) Halbleitervorrichtung
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE69127587T2 (de) In Kunststoff eingeformte Halbleiteranordnung
DE69223021T2 (de) Halbleiteranordnung mit Wärmesenke und Kunststoffkörper und hochzuverlässige Mittel zur elektrischen Verbindung mit der Wärmesenke
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE10147955A1 (de) Halbleitervorrichtung
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE3913221A1 (de) Halbleiteranordnung
DE102008061068A1 (de) Elektronikbauelement
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE69618872T2 (de) Integrierte packung mit steckerleitern
DE69112693T2 (de) Verfahren zur Einkapselung einer Halbleitervorrichtung.
DE69010546T2 (de) Hochfrequenz-Halbleiteranordnung.
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE69114554T2 (de) Halbleiteranordnung des Harzverkapselungstyps.
DE69321276T2 (de) Halbleiteranordnung mit einem Leitergitter
DE69034069T2 (de) Verfahren zur Verpackung einer Halbleitervorrichtung
DE69114757T2 (de) Kunststoffummantelte Halbleiteranordnung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)