DE69031585T2

DE69031585T2 - Diskretes schrittweises Signalverarbeitungssystem und Verfahren, das parallel verzweigte N-Zustandsnetzwerke verwendet

Info

Publication number: DE69031585T2
Application number: DE69031585T
Authority: DE
Inventors: Samuel D Pritchett
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1989-07-11
Filing date: 1990-07-10
Publication date: 1998-02-12
Anticipated expiration: 2010-07-11
Also published as: US5847624A; EP0408323A2; US5136265A; JPH03139001A; EP0408323B1; EP0408323A3; DE69031585D1

Description

GEBIET DER ERFINDUNG

Diese Erfindung bezieht sich allgemein auf diskrete Inkrementsignal-Verarbeitungssysteme, wie z. B. inkrementelle Phasenschieber und Dämpfungsglieder, und insbesondere auf parallel verzweigte N-Zustand-Netze und Verfahren zum Bewirken diskreter inkrementeller Anderungen eines Signalattributs (wie z. B. der Phase oder der Amplitude).

[Stand der Technik]

HINTERGRUND DER ERFINDUNG

Diskrete Inkrementsignal-Verarbeitungs systeme verarbeiten ein Eingangssignal, indem sie diskrete inkrementelle Veränderungen eines signalattributs (wie z. B. der Phase oder der Amplitude bewirken. Eine herkömmliche Konfiguration für ein diskretes Inkrementsignal-Verarbeitungssystem (z. B. ein inkrementelles Phasenschiebesystem) enthält eine Kaskade von N Binärzustand-Verarbeitungsnetzen (z. B. Phasenschiebenetze), die jeweils zwischen zwei inkrementellen Signalattributzuständen (z. B. inkrementellen Phasenschiebezuständen) umgeschaltet werden können, so daß das diskrete Inkrementsystem ein Eingangssignal so verarbeitet, daß es für das Ausgangssignal einen von insgesamt 2N Signalattributzuständen (z. B. Phasenzustände) bewirkt.
Diskrete Inkrementsignal-Verarbeitungssysteme sind für Anwendungen wie z. B. inkrementelle Phasenschieber oder Dämpfungs glieder weit verbreitet. In einem beispielhaften diskreten Inkrementphasenschiebesystem sind N Binärzustand-Phasenschiebenetze kaskadiert, um 2N Phasenschiebeinkremente zu schaffen. Eine Hauptanwendung für Hochfrequenz-(HF)-Phasenschiebesysteme liegt in elektronisch gesteuerten Phasenmatrix-Radarsystemen.
Phasenmatrix-Radarsysteme verwenden eine Antenne, die zur Strahllenkung keine mechanische Bewegung erfordert, was einen vollständigen Antennenschwenk in einigen Hundert Nanosekunden ermöglicht. Daher ist ein Phasenmatrixsystem, das einen elektronisch gelenkten Strahl verwendet, für die meisten Antennensteueranwendungen vorteilhaft, vorausgesetzt, daß es hinsichtlich der Kosten, der Zuverlässigkeit, der Bandbreite, des Störabstands, des Dynamikbereichs, der Einfügungsdämpfung (Signalleistungsdämpfung) und des Erfassungspunktes dritter Ordnung mit der mechanisch gesteuerten Alternative vergleichbar gemacht werden kann.
Elektronische Phasenmatrixradarsyteme verwenden Phasenschiebesysteme, um mehrere phasenverschobene HF-Signale zu erzeugen, die kombiniert (überlagert) werden, um einen gerichteten Strahl zu erzeugen, der durch Steuern des Phasenschiebesystems abgetastet werden kann. Eine diskrete Inkrement-Festkörperimplementierung eines HF-Phasenschiebesystems wird allgemein bevorzugt, da große Phasenmatrizen normalerweise von einem Digitalcomputer gesteuert werden.
Diskrete Inkrementphasens chi ebe systeme verwenden gewöhnlich kaskadierte Binärzustand-Phasenschiebenetze. Binärzustand- Phasenschiebenetze umfassen zwei Haupttypen - einen Lastleitungstyp und einen Schaltleitungstyp (es wird angenommen, daß reflektierende Phasenschiebenetze eine Teilmenge der Schaltleitungs-Phasenschiebenetze darstellen). Aufgrund der Phasengenauigkeit, der geringen Einfügungsdämpfung und der geringen Einfügungsdämpfungsschwankungen bei kleinen Phaseninkrementen werden Lastleitungsnetze im allgemeinen für die niedrigstwertigen Binärphasenstellen oder Phasenbits (d. h. für kleine Phaseninkremente) bevorzugt. Schaltleitungsnetze werden für die höchstwertigen Phasenbits (d. h. für große Phaseninkrenente) bevorzugt, da Lastleitungsnetze bei größeren Phasenin krementen relativ größere Phasenfehler und Einfügungsdämpfungsschwankungen aufweisen. Somit enthält ein herkömmliches 5-Bit-Phasenschiebesystem ein Lastleitungs-Phasenschiebenetz für das niedrigstwertige Bit (und möglicherweise für die nächsten niedrigstwertigen Bits) und Schaltleitungsnetze für die anderen Phasenbits.
Ein signifikantes Problem bei Schaltleitungs-Phasenschiebenetzen besteht darin, daß sie eine erhebliche inhärente Einfügungsdämpfung aufweisen, da aktive Vorrichtungen als Steuerelemente für die parallelen verzweigten Leitungen (Phaseninkrementschaltungen) verwendet werden. Daher ist ein beträchtlicher zusätzlicher Verstärkungsfaktor für die Kanalverstärkerkette erforderlich, um die Einfügungsdämpfung des Phasenschiebenetzes zu überwinden und die Gesantkanalverstärkung aufrechtzuerhalten. Als Folge hiervon ist die Reduzierung der Phasenschieber-Einfügungsdämpfung für Phasenmatrixsysteme kritisch, insbesondere bei jenen, die Schaltleitungs- Phasenschiebenetze verwenden.
Die Reduzierung der Phasenschieber-Einfügungsdänpfung für sowohl die Empfangs- als auch die Sendekanäle erfordert zusätzliche Verstärkerstufen, rauscharme Verstärker mit verbessertem Rauschbild, zusätzliche Bauelemente und einen erhöhten Leistungsverbrauch, und verursacht reduzierte Modulwirkungsgrade. Jeder dieser Faktoren beeinträchtigt direkt die Durchführbarkeit, Herstellbarkeit und die Kosten von Phasenmatrixsystemen.
Die aktuellen monolithischen X-Band-5-Bit-(Binärzustand)- Schaltleitungs-Phasenschiebesysteme, die mit Ionen dotierte Feldeffekttransistoren als Zweigsteuerelemente verwenden, weisen eine Einfügungsdämpfung von ungefähr 7 dB auf. Entsprechende Phasenschieber, die PIN-Dioden-Steuerelemente verwenden, weisen eine Einfügungsdämpfung von ungefähr 4 dB auf.
Das US-Patent Nr. 4,739,247 offenbart ein einstellbares HF- Dämpfungsglied mit mehreren Dämpfungselementen, die wahlweise in ein Netzwerk geschaltet werden können. Das Schalten wird als Antwort auf angelegte Gleichstromschaltsignale mittels p-i-n Dioden bewerkstelligt, die mit den Eingängen und Ausgängen der Dämpfungselemente verbunden sind. HF-Drosselspulen und Entkopplungskondensatoren verhindern die Übertragung von HF-Signalen über die Gleichstromschaltsignalwege. Kondensatoren längs der HF-Signalwege verhindern, daß sich die Gleichstromschaltsignale gegenseitig stören.
Die japanische Patentveröffentlichung Nr. 62-209911 offenbart eine einstellbare Phasenschiebeschaltung mit mehreren in Serie geschalteten Stufen mit jeweils zwei Phasenschiebeelementen, die alternativ in die Schaltung geschaltet werden können. Die Durchgangsdämpfung durch die Phasenschiebeelemente wird dadurch kompensiert, daß die Eingangs- und Ausgangsimpedanzen angepaßt werden und die in Serie geschaltete Kette von Stufen mit Verstärkerschaltungen verbunden wird.

[Aufgabe der Erfindung]

Es besteht daher im allgemeinen Bedarf an einem flexibleren Entwurfansatz für diskrete Inkrementsignal-Verarbeitungssysteme und insbesondere an einem Phasenschiebenetz mit reduzierter Einfügungsdämpfung gegenüber demjenigen, das derzeit verfügbar ist und ausschließlich Binärzustand-Netze verwendet (Schaltleitungsnetze und/oder Lastleitungsnetze).

ZUSAMMENFASSUNG DER ERFINDUNG

Gemäß der vorliegenden Erfindung wird ein diskretes Inkrementsignal-Verarbeitungssystem geschaffen, das ein Eingangs- HF-Signal verarbeitet, indem es diskrete inkrementelle Veränderungen eines ausgewählten Attributs des HF-Signals bewirkt, um ein zugehöriges Ausgangs-HF-Signal mit entsprechenden Attributzuständen zu erzeugen, wobei das System enthält:
wenigstens ein parallel geschaltetes Verarbeitungsnetz mit mehr als einem diskreten Verarbeitungszustand, die entsprechende HF-Signalattributzustände definieren und für den Empfang des Eingangs-HF-Signals angeschlossen sind;
eine diskrete Inkrementzweigschaltung für jeden diskreten Verarbeitungszustand des Netzes, die selektiv durch ein Gleichstromzustand-Steuersignal aktiviert wird, um eine diskrete inkrementelle Anderung eines Attributs des Eingangs- HF-Signals zu bewirken, damit ein entsprechender Attributzustand im Ausgangs-HF-Signal erzeugt wird;
zwei Dioden für jede diskrete Inkrementzweigschaltung, die jeweils in Serie im Signalweg am Eingang und am Ausgang der jeweiligen diskreten Inkrementzweigschaltung liegen und abhängig vom Gleichstromzustand-Steuersignal selektiv die Schaltung aktivieren, um die inkrementelle Signalattributänderung zu bewirken; und
ein Zustandsteuernetz zur Lieferung der Gleichstromzustand-Steuersignale für die Aktivierung einer ausgewählten diskreten Inkrementzweigschaltung eines parallel geschalteten Netzes durch Vorspannen ihrer jeweiligen Dioden in Durchlaßrichtung und zum Deaktivieren jeder anderen Zweigschaltung durch Vorspannen ihrer jeweiligen Dioden in Sperrichtung; dadurch gekennzeichnet, daß
das ausgewählte Attribut des HF-Signals dessen Phase ist, wobei das parallel geschaltete Verarbeitungsnetz wenigstens drei diskrete Verarbeitungszustände und eine entsprechende Anzahl diskreter Inkrementzweigschaltungen aufweist, die Dioden direkt an die zugehörige diskrete Inkrementzweigschaltung angeschlossen sind, die Gleichstromzustands-Steuersignale über Entkopplungsschaltungen durch die diskreten Inkrementzweigschaltungen an die Dioden angelegt werden und so beschaffen sind, daß nur eine Zweigschaltung eines Parallelverarbeitungsnetzes zu einem Zeitpunkt aktiviert ist, und eine Spannungsverschiebungsschaltung zur Erzielung einer Pegelverschiebung zum Entkoppeln der Dioden in deaktivierten diskreten Inkrementzweigschaltungen von einer Spannungswelligkeit am Zustandssteuernetz vorgesehen ist, so daß die deaktivierten Inkrementzweigschaltungen nicht als Reaktion auf die Spannungswelligkeit aktiviert werden.
Die vorliegende Erfindung steigert die Entwurfsflexibilität für diskrete Inkrementsignal-Verarbeitungssysteme, wie z. B. inkrementelle Phasenschieber und Dämpfungsglieder, die diskrete inkrementelle Veränderungen eines bestimmten Signalattributs eines Eingangssignals (wie z. B. der Phase, der Amplitude oder der Verzögerungszeit) bewirken, indem sie parallel verzweigte, N-Zustand-Signalverarbeitungsnetze verwenden, wobei die Entwurfsoptimierung erreicht wird durch Implementieren eines Systems mit einer ausgewählten Anzahl parallel verzweigter Verarbeitungsnetze, die jeweils mit einer ausgewählten Anzahl inkrementeller Signalattributzustände versehen sind (ohne daß diese auf Binärzustand-Netze beschränkt sind).
Gemäß einem Aspekt verarbeitet das diskrete Inkrementsignal- Verarbeitungssystem dieser Erfindung ein Eingangssignal, um eine ausgewählte inkrementelle Signalattributänderung zu bewirken und einen entsprechenden Ausgangssignal-Attributzustand zu erreichen. Das System enthält wenigstens ein parallel verzweigtes Signalverarbeitungsnetz mit wenigstens drei inkrementellen Signalattributzuständen, die jeweils mittels einer diskreten Inkrementzweigschaltung implementiert werden. Jede diskrete Inkrementzweigschaltung kann selektiv aktiviert werden, um eine entsprechende inkrementelle Signalattributänderung im Eingangssignal zu bewirken, wodurch der zugehörige Ausgangssignalattributzustand erreicht wird.
Ein System enthält typischerweise mehrere parallel verzweigte Verarbeitungsnetze. Eine ausgewählte Zweigschaltung jedes Verarbeitungsnetzes wird aktiviert, um eine kombinierte inkrementelle Signalattributänderung zu bewirken, so daß ein kombinierter Ausgangssignalattributzustand erzeugt wird.
Hinsichtlich seiner spezielleren Aspekte kann das diskrete Inkrementsignal-Verarbeitungssystem verwendet werden, um ein Phasenschiebesystem zu implementieren. Für die Phasenschiebe anwendung enthält das System mehrere parallel verzweigte Phasenschiebenetze, die jeweils drei oder mehr Phaseninkrementzweigschaltungen enthalten (d. h. Netze dritter oder höherer Ordnung) - wobei für die im System enthaltenen Binärzustand-Phasenschiebenetze Phaseninkrement-Lastleitungsschaltungen (statt verzweigter Schaltungen) empfohlen werden, um die Einfügungsdämpfung zu reduzieren. Die kaskadierten Netze erzeugen eine vorgegebene Anzahl von Phasenschiebeinkrementen (Phasenzuständen).
Für eine bevorzugte Ausführungsform enthält jede Phaseninkrementzweigschaltung ein PIN-Dioden-Steuerelement an jedem Ende eines Übertragungsleitungssegments, das von resistiven und reaktiven Komponenten gebildet wird, die so konfiguriert sind, daß sie ein vorgegebenes Phasenschiebeinkrement erzeugen. Eine Steuerschaltung aktiviert selektiv die Zweigschaltung durch Vorspannen der PIN-Dioden in Vorwärtsrichtung wodurch das Eingangs-HF-Signal in das Übertragungsleitungssegment eingekoppelt wird, um die gewünschte inkrementelle Phasenverschiebung zu bewirken.
Die Konfiguration des Phasenschiebesystems wird bestimmt durch verschiedene Entwurfsbetrachtungen, die das Erreichen einer speziellen Phasenauflösung (d. h. maximaler Phasenfehler) bei Minimierung der Einfügungsdämpfung, die Einfügungs dämpfungsschwankungen und das Steuern der VSWR umfassen. Eine erhebliche Reduktion der Einfügungsdämpfung wird erreicht durch Verwendung von Phasenschiebenetzen mit drei oder mehr parallelen Phaseninkrementzuständen anstelle einer notwendigen größeren Anzahl von Binärzustand-Netzen, wodurch die Anzahl der kaskadierten Phasenschiebenetze reduziert wird. Typischerweise werden Phasenschiebenetze mit drei oder mehr Zuständen mit Schaltleitungs-Phaseninkrementzweigschaltungen implementiert, während Binärzustand-Netze mit Lastleitungs- Schaltungen implementiert werden.
In einer beispielhaften Ausführungsform wird ein 32-Zustand- Phasenschiebesystem (32 volle Phasenschiebeinkremente) unter Verwendung dreier kaskadierter Phasenschiebenetze implementiert - zwei Quartärzustand-(Quit)-Netze und ein Binärzustand-(Bit)-Netz. Ein höchstwertiges Quit enthält vier Schaltleitungs-Phaseninkrementzweigschaltungen, die vier Phasenschiebeinkremente erzeugen: Referenz, +90º, -180º und -90º. Ein niedrigstwertiges Quit enthält ebenfalls vier Schaltleitungs-Phaseninkrementzweigschaltungen, die vier zusätzliche Phasenschiebeinkremente erzeugen: Referenz, -22,5º, -45º und 67,5º. Ein niedrigstwertiges Bit ist eine Phaseninkrement-Lastleitungsschaltung, die das abschließende Phasenschiebeinkrement von 11,25º erzeugt.
Die technischen Vorteile des diskreten Inkrementsignal-Verarbeitungssystems und des Verfahrens dieser Erfindung sind folgende. Unter Verwendung parallel verzweigter N-Zustand- Inkrementsignalverarbeitungsnetze wird eine zusätzliche Flexibilität beim Entwurf verbesserter diskreter Inkrementsignal-Verarbeitungssysteme geschaffen. Der Systementwurf ist nicht auf die Verwendung kaskadierter Binärzustand-Netze beschränkt. Der parallel verzweigte N-Zustand-Entwurfsansatz ist allgemein auf diskrete Inkrementsystene anwendbar, die Phasenschieber und Dämpfungsglieder enthalten. Die Einfügungsdämpfung (Signalleistungsdämpfung) kann minimiert werden durch Reduzieren der Anzahl kaskadierter Netze, die ansonsten von einem Nur-Binärzustand-System benötigt würden, wodurch die Systemkomplexität verringert wird. Zum Beispiel können Phasenschiebesysteme unter Verwendung von Phasenschiebenetzen mit drei oder mehr Phaseninkrementzuständen (Zweigen) entworfen werden, was ermöglicht, daß der Systementwurf eine ge- ringe Einfügungsdämpfung und eine gute VSWR-Leistung sowie eine reduzierte Komplexität erreicht.

KURZBESCHREIBUNG DER ZEICHNUNGHEN

Für ein vollständigeres Verständnis der vorliegenden Erfindung und deren weiterer Vorteile wird auf die folgende genaue Beschreibung in Verbindung mit den beigefügten Zeichnungen Bezug genommen, in welchen:
Fig. 1 drei Zeigerdiagramme für jeweils binäre, tertiäre und quartäre Zustandssysteme zeigt; und
Fig. 2 ein schematisches Schaltbild eines 32-Phasenzustand- Bit-PIN-Dioden-Phasenschiebesystems ist, das gemäß dieser Erfindung als ein 2-Quit-1-Bit-Phasenschiebesystem mit zwei parallel verzweigten Quit-Phasenschiebenetzen und einem Bit- Phasenschiebenetz konfiguriert ist.
Fig. 3 ist ein schematisches Schaltbild einer beispielhaften Dämpfungsgliedzweigschaltung für die Verwendung in diskreten Inkrementdämpfungsgliednetzen.

[Beispiele]

GENAUE BESCHREIBUNG

Die genaue Beschreibung des parallel verzweigten N-Zustand- Verfahrens dieser Erfindung zum Entwerfen diskreter Inkrementsignal-Verarbeitungssysteme steht in Verbindung mit einer beispielhaften Phasenschiebesysten-Ausführungsform. Eine alternative beispielhafte Ausführungsform eines Dämpfungsgliedsystems wird ebenfalls beschrieben. Dieses parallel verzweigte N-Zustand-Entwurfsverfahren kann allgemein für das Entwerfen diskreter Inkrementsignal-Verarbeitungssysteme angewendet werden, die von Fachleuten entsprechend dieser genauen Beschreibung leicht implementiert werden können, um die Vorteile dieser Erfindung zu nutzen.
Die genaue Beschreibung des parallel verzweigten N-Zustand- Entwurfsverfahrens für diskrete Inkrementsignal-Verarbeitungssysteme und der beispielhaften diskreten Inkrementphasenschiebe- und Dämpfungselementsysteme ist wie folgt organisiert:
1. Parallel verzweigter N-Zustand-Entwurf
2. Phasenschiebesystem
3. Dämpfungsgliedsystem
4. Schlußfolgerung

1. PARALLEL VERZWEIGTER N-ZUSTAND-ENTWURF.

Das parallel verzweigte N-Zustand-Verfahren dieser Erfindung zum Entwerfen diskreter Inkrementsignal-Verarbeitungssysteme verwendet kaskadierte, parallel verzweigte, inkrementelle Verarbeitungsnetze mit jeweils N-Zuständen, statt auf Binärzustand- Netze beschränkt zu sein.
Herkömmliche parallel verzweigte Binärzustand-Netze sind eine logische Teilmenge der verallgemeinerten parallel verzweigten N-Zustand-Technik dieser Erfindung. Das Binärzustand-Netz umfaßt zwei Zustände (n = 2) und wird gewöhnlich als Bit (binäre Zeichen) bezeichnet.
Das verallgemeinerte parallel verzweigte N-Zustand-Entwurfsverfahren wird mit Bezug auf Fig. 1 und in Verbindung mit beispielhaften diskreten Inkrementphasenschiebesystemen beschrieben.
Die gesamte Polarebene ist in 360º oder 2π Bogenmaß unterteilt. Ein allgemeines N-Zustand-Phasenschiebeelement teilt einen gegebenen Zeiger Ψi in ni gleiche Inkremente. Die Anzahl der gleichen Inkremente ni wird als "Grad" des Phasenschiebeelements bezeichnet. Das Zeigerinkrement (oder Phasenschiebeinkrement) des Phasenschiebeelements φi ist einfach der Zeiger Ψi dividiert durch den Grad des Phasenschiebeelements ni, so daß gilt
φi = Ψi/ni (1)
Die Zeigerinkremente für die Phasenschiebeelemente mit den Graden n = 2, n = 3 und n = 4 sind in Fig. 2 gezeigt.
Für ein parallel verzweigtes N-Zustand-Phasenschiebesystem sind mehrere Phasenschiebenetze mit jeweils einem ausgewählten Grad und Zeigerinkrement kaskadiert, um kleinere Gesamtphaseninkremente zu erreichen, während die Komplexität des gesamten Phasenschiebers minimiert wird. Für ein solches allgemeines kaskadiertes N-Zustand-Phasenschiebenetz wird die Beziehung zwischen dem Zeiger Ψ und dem Zeigerinkrenent φ beschrieben durch
Ψi = φi-1 (2)
wobei φ&sub1; dem höchstwertigen Zeigerinkrement, typischerweise Ψi = 360º, entspricht.
Ein herkömmliches Binärzustand-Beispiel hierfür ist ein 3- Element-Binär-(3-Bit)-Phasenschieber, bei dem ein 0º/180º- Element mit einem 0º/90º-Element und einem 0º/45º-Element kaskadiert ist, um ein Gesamtzeigerinkrement φT von 45º zu erreichen (d. h. acht Phasenschiebeinkremente von jeweils 45º). Das 0º/180º-Element wird als höchstwertiges Phasenbit mit Ψ&sub1; = 360º und φ&sub1; = 180º bezeichnet. In ähnlicher Weise ist das 0º/90º-Element das zweithöchstwertige Phasenbit mit Ψ&sub2; = 180º und φ&sub2; = 90º, während das 0º/45º-Element das niedrigstwertige Phasenbit mit Ψ&sub3; = 90º und φ&sub3; = 45º ist.
In einem Phasenschiebesystem, das kaskadierte Phasenschiebenetze ähnlichen Grades verwendet, wird die Gesamtanzahl NT der Phasenzustände oder Phasenschiebeinkremente im gesamten Phasenschieber beschrieben durch die Beziehung
NT = nm (3)
wobei "m" die Anzahl der Phasenschiebenetze ähnlichen Grades im Phasenschieber ist. Im vorangegangenen Beispiel des 3-Bit- Phasenschiebers ist n = 2 und m = 3, so daß gilt
NT = 2³ = 8 (4)
Für das verallgemeinerte Phasenschiebesystem mit kaskadierten Elementen gemischten Grades beschreibt die Beziehung (3) die Gesamtanzahl der Phasenzustände oder Phasenschiebeinkremente ausgedrückt durch die Anzahl und den Grad der beteiligten Phasenschiebenetze und wird zu
wobei ni ein Phasenschiebenetz des Grades "i" und mi die Gesamtzahl der Phasenschiebenetze des Grades "i" ist. Unter Verwendung der Beziehungen (1) und (5) ergibt sich das Gesamtzeigerinkrement oder die Zeigerauflösung einer kaskadierten Phasenschiebeschaltung mit Elementen gemischten Grades zu
Phasenschiebesystem-Anwendungen enthalten immer die Spezifikation eines maximalen Zeigerfehlers. Dieser maximale Zeigerfehler wird in eine minimale Phasenauflösungsanforderung φMinimum übersetzt um die Abbildungs-, Nullabgleichs- und Nebenkeulenziele der Anwendung zu erfüllen. Dieses Phasenauflösungskriterium kann ferner durch die folgende Ungleichung ausgedrückt werden:
φT ≤ φMinimum (8)
Einsetzen von (8) in (7) ergibt Minimum
Entsprechend dem N-Zustand-Entwurfsverfahren dieser Erfindung können unterschiedliche Kombinationen parallel verzweigter Phasenschiebenetze gemischten Grades verwendet werden, um dasselbe Gesamtzeigerinkrement oder dieselbe Zeigerauflösung zu erreichen. Die Anzahl möglicher Kombinationen nimmt mit kleiner werdender erforderlicher Zeigerauflösung beträchtlich zu.
Ein Konfigurationsentwurfsbeispiel erläutert die vorangegangenen Beziehungen und das parallel verzweigte N-Zustand- Entwurfsverfahren dieser Erfindung. In diesem Beispiel ist eine minimale Zeigerauflösung von 7,5º spezifiziert. Dieser Wert in (9) eingesetzt ergibt:
Es werden drei mögliche Konfigurationen verglichen, die als Phasenschiebeschaltungen A, B und C bezeichnet werden. Für die Schaltung A verwendet ein herkömmlicher Lösungsansatz nur Binärzustand-Phasenschiebenetze (n = 2). Für die Schaltung B verwendet eine Konfiguration gemischten Grades sowohl binäre (n = 2) als auch quartäre (n = 4) Phasenschiebenetze. Schließlich verwendet der Phasenschieber für die Schaltung C binäre (n = 2), tertiäre (n = 3) und quartäre (n = 4) Phasenschiebenetze. Tertiär-Zustand-Netze werden als Terits bezeichnet, während Quartär-Zustand-Netze als Quits bezeichnet werden.
Für die Schaltung A reduziert sich die Beziehung (10) zu
(2)m2 (3)&sup0; (4)&sup0; (5)&sup0; (6)&sup0; (7)&sup0; ... ≥ 48 (11) oder
(2)m2 ≥ 48 (12)
Auflösen von (12) nach m&sub2;, der Anzahl der Binärzustand-Phasenschiebenetze (oder Bits), ergibt
m2 ≥ log48/log2 (13)
oder
m&sub2; ≥ 5,585 (14)
(Die Anzahl der Phasenschiebenetze)
Da n eine ganze Zahl sein muß, gilt
m&sub2; = 6 (15)
Somit muß die Schaltung A ein 6-Bit-Phasenschieber sein, um die gewünschte Phasenauflösung zu erreichen. Übrigens ergeben sich durch Einsetzen der geeigneten Werte in (5) und (6) die genauen Werte für NT und φT zu NT = 64 und φT= 5,625º.
Die Minimierung der Gesamtzahl der Phasenschiebenetze Σmi in einen Phasenschiebesystem unter Verwendung von Phasenschiebenetzen gemischten Grades nutzt Routine-Entwurfskompromisse zwischen der Einfügungsdämpfung und der Auswahl der Phasenschiebenetze.
Für die Schaltung B reduziert sich die Beziehung (10) zu
(2)m2 (3)&sup0; (4)m4 (5)&sup0; (6)&sup0; (7)&sup0; ... ≥ 48 (16)
oder
(2)m&sub2; (4)m4 ≥ 48 (17)
Hierbei ist M&sub2; ein Binärzustand-Phasenschiebenetz (Bit), während M&sub4; ein Quartär-Zustand-Netz (Quit) ist. Eine logarithmische Bearbeitung ergibt
m² + 2M&sub4; ≥ log48/log2
oder
m&sub2; + 2m&sub4; ≥ 5,585 (19)
Die Minimierung der Gesamtzahl der Phasenschiebenetze Σmi im gesamten Phasenschiebesystem kann erreicht werden durch Auswählen von entweder (a) m&sub2; = 1 und m&sub4; = 3 (1-Bit, 3-Quit) oder (b) m&sub2; = 2 und m&sub4; = 2 (2-Bit, 2-Quit). Da binäre Lastleitungs-Phasenschiebenetze eine geringere Dämpfung aufweisen als binäre Schaltleitungsnetze bietet von den zwei Wahlmöglichkeiten für die Schaltung B ein Phasenschiebesystem, das zwei binäre (Lastleitungs)-Netze und zwei quartäre (Schaltleitungs)-Netze verwendet, die geringsten Einfügungsdämpfung.
Der Phasenschieber der Schaltung B wird als 2-Bit-2-Quit- Phasenschieber bezeichnet. Übrigens ergeben sich durch Einsetzen der geeigneten Werte in (5) und (6) die genauen Werte für NT und φT zu NT = 64 und φT = 5,625º.
In der Schaltung C reduziert sich die Beziehung (10) zu
(2)m2 (3)m3 (4)m4 (5)&sup0; (6)&sup0; (7)&sup0; .... ≥ 48 (20)
oder
(3)m3 (3)m3 (4)m4 ≥ 48 (21)
Hierbei ist M&sub2; ein Bit, M&sub3; ein Terit und M&sub4; ein Quit. Eine logarithmische Bearbeitung ergibt
Die Minimierung der Gesamtzahl der Phasenschiebenetze Σmi wird erreicht durch Auswählen von entweder (a) m&sub2; = 1, m&sub3; = 1 und m&sub4; 2, (b) m&sub2; = 1, m&sub3; = 2 und m&sub4; = 1 oder (c) m&sub2; = 2, m&sub3; = 1 und m&sub4; = 1. Unter Verwendung eines Lösungsansatzes, der demjenigen für die Schaltung B ähnlich ist, ergibt eine Phasenschiebeschaltung, die zwei binäre (Lastleitungs)-Elemente, ein einzelnes tertiäres (Schaltleitungs)-Element und ein einzelnes quartäres (Schaltleitungs)-Elenent verwendet, die kleinste Einfügungsdämpfung. Dieser Phasenschieber wird als 2-Bit-1-Terit-1-Quit-Phasenschieber bezeichnet.
In den Schaltungen A und B ergeben sich die genauen Werte für NT und φT zu NT = 64 und φT = 5,625º. Nach Einsetzen der geeigneten Werte in (5) und (6) für die Schaltung C betragen die genauen Werte NT = 48 und φT = 7,5º Somit wird die minimale Anzahl von Zuständen für die gewünschte Zeigerauflösung in der Schaltung C erhalten. Als Folge hiervon ist die Komplexität der Schaltung C etwas geringer als die Komplexitäten der Schaltungen A und B.
Ein wohlbekanntes Problem, das allen diskreten Zustandsphasenschiebern eigen ist, sind die erhöhte Einfügungsdämpfung und die Phasenfehler aufgrund der unerwünschten VSWR-Wechselwirkungen (VSWR = Stehwellen-Spannungsverhältnis) zwischen den beteiligten Phasenschiebenetzen. Die Minimierung der Anzahl kaskadierter Phasenschiebenetze minimiert auch die Dämpfung und die Phasenfehler, die diesen unerwünschten VSWR- Wechselwirkungen zwischen den beteiligten Netzen zugeordnet sind. Beide Schaltungen B und C in diesem Beispiel besitzen insgesamt vier Phasenschiebenetze, während die Schaltung A, der herkömmliche vollständige Binärzustand-Lösungsansatz, sechs Phasenschiebenetze besitzt. Dementsprechend sind die Einfügungsdämpfungen, die von den VSWR-Wechselwirkungen hervorgerufen werden, in den Schaltungen B und C minimiert.
Außerdem verbrauchen einige Steuerelemente eine beträchtliche Gleichstromleistung, wenn sie im Ein-Zustand (oder aktiven Zustand) vorgespannt sind (z. B. PIN-Dioden). Wenn diese Vorrichtungen verwendet werden, minimiert folglich die Minimierung der Gesamtzahl der Phasenschiebenetze auch die verbrauchte Gleichstromleistung. Somit verbrauchen beide Schaltungen B und C weniger Gleichstromleistung als die Schaltung A, wenn leistungsverbrauchende Steuerelemente (wie z. B. PIN- Dioden) verwendet werden.
Bei den meisten parallel verzweigten Schaltleitungs-Phasenschiebenetzen ist in jeder Zweigschaltung des Netzes ein Minimum von zwei Steuerelementen erforderlich. Folglich sollte die Gesamtzahl der kaskadierten Zweigschaltungen in einem Phasenschiebesystem (d. h. aller Netze) minimiert werden. Die Reduktion der Gesamtzahl der Phasenschiebenetze führt wiederum zu einer reduzierten Einfügungsdämpfung.
Eine zusätzliche Verbesserung der Phasenschiebeleistung, die mit dem parallel verzweigten N-Zustand-Entwurfsverfahren dieser Erfindung erreicht werden kann, ist die Vermeidung unerwünschter Resonanzen. In herkömmlichen Binärzustand- Phasenschiebesystemen sind 180º-Bits und 90º-Bits erforder lich. Innerhalb dieser Strukturen können unerwünschte Resonanzen auftreten. Diese unerwünschten Resonanzen können vermieden werden, indem als höchstwertiges Phasenschiebeelement ein Terit verwendet wird, das Phasenzustände von 0º, 120º und 240º erzeugt, die die unerwünschten λ/2-Resonanzen und λ-Resonanzen eliminieren können.
Für das in Abschnitt 2 beschriebene beispielhafte 32-Phasenzustand-Phasenschiebesystem zeigt ein Vergleich der Einfügungsdämpfungsleistung, daß ein herkömmlicher 5-Bit-Phasenschieber eine Gesamteinfügungsdämpfung von 4 dB erreichen kann, während ein 2-Quit-1-Bit-Phasenschieber unter Verwendung identischer Steuerelemente eine Gesamteinfügungsdämpfung von 2 dB erreichen kann.
Eine Beschränkung für die Brauchbarkeit parallel verzweigter N-Zustand-Phasenschiebenetze ist die kapazitive Eingangs- und Ausgangsbelastung durch die parallele Kombination aller inaktiven (Aus-Zustand) Zweigschaltungen (d. h. Steuerelemente) eines Netzes. Sobald die wirksame kapazitive Last der Steuerelemente signifikant wird, ergibt eine weitere Paralle lisierung keine Verbesserung der Leistungsfähigkeit. In den meisten Schmalbandanwendungen und in einigen Breitbandanwendungen kann diese Grenze erweitert werden, indem verteilte Techniken verwendet werden, um den kapazitiven Belastungseffekt effektiv zu beseitigen.

2.0. Phasenschiebesystem.

Als eine beispielhafte Ausführungsform eines diskreten Inkrementsignal-Verarbeitungssystems, das unter Verwendung des parallel verzweigten N-Zustand- Entwurfsverfahrens dieser Erfindung entworfen worden ist, ist in Fig. 2 ein 2-Quit-1-Bit-Phasenschiebesystem gezeigt. Das beispielhafte Phasenschiebesystem ist ein 32-Zustand-Phasenschieber, der PIN-Dioden als Steuerelemente verwendet.
Für die beispielhafte Ausführungsform eines 32-Zustand-Phasenschiebesystems, die 2-Quit- und 1-Bit-Phasenschiebenetze verwendet, wird die Gleichung (5) zu:
Somit erzeugt das beispielhafte Phasenschiebesystem 32 Phasenzustände unter Verwendung von insgesamt drei Phasenschiebenetzen. Im Vergleich wird die Gesamtzahl der Phasenschiebenetze, die für eine herkömmliche Binärzustand-Netzimplementierung eines 32-Zustand-Phasenschiebesystems erforderlich ist, durch Auflösen der Gleichung (3) nach m erhalten:
m = logNT/logn = log32/log2 = 5
für eine Gesamtzahl von fünf Phasenschiebenetzen.
Ein Phasenschieber mit 32 Phasenzuständen unterteilt das höchstwertige Zeigerinkrement von 360º in 32 gleiche Phasenzustände oder Inkremente von 11,25º. Für den 2-Quit-1-Bit- Phasenschieber erzeugt das höchstwertige Quit vier Phasenschiebeinkremente: Referenz, +90º, -180º und -90º. Das niedrigstwertige Quit erzeugt vier zusätzliche Phasenschiebeinkremente für jedes Phasenschiebeinkrement des höchstwertigen Quits (d. h. für den 90º-Zeiger) : Referenz, -22,5º, -45' und -67,50. Schließlich erzeugt das niedrigstwertige Bit die letzten zwei Phasenzustände oder Inkremente durch wahlweises Erzeugen einer Phasenverschiebung von 11,25º.
Wie in Fig. 2 gezeigt, enthält das beispielhafte 2-Quit-1- Bit-Phasenschiebesystem drei kaskadierte Phasenschiebenetze -ein höchstwertiges Quit 10, ein niedrigstwertiges Quit 20 und ein niedrigstwertiges Bit 30. Die Quits 10 und 20 sind parallel verzweigte Schaltleitungs-Quartärzustand-Phasenschiebeelemente. Das Bit 30 ist ein Lastleitungs-Binärzustand-Phasenschiebeelement, das eine pi-Netz-Konfiguration verwendet. Wie in Abschnitt 1 beschrieben, verursacht bei Binärzustand- Phasenschiebenetzen das Lastleitungsnetz eine geringere Einfügungsdämpfung als ein Schaltleitungsnetz.
Die genaue Schaltungsimplementierung für die höchstwertigen und niedrigstwertigen Quits und für das niedrigstwertige Bit ist eine Entwurfswahlmöglichkeit. Die beispielhafte Ausführungsform implementiert die 32 Phasenschiebeinkremente unter Verwendung von acht parallel verzweigten Übertragungsleitungswegen und einem Dualzustand-Lastleitungsweg in drei Phasenschiebenetzen - zwei Quits bzw. ein Bit. Die Übertragungsleitungssegmente werden von Mikrostreifen-Übertragungskomponenten und, für größere Phasenunterschiede im höchstwertigen Quit 10, von Serien-(Hochpaß) und Parallelabstimmkondensatoren gebildet. Die genaue Spezifikation für diese Elemente ist eine Routinesache der Entwurfsauswahl und muß nicht genauer beschrieben werden. Die Übertragungsleitungskomponenten werden von Abschnitten der Übertragungsleitung gebildet, die für eine charakteristische Weglänge und Impedanz ausgewählt worden sind. Zwei benachbarte Übertragungsleitungskomponenten mit unterschiedlichen charakteristischen Impedanzen werden manchmal verwendet, um eine bestimmte Impedanztransformation zu erreichen. Für große differentielle Phasenverschiebungen, die von den Zweigen des Quit 10 erzeugt werden, werden die Abstimmkondensatoren (sowohl parallel als auch in Serie) so ausgewählt, daß sie eine geeignete Reaktanz erzeugen. Es können entweder monolithische Implementierungen oder Hybrid-Implementierungen verwendet werden.
Die Implementierung der Quit-Phasenschiebenetze mit parallel verzweigten Schaltleitungs-Phaseninkrementzweigschaltungen und des Bit-Phasenschiebenetzes mit einer Lastleitungs-Phaseninkrementzweigschaltung ist ebenfalls eine Entwurfsmöglichkeit. Die Quits können mit parallelen Lastleistungen, und das Bit mit einer Schaltleitung implementiert werden. Die im Abschnitt 1 angedeuteten Einfügungsdämpfungsbetrachtungen schaffen die Entwurfsmethode zum Auswählen einer geeigneten Implementierung für ein Phasenschiebesystem unter Verwendung von N-Zustand-Phasenschtebenetzen gemäß dieser Erfindung.
In einem beliebigen Phasenschiebesystementwurf sind die signifikanten Entwurfskriterien die Phasenauflösung oder der Fehler zusammen mit den Spezifikationen für VSWR, Einfügungsdämpfung und Einfügungsdämpfungsschwankung. Im allgemeinen versucht ein Phasenschiebesystementwurf, die Gesamteinfügungsdämpfung des Phasenschiebers, die Einfügungsdämpfung zwischen den Phasenschiebenetzen und die Schwankungen der Einfügungsdämpfung zwischen den Phaseninkrementzweigschaltungen zu minimieren. Außerdem sollen die VSWR-Wechselwirkungen minimiert werden.
Wie in Fig. 2 gezeigt, ist jedes Phasenschiebeelement mittels einer entsprechenden Gleichspannungs-Offset-Schaltung 12, 22 und 32 fortgesetzt. Jede Gleichspannungs-Offset-Schaltung enthält eine Viertelwelle-Übertragungsleitungskomponente (14, 24, 34) in Serie mit einer Gleichspannungs-Offset-Diode (15, 25, 35) und einem HF-Kurzschlußkondensator (16, 26, 36). Die Viertelwellen-Komponente erzeugt eine effektiv offene Schaltung am Übertragungsweg. Die Spannungs-Offset-Diode erzeugt eine Pegelverschiebung, die die Steuerelemente in den inaktiven Phaseninkrementzweigschaltungen jedes Phasenschiebenetzes von der Steuerspannungswelligkeit effektiv isoliert, die ansonsten eine (teilweise/vollständige) Anderung des Zustands bewirken könnte. Der HF-Kurzschlußkondensator bewirkt einen HF-Kurzschluß für die Gleichspannungs-Offset-Diode, der die VSWR-Wechselwirkungen reduziert.
Im Betrieb ist die Gleichspannungs-Offset-Diode (15, 25, 35) in jeder Gleichspannungs-Offset-Schaltung immer in Vorwärtsrichtung vorgespannt, da eine Phaseninkrementzweigschaltung immer aktiv ist. Der Vorwärtsvorspannungsabfall (typischerweise 1,5 V) erscheint als Gleichspannungs-Offset von -1,5 V an den externen Anschlüssen des Netzes (d. h. an den Quits 10 und 20 und an Bit 30 sowie an den Ausgängen der Quits 10 und 20). Für diese Steuerelemente, die nicht vorge spannt sind (0 Volt an deren entsprechender Steuerleitung) kann somit eine Welligkeit von 1,5 Volt auf der Steuerleitung toleriert werden, ohne das Steuerelement unbeabsichtigt in Vorwärtsrichtung vorzuspannen
Das höchstwertige Quit ist ein parallel verzweigtes Schaltleitungs-Quartärzustand-Phasenschiebenetz, das die vier höchstwertigen Phasenzustände erzeugt: Referenz, +90º, -180º und -90º (d. h. es unterteilt den höchstwertigen 360º-Zeiger in vier gleiche Phaseninkremente). Jede Phaseninkrementzweigschaltung enthält ein Steuerelement an jedem Ende eines Übertragungsleitungssegments sowie eine zugehörige Steuerleitungsvorspannungsschaltung für die Steuerelemente. Das von einem Übertragungsleitungssegment bewirkte Phasenschiebeinkrement wird bestimmt durch verteilte Übertragungsleitungskomponenten sowie durch Parallel- und Serien-(Hochpaß)-Kapazitätskomponenten.
Die Zweigschaltung 100 ist der Referenzphasen-Zustandszweig für das höchstwertige Quit 10. Sie enthält PIN-Dioden-Steuerelemente D1A und D1B an jedem Ende des Übertragungsleitungssegments TL1. Die Übertragungsleitung TL1 wird von einer Serie von Übertragungsleitungskomponenten 112 und einer Serie von Abstimmkondensatoren 114 auf dem HF-Weg gemeinsam mit zwei Parallelkondensatoren 116 gebildet.
Die PIN-Dioden D1A und D1B sind mittels einer über eine Steuerschaltung 120 gekoppelten Steuerleitung CL1A und mittels einer über entsprechende Paralleldioden-Steuerschaltungen 130 und 140 mit der Übertragungsleitung TL1 gekoppelten Steuerschaltung CL1B vorgespannt Die Paralleldioden-Steuerschaltungen 130 und 140 werden in diesem Referenzzweig (und dem -180º-Phasenschiebezweig) verwendet, um eine zusätzliche Aus-Zustand-(Deaktiviert)-Isolierung zu erzeugen und die Einfügungsdämpfung und die VSWR-Wechselwirkungen für diese Schaltungsimplementierung zu minimieren.
Die Steuerleitung CL1A ist über entsprechende Viertelwellen- Übertragungsleitungskomponenten mit der Übertragungsleitung TL1 an jeder Seite des Hochpaßkondensators 114 (der die Vorspannungsgleichspannungen nicht weiterleitet) verbunden, wobei von den entsprechenden Kondensatoren 124 und 125 ein HF-Kurzschluß erzeugt wird. Die Steuerleitung CL1B ist über entsprechende Paralleldioden 132 und 142 mit jedem Ende der Übertragungsleitung TL1 verbunden, wobei ein HF-Kurzschluß von den entsprechenden Kondensatoren 134 und 144 erzeugt wird.
Die Zweigschaltung 200, die den +90º-Phasenschiebezustand erzeugt, enthält die PIN-Dioden D2A und D2B an jedem Ende der Übertragungsleitung TL2. Die Übertragungsleitung TL2 wird von Serienübertragungsleitungskomponenten 212 und dualen Serienkondensatoren 214 und 215 zusammen mit einem Parallelübertragungsleitungselement 216 gebildet.
Die PIN-Dioden werden mittels einer über eine Dualweg-Steuerschaltung 220 gekoppelte einzelne Steuerleitung CL2 vorgespannt. Die Steuerleitung CL2 ist über entsprechende Viertelwellen-Übertragungsleitungskomponenten 222 und 223 mit der Übertragungsleitung TL2 an jeder Seite der Serienkondensatoren 214 und 215 verbunden, wobei von den Kondensatoren 224 und 225 ein HF-Kurzschluß erzeugt wird.
Die Zweigschaltung 300, die den -180º-Phasenzustand erzeugt, enthält die PIN-Dioden D3A und D3B an jedem Ende einer Übertragungsleitung TL3. Die Übertragungsleitung TL3 wird von Serienübertragungsleitungskomponenten 312 zusammen mit den Parallelkondensatoren 314 gebildet. Die PIN-Dioden D3A und D3B des Zweiges 300 werden mittels einer über eine Steuerschaltung 320 gekoppelten Steuerleitung CL3A und einer über duale Dioden-Parallelsteuerschaltungen 330 und 340 gekoppelte Steuerleitung CL3B vorgespannt Die Steuerleitung CL3A ist über ein Viertelwellen-Übertragungsleitungselement 322 mit der Übertragungsleitung TL3 verbunden, wobei über einen Kondensator 324 ein HF-Kurzschluß erzeugt wird. Die Steuerleitung CL3B ist über entsprechende Paralleldioden 332 und 342 mit der Übertragungsleitung TL1 verbunden, wobei über entsprechende Kondensatoren 334 und 344 ein HF-Kurzschluß erzeugt wird. Wie im Fall des Referenzzweiges 100 ist für den -180º-Zweig 30º eine Paralleldiodenisolation vorgesehen, um eine zusätzliche Isolierung zu schaffen und die Einfügungsdämpfung sowie die VSWR-Wechselwirkungen für diese Schaltungsimplementierung zu minimieren.
Die vierte Phaseninkrementszweigschaltung 400 des Quits 10, die das -90º-Phasenschiebeinkrement erzeugt, enthält die Steuerdioden D4A und D4B an jedem Ende der Übertragungsleitung TL4. Die Übertragungsleitung TL4 enthält Serienübertragungsleitungselemente 412 und Parallelkondensatoren 414. Die PIN-Dioden D4A und D4B sind mittels einer über eine Steuerschaltung 420 gekoppelte Steuerleitung CL4 vorgespannt Die Steuerleitung CL4 ist über eine Viertelwellen-Übertragungsleitungskomponente 422 mit der Übertragungsleitung TL4 verbunden, wobei über einen Kondensator 424 ein HF-Kurzschluß erzeugt wird.
Die Verwendung von Paralleldioden in den Referenzzweigen und -180º-Zweigen (halbe Wellenlänge) und nicht in irgendwelchen anderen Zweigen ist eine Entwurfsmöglichkeit. Der HF-Signalleckdurchtritt durch eine deaktivierte Zweigschaltung kann durch Auswahl hochqualitativer Steuerelemente minimiert werden. Da die Halbwellenlängen-Zweige für einen Zustand mit stehenden Wellen besonders anfällig sind, ist die zusätzliche Isolierung, die durch die Paralleldioden erzeugt wird, trotzdem empfehlenswert. Die Paralleldiodenisolierung kann in den anderen Zweigen enthalten sein, wenn die Steuerelemente keine angemessene HF-Leckdurchtritt-Kontrolle im deaktivierten Zustand bewirken. Ferner beseitigt die Verwendung eines Terits für den höchstwertigen Zeiger die unerwünschten Halbwellen- und Vollwellenresonanzen.
Im Betrieb veranlaßt die geeignete Auswahl der Vorspannungen für die Steuerleitungen CL1A/CL1B, CL2, CL3A/CL3B und CL4 den HF-Signaleingang des höchstwertigen Quits 10 dazu, über den HF-Weg zu senden, der von einer (und nur einer) der parallelen Zweigschaltungen 100, 200, 300 oder 400, die eine entsprechende inkrementelle Phasenverschiebung (Referenz, +90º, -180º oder -90º) erzeugen, geschaffen wird. Das heißt, das vom Phasenschiebenetz-Quit 10 erzeugte Phasenschiebeinkrement wird ausgewählt durch Anlegen einer aktivierenden Vorspannung entweder an die Steuerleitungen CL1A und CL1B für den Referenzzweig 100, CL2 für den +90º-Zweig 200, CL3A und CL3B für den -180º-Zweig 300 oder CL4 für den -90º-Zweig 400, wobei die anderen Phaseninkrementzweigschaltungen durch Anlegen einer deaktivierenden Vorspannung an ihre entsprechenden Steuerleitungen deselektiert werden. Der Vorspannungsstrom für die PIN-Diodensteuerelemente D1A, D2A, D3A und D4A fließt über die Gleichspannungs-Offset-Schaltung 12 (Diode 15), während der Vorspannungsstrom für D1B, D2B, D3B und D4B über die Gleichspannungs-Offset-Schaltung 22 fließt (Diode 25).
Der Referenzzweig 100 wird durch eine negative Vorspannung (z. B. -5 Volt) aktiviert, die an die Steuerleitung CL1A angelegt wird, wobei an die Steuerleitung CL1B 0 Volt ange legt werden. Dieser Steuervorspannungszustand schaltet die PIN-Dioden D1A und D1B ein, während die Paralleldioden 132 und 142 abgeschaltet werden, wodurch ermöglicht wird, daß das HF-Signal über die Übertragungsleitung TL1 mit der entsprechenden Phasenverschiebung übertragen wird. Um den Referenzzweig 100 zu deaktivieren, werden die Vorspannungen auf den entsprechenden Steuerleitungen umgekehrt, wobei an der Steuerleitung CL1B eine negative Vorspannung und an der Steuerleitung CL1A 0 Volt anliegen. Dieser Steuervorspannungszustand schaltet die PIN-Dioden D1A und D1B ab, während gleich zeitig die Paralleldioden 132 und 142 eingeschaltet werden, um einen parallelen Isolationsweg zu schaffen.
Um die +90º-Zweigschaltung 200 zu aktivieren, wird an die Steuerleitung CL2 eine negative Vorspannung angelegt, wodurch die PIN-Dioden D2A und D2B eingeschaltet werden und ermöglicht wird, daß das HF-Signal längs der Übertragungsleitung
TL2 übertragen wird. Um den +90º-Zweig zu deaktivieren, wird die Steuerleitung CL2 auf 0 Volt geschaltet, wodurch die PIN- Dioden D1A und D1B abgeschaltet werden.
Der -180º-Zweig 300 wird analog zum Referenzzweig 100 gesteuert (der ebenfalls eine Paralleldiodensteuerung enthält) Dieser Zweig wird aktiviert durch Anlegen einer negativen Vorspannung an die Steuerleitung CL3A und von 0 Volt an die Paralleldioden-Steuerleitung CL3B, wodurch die PIN-Dioden D3A und D3B eingeschaltet und die Vorspannung der Paralleldioden 332 und 342 abgeschaltet werden. Der -180º-Zweig wird deaktiviert durch Umkehren der Vorspannungen, um die PIN-Dioden D3A und D3B abzuschalten und die Paralleldioden 332 und 342 einzuschalten.
Die -90º-Zweigschaltung 400 wird analog zum -90º-Zweig 200 gesteuert (der ebenfalls keine Paralleldiodensteuerung enthält). Dieser Zweig wird aktiviert mit einer an die Steuerleitung CL4 angelegten negativen Vorspannung, die die PIN Dioden D4A und D4B einschaltet, und wird deaktiviert durch Schalten der Steuerleitung auf 0 Volt, um die PIN-Dioden abzuschalten.
Das HF-Signal vom höchstwertigen Quit 10 wird über die Gleichspannungs-Offset-Schaltung 22 in das höchstwertige Quit 20 eingekoppelt. Für jeden Phasenzustand des höchstwertigen Quits 10 (d. h. Referenz, +90º, -180º und -90º) wird das niedrigstwertige Quit 20 wahlweise zugeschaltet, um vier zusätzliche Phasenschiebeinkremente zu erzeugen: Referenz, -22,5º, -45º und -67,5º (d. h., um den nächsthöchstwertigen 90º-Zeiger in vier Phaseninkremente zu unterteilen)
Das niedrigstwertige Quit 20 ist ein parallel verzweigtes Schaltleitungs-Phasenschiebeelement. Aufgrund der stärker begrenzten Phasendifferenz, die für dieses Quit erforderlich ist (d. h. maximal 67,5º), ist jeder Zweig des Phasenschiebeelements durch verteilte Übertragungsleitungskomponenten ohne irgendwelche konzentrierten Hochpaß oder Parallelkondensatoren implementiert und kann ohne irgendeine Paralleldiodenisolierung gesteuert werden.
Der Referenzzweig 500 enthält die PIN-Dioden D5A und D5B an jedem Ende des Übertragungsleitungssegments TL5. Die Übertragungsleitung TL5 umfaßt Serienübertragungsleitungskomponenten 512. Die PIN-Dioden D5A und D5B sind mittels einer über eine Steuerschaltung 520 gekoppelte Steuerleitung CL5 vorgespannt. Die Steuerleitung CL5 ist über eine Viertelwellen-Übertragungsleitungskomponente 522 mit der Übertragungsleitung TL5 verbunden, wobei über einen Kondensator 524 ein HF-Kurzschluß erzeugt wird.
Die anderen Zweige des Quits 20 sind identisch zum Referenzzweig 500 konfiguriert, mit Ausnahme entsprechender Änderungen der Übertragungsleitungskomponenten, um unterschiedliche Phasenzustände zu erzeugen. Somit enthält die -22,5º-Zweigschaltung 600 die PIN-Dioden D6A und D6B an jedem Ende der Übertragungsleitung TL6, während die -45º-Zweigschaltung 700 die PIN-Dioden D7A und D7B an jedem Ende einer Übertragungsleitung TL7 enthält und die -67,5º-Zweigschaltung 800 die PIN-Dioden D8A und D8B an jedem Ende einer Übertragungsleitung TL8 enthält. Die PIN-Dioden für jeden Zweig werden gesteuert durch entsprechende Steuerleitungen CL6, CL7 und CL8, die über entsprechende Steuerschaltungen 620, 720 und 820 eingekoppelt sind, die entsprechende Viertelwellenkomponenten und HF-Kurzschlußkondensatoren enthalten.
Im Betrieb schaltet eine negative Vorspannung auf einer der Steuerleitungen CL5, CL6, CL7 oder CL8 (mit 0 Volt an den anderen Steuerleitungen) die entsprechenden PIN-Dioden-Steuerelemente ein, um einen einzelnen HF-Weg über das entsprechende Übertragungsleitungselement zu schaffen. Der Vorspannungsstrom für die PIN-Dioden-Steuerelemente D5A, D6A, D7A und DBA fließt durch die Gleichspannungs-Offset-Schaltung 22 (Diode 25), während der Vorspannungsstrom für D5B, D6B, D7B und D8B durch die Gleichspannungs-Offset-Schaltung 32 (Diode 35) fließt.
Das HF-Signal vom niedrigstwertigen Quit 20 wird über die Gleichspannungs-Offset-Schaltung 32 in das niedrigstwertige Bit 30 eingekoppelt, das das letzte 11,25º-Phaseninkrement des 32-Phasenzustand-Phasenschiebesystems erzeugt. Das niedrigstwertige Bit 30 verwendet eine Lastleitungs-Konfiguration, die von einem pi-Netz gebildet wird, das in seinen Parallelschenkeln die Impedanzsteuerungs-PIN-Dioden D9A und D9B enthält.
Das Übertragungsleitungssegment TL9 wird von einer Übertragungsleitungskomponente 912 gebildet. Der Aufwärts-Parallelschenkel des pi-Netzes wird von den Übertragungsleitungskomponenten 922 und 923 gebildet, die über die Steuerdiode D9A und den HF-Kurzschlußkondensator 925 mit Masse und über einen Abstimmkondensator 924 mit Masse gekoppelt sind. Der Abwärts- Parallelschenkel wird von den Übertragungsleitungskomponenten 932 und 933 gebildet, die über die PIN-Diode D9B und den HF- Kurzschlußkondensator 935 mit Masse und über einen Abstimmkondensator 934 mit Masse gekoppelt sind. Die Reaktanz der Parallelschenkel und somit das vom niedrigstwertigen Lastleitungs-Bit 30 bewirkte Phasenschiebeinkrement wird bestimmt durch eine Steuerleitung CL9, die die PIN-Dioden D9A und D9B vorspannt.
Im Betrieb schaltet eine negative Vorspannung auf der Steuerleitung CL9 die PIN-Dioden D9A und D9B ein, wobei die HF- Kurzschlußabstimmkondensatoren 924 und 934 ihre effektive Reaktanz beseitigen und die 11,25º-Phasenverschiebung erzeugen. Das Umschalten der Steuerleitung auf 0 Volt schaltet die PIN-Dioden D9A und D9B ab, wobei die Abstimmkondensatoren 924 und 934 effektiv wieder in die entsprechenden Parallelschenkel des pi-Netzes eingefügt werden, wodurch ermöglicht wird, daß das eingegebene HF-Signal über die Übertragungsleitung TLg mit der Referenzphasenverschiebung übertragen wird.
Eine beispielhafte Ausführungsform eines parallel verzweigten diskreten N-Zustand-Inkrementsignal-Verarbeitungssystems, das gemäß dieser Erfindung entwickelt worden ist, wurde in Verbindung mit einem 32-Phasenzustand-Phasenschieber beschrieben, der eine 2-Quit-1-Bit-Phasenschiebenetz-Konfiguration verwendet. Fachleute erkennen, daß die N-Zustand-Technik dieser Erfindung leicht an Phasenschieber angepaßt werden kann, die eine beliebige Anzahl von Phaseninkrementen und Phasenzuständen verwenden.

3.0. Dämpfungselementsystem.

Das parallel verzweigte N-Zustand-Entwurfsverfahren dieser Erfindung für diskrete Inkrementsignal-Verarbeitungssysteme kann leicht an den Entwurf diskreter Inkrementdämpfungselement-Systeme angepaßt werden. Die Verwendung eines parallel verzweigten N-Zustand-Entwurfs für ein diskretes Inkrementdämpfungsgliedsystem ist gegenüber Binärzustand-Systementwürfen vorteilhaft, da es Dämpfungselenentsysteme mit reduzierter Komplexität und reduzierter Einfügungsdämpfung erzeugt.
Die in Abschnitt 1 ausgeführte allgemeine Analyse bezüglich der Phasenschiebesysteme ist gleichfalls auf Dämpfungsglieder anwendbar. Somit kann die im Abschnitt 1 ausgeführte N-Zustand-Analyse auf Dämpfungsglieder angewendet werden, in dem die folgenden Variablen verwendet werden:
NT = Gesamtzahl der Dämpfungsgliederzustände
φi = Dämpfungsinkrement eines Dämpfungsgliednetzes
Ai = Dämpfungsbereich eines Dämpfungsgliednetzes
ni = Grad der Dämpfung
mi = Anzahl der Dämpfungsgliedelemente ähnlichen Grades
Unter Verwendung dieser Variablen ergibt sich der allgemeine Ausdruck für ein Dämpfungsgliedsystem, das kaskadierte parallel verzweigte N-Zustand-Dämpfungsgliednetze verwendet, zu
wobei AT der Gesamtdämpfungsbereich (analog zu einem Zeiger) ist und φT das minimale erforderliche Dämpfungsinkrement des Dämpfungsgliedsystems ist.
Gemäß dem parallel verzweigten N-Zustand-Entwurfsverfahren dieser Erfindung können unterschiedliche Kombinationen parallel verzweigter Dämpfungsgliednetze gemischten Grades verwendet werden, um dasselbe Gesamtdämpfungsinkrement oder dieselbe Dämpfungsauflösung zu erhalten. Die Anzahl möglicher Kombinationen nimmt mit kleiner werdendem benötigten Dämpfungsinkrement beträchtlich zu.
Der Hauptentwurfsfaktor, der für parallel verzweigte N-Zustand-Dämpfungssysteme zu berücksichtigen ist, ist die Minimierung der Referenzzustand-Einfügungsdämpfung (minimaler Dämpfungszustand). Analog zu Phasenschiebesystemen werden die Referenzzustand-Einfügungsdämpfung und die Einfügungsphasenschwankungen minimiert, indem die Anzahl der kaskadierten, parallel verzweigten Dämpfungsgliednetze, die Gesamtzahl der Dämpfungsinkrementzweigschaltungen und die Gesamtzahl der aktiven Steuerelemente minimiert werden. Hierzu werden die Dämpfungsglieder im allgemeinen für eine konstante Einfügungsphase mit variabler Dämpfung entworfen (im Gegensatz zu Phasenschiebesystemen, die für konstante Dämpfung mit variablen Einfügungsphasen entworfen werden). Daher besitzen Lastleitungs-Schaltungen, die hohe Phasenschwankungen zwischen den Zuständen aufweisen, in Dämpfungsgliedsystemen einen geringeren Nutzen als in Phasenschiebesystemen.
Im parallel verzweigten N-Zustand-Dämpfungsgliedsystementwurf ist die Hauptbeschränkung beim parallel verzweigten N-Zustand-Entwurf für diskrete Inkrementdämpfungsgliedsysteme die kapazitive Eingangs- und Ausgangsbelastung durch die parallele Kombination aller inaktiven (Aus-Zustand) Dämpfungsglied-Inkrementzweigschaltungen (d. h. der Steuerelemente) eines Netzes. Wie im Fall der Phasenschiebesysteme wird durch eine weitere Parallelisierung keine Verbesserung der Leistungsfähigkeit erreicht, sobald die effektive Kapazitätsbelastung der Steuerelemente signifikant wird.
Die Fig. 3 zeigt eine beispielhafte Dämpfungsinkrementzweigschaltung, die für alle Dämpfungsinkremente verwendet werden kann, d. h. unabhängig vom Dämpfungszustand des Dämpfungsgliednetzes.
Die beispielhafte Dämpfungsglied-Inkrementzweigschaltung enthält die PIN-Steuerdioden CD1 und CD2 an den Eingangs- und Ausgangsenden der Zweigschaltung an jedem Ende einer Dämpfungsleitung AL. Die Dämpfungsleitung AL enthält ein resistives T-Netz mit zwei Widerständen gleichen Werts R1, die am Signalweg AL in Serie geschaltet sind, und einem Parallelwiderstand R2, der zwischen den zwei Serienwiderständen mit der Dänpfungsgliedleitung gekoppelt ist. Ein Kondensator C2 erzeugt über R2 einen HF-Weg, blockt jedoch die Gleichstromsvorspannungen ab.
Die Dämpfungsinkrementzweigschaltung wird von einer Dualweg- Steuerschaltung gesteuert, die die Steuerleitung CL über entsprechende Viertelwel len-Übertragungs leitungskomponenten QW mit der Dämpfungsgliedleitung AL in der Nähe der jeweiligen Steuerdioden CD1 und CD2, d. h. auf jeder Seite der Serienwiderstände R1, koppelt. Ein HF-Kurzschluß für die Steuerleitung CL wird durch entsprechende Kondensatoren C geschaffen. Wie im Fall der Steuerschaltungen für das Phasenschiebesystem erzeugen die Viertelwellen-Übertragungsleitungskomponenten eine effektiv offene Schaltung am Übertragungsweg.
Im Betrieb wird die Dämpfungsinkrementzweigschaltung aktiviert durch Anlegen einer negativen Vorspannung (wie z. B. -5 Volt) an die Steuerleitung CL. Die negative Vorspannung erscheint an der Dämpfungsgliedleitung AL, die die Steuerdioden CD1 und CD2 in Vorwärtsrichtung vorspannt. Um die Zweigschaltung zu deaktivieren, wird die Vorspannung auf der Steuerleitung CL auf 0 Volt geschaltet, wodurch die Steuerdioden abgeschaltet werden.
Wenn die Zweigschaltung durch eine negative Vorspannung auf der Steuerleitung CL aktiviert wird, wird ein HF-Signaleingang über den durch die Dämpfungsleitung AL geschaffenen HF- Weg über das resistive Dämpfungsnetz R1/R1 und R2 übertragen. Das von der Zweigschaltung erzeugte Dämpfungsmaß wird bestimmt durch die Auswahl der Widerstandswerte für R1/R1 und R2.
Die Auswahl der verschiedenen Komponenten, die die Dämpfungsinkrementzweigschaltung umfaßt, ist eine Entwurfswahlmöglichkeit. Wie gezeigt, werden die Widerstandswerte für das Widerstandsnetz R1/R1 und R2 verwendet, um das Dämpfungsmaß einzustellen, das von der Zweigschaltung erzeugt wird, d. h. das Dämpfungsinkrement. Die Spezifikation für die Viertelwellen- Übertragungsleitungskomponenten QW hängen von der Wellenlänge des eingegebenen HF-Signals ab. Die PIN-Dioden sind vorzugsweise Steuerdioden CD1 und CD2, obwohl andere aktive Steuerelemente (wie z. B. FET-Transistoren) verwendet werden können. Es können entweder monolithische Implementierungen oder Hybrid- Implementierungen verwendet werden.
Beim Entwerfen von Dämpfungsgliedsystemen unter Verwendung kaskadierter, parallel verzweigter N-Zustand-Dämpfungsgliednetze ist das Vorsehen einer Gleichspannungs-Offset-Schaltung zwischen den Netzen empfehlenswert. Genauer ist die empfohlene Implementierung des Gleichspannung-Offsets diejenige, die in der beispielhaften Phasenschiebesystem-Ausführungsform verwendet wird (Schaltungen 12, 22 und 32 in Fig. 2). Somit wird eine Gleichspannungs-Offset-Diode über eine Viertelwellen-Übertragungsleitungskomponente am vorderen Ende jedes Dämpfungsgliednetzes mit der Übertragungsleitung gekoppelt, wobei über einen Parallelkondensator ein HF-Kurzschluß erzeugt wird. Analog zur Gleichspannungs-Offset-Funktion im beispielhaften Phasenschiebesystem erzeugt der Vorwärtsspannungsabfall über der Gleichspannungs-Offset-Diode einen negativen Spannungs-Offset (typischerweise -1,5 Volt) an jedem Ende jeder Dämpfungsinkrementzweigschaltung, die eine negative Offset-Spannung erzeugt, um die Steuerdioden an den inaktiven (deselektierten) Zweigschaltungen trotz der Spannungswelligkeit auf der Steuerleitung abgeschaltet zu halten.
4. Schlußfolgerung. Das parallel verzweigte N-Zustand-Entwurfsverfahren dieser Erfindung schafft eine Flexibilität beim Entwerfen diskreter Inkrementsignal-Verarbeitungssysteme (wie z. B. inkrementeller Phasenschieber oder Dämpfungsglieder). Das Entwurfsverfahren implementiert diskrete Inkrementsignal-Verarbeitungssysteme unter Verwendung kaskadierter, parallel verzweigter Netze mit N diskreten Inkrementzweigschaltungen pro Netz, ohne auf Binärzustand-Netze beschränkt zu sein.
Das Entwurfsverfahren bestimmt zuerst die minimale Anzahl diskreter Inkrementzustände, die erforderlich sind, um eine diskrete Inkrementsignal-Verarbeitungsanwendung zu implementieren. Für eine gegebene Anwendung ist eine Anzahl alternativer Entwurfsimplementierungen hinsichtlich einer Gesamtzahl von kaskadierten Netzen und einer Gesamtzahl diskreter Inkrementzweigschaltungen pro Netz verfügbar (im Gegensatz zum Binärzustand-Lösungsansatz, der nur zwei diskrete Inkrementverarbeitungszustände pro Netz verwendet)
Der Systementwurf konzentriert sich auf die Minimierung der Einfügungsdämpfung und der Komplexität durch Minimieren der Gesamtzahl kaskadierter Netze, der Gesamtzahl paralleler Zweigschaltungen und der Gesamtzahl der Zweigsteuerelemente.
Die Verwendung von parallel verzweigten N-Zustand-Netzen schafft die Entwurfsflexibilität, um ein diskretes Zustandssignal-Verarbeitungssystem mit im Vergleich zu herkömmlichen Binärzustand-Systemen reduzierter Komplexität und reduzierter Einfügungsdämpfung (Signalleistungsdämpfung) zu schaffen.
Obwohl die vorliegende Erfindung mit Bezug auf spezielle beispielhafte Ausführungsformen beschrieben worden ist, können von Fachleuten verschiedene Anderungen und Abwandlungen vorgeschlagen werden, wobei die vorliegende Erfindung solche Anderungen und Abwandlungen, die in den Umfang der beigefügten Ansprüche fallen, abdecken soll.

Claims

1. Diskretes Inkrementsignal-Verarbeitungssystem, das ein Eingangs-HF-Signal verarbeitet, indem es diskrete inkrementelle Anderungen eines ausgewählten Attributs des HF-Signals zur Erzeugung eines zugehörigen Ausgangs-HF- Signals mit entsprechenden Attributzuständen bewirkt, wobei das System enthält:

wenigstens ein parallel geschaltetes Verarbeitungsnetz (10, 20, 30) mit mehr als einem diskreten Verarbeitungszustand, die entsprechende HF-Signalattributzustände definieren und für den Empfang des Eingangs-HF-Signals angeschlossen sind;

eine diskrete Inkrementzweigschaltung (100, 200, 300, 400), für jeden diskreten Verarbeitungszustand des Netzes, die selektiv durch ein Gleichstromzustand-Steuersignal aktiviert wird, um eine diskrete inkrementelle Anderung in einem Attribut des Eingangs-HF-Signals zu bewirken, damit ein entsprechender Attributzustand im Ausgangs-HF-Signal erzeugt wird;

zwei Dioden (D1A, D1B, D2A, D2B, ..., D4B) für jede diskrete Inkrementzweigschaltung, die jeweils in Serie im Signalweg am Eingang und am Ausgang der jeweiligen diskreten Inkrementzweigschaltung liegen und abhängig vom Gleichstromzustands-Steuersignal selektiv die Schaltung aktivieren, um die inkrenentelle Signalattributänderung zu bewirken;

im Zustandsteuernetz (CL1A,... CL9) zur Lieferung der Gleichstromzustands-Steuersignale für die Aktivierung einer ausgewählten diskreten Inkrementzweigschaltung eines parallel geschalteten Netzes durch Vorspannen ihrer jeweiligen Dioden in Durchlaßrichtung und zum Deaktivieren jeder anderen Zweigschaltung durch Vorspannen ihrer jeweiligen Dioden in Sperrichtung;

dadurch gekennzeichnet, daß das ausgewählte Attribut des HF-Signals seine Phase ist, wobei das parallel geschaltete Verarbeitungsnetz (10, 20) wenigsten drei diskrete Verarbeitungszustände und eine entsprechende Anzahl diskreter Inkrementzweigschaltungen (100, 200, 300, 400) aufweist, daß die Dioden (D1A,..., D4B) direkt an die zugehörige diskrete Inkrementzweigschaltung angeschlossen sind, daß die Gleichstromzustands-Steuersignale über Entkopplungsschaltungen durch die diskreten Inkrementzweigschaltungen an die Dioden (D1A, ..., D4B) angelegt werden und so sind, daß nur eine Zweigschaltung eines Parallelverarbeitungsnetzes an einem Zeitpunkt aktiviert ist,

und daß eine Spannungsverschiebungsschaltung (12, 22, 32) zur Erzielung einer Pegelverschiebung zum Entkoppeln der Dioden in deaktivierten diskreten Inkrementzweigschaltungen von einer Spannungswilligkeit am Zustandsteuernetz vorgesehen ist, so daß die deaktivierten Inkrementzweigschaltungen nicht als Reaktion auf die Spannungswilligkeit aktiviert werden.

2. System nach Anspruch 1, bei welchen hier die Zweigschaltung ein Leitungssegment enthält, das eine entsprechende Anderung in der Phase eines durch das Leitungssegment übertragenen Signals bewirkt.

3. System nach Anspruch 1 oder Anspruch 2 mit

wenigstens zwei parallel geschalteten Verarbeitungsnetzen, die in Serie geschaltet sind; wobei die Netze abhängig von jeweiligen Zustandssteuersignalen jeweilige diskrete Inkrementzweigschaltungen aktivieren, die jeweils eine entsprechende diskrete inkrementelle Attributänderung definieren, damit ein ausgewählter kombinierter Attributzustand im Ausgangssignal geschaffen wird.

4. System nach einem der vorhergehenden Ansprüche, ferner enthaltend wenigstens ein Binärzustands -Verarbeitungsnetz in Serie mit dem oder den parallel geschalteten Verarbeitungsnetzen, wobei das Binärzustands-Verarbeitungsnetz zwei diskrete Verarbeitungszustände hat, die entsprechende diskrete inkrementelle Attributänderungen definieren.

5. System nach Anspruch 4, bei welchem das Binärzustands-Verarbeitungsnetz ein Netz mit zwei Zuständen und belasteter Leitung ist.