DE69022829T2

DE69022829T2 - Schaltung mit Hysterese für Spannungsquelle.

Info

Publication number: DE69022829T2
Application number: DE1990622829
Authority: DE
Inventors: Narashimhan Iyengar
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1989-12-20
Filing date: 1990-11-23
Publication date: 1996-03-14
Anticipated expiration: 2010-11-24
Also published as: JPH03289568A; DE69022829D1; EP0433696A2; EP0433696B1; EP0433696A3

Description

Diese Erfindung betrifft den Bereich der integrierten Schaltungen, und genauer spezifiziert eine Schaltung zum Feststellen einer Stromversorgungsspannung.

Hintergrund der Erfindung

In integrierten Schaltungen kann es nützlich sein, wenn eine Schaltung enthalten ist, die den Pegel einer Stromversorgungsspannung feststellt, die von außen an die integrierten Schaltungen angelegt ist. Eine Anwendung einer solchen Feststellungsschaltung ist, eine Überspannungsbedingung an dem Stromversorgungsanschluß festzustellen. Eine solche Überspannungsfeststellung ist besonders dort nützlich, wo bestimmte Teile der integrierten Schaltung durch eine Überspannungsbedingung beschädigt werden können. Z. B. bestehen die Speicherzellen in dynamischen Direktzugriffsspeichern (dRAMs) aus Metalloxid- Halbleiter(MOS)-Kondensatoren. Um eine große Ladungsmenge auf einer kleinen Oberfläche des Chips zu speichern, wird die Dicke des Kondensator-Dielektrikums so dünn wie möglich gefertigt, zum Beispiel für dRAMS mit hoher Dichte (High-Density-dRAMS) wie z. B. 16 Nbit dRAMs in der Größenordnung von 10 nm. Das Potential auf so dünnen Kondensator-Dielektrika muß natürlich begrenzt werden, so daß die Unversehrtheit des Kondensator-Dielektrikums nicht durch an die Vorrichtung angelegte zu hohe Spannung beschädigt wird. Auf Grund einer solchen Stromversorgungsspannungsfeststellung können Schaltungen verwendet werden, um empfindliche Teile der Schaltung zu schützen, die auf die Stromversorgungsspannung mit einer einen bestimmten Wert überschreitenden Größe empfindlich reagieren. Alternativ kann die integrierte Schaltung eine auf dem Chip verfügbare verringerte Spannung erhalten, so daß im Falle einer Überspannungsbedingung statt dessen die verringerte Spannung an die empfindlichen Teile des Chips angelegt werden kann.
Eine solche Erkennungsschaltung kann auch zum Feststellen eines Einschaltstatus verwendet werden, wobei das Ausgabesignal der Erkennungsschaltung dafür verwendet wird, einen anderen Schaltkreis auf dem integrierten Schaltungschip solange zu sperren, bis die Stromversorgungsspannung eine genügend hohe Spannung erreicht hat. Dadurch, daß solch ein anderer Schaltkreis bis zu einem bestimmten Punkt des Einschaltablaufs nicht freigegeben wird, kann die integrierte Schaltung metastabile Bedingungen verhindern, die während des Einschaltens auftreten können.
Eine andere Anwendung einer solchen Schaltung zum Feststellen einer Überspannungsbedingung ist, festzustellen, wann eine besondere Betriebsart oder Funktion begonnen oder ausgeführt werden muß. Zum Beispiel kann, wie von Ncadams et al. in "A 1-Mbit CMOS Dynamic RAM With Design-for-Test Functions" J. 501. State Circ., Band SC-21, Nr. 5 (IEEE, Oktober 1986), Seiten 635-42, eine Überspannungsbedingung an einem Eingangspin (wie z. B. ein Takt- oder Adressen-Eingangspin) verwendet werden, um ein Testverfahren für eine dynamische RAM-Schaltung auszuwählen. In einem solchen Fall reagiert die integrierte Schaltung auf die Überspannungsbedingung an dem Eingangspin mit dem Beginnen einer bestimmten Funktionsweise.
Es können natürlich einfache Vergleicherschaltungen zum Vergleichen einer Stromversorgungsspannung mit einem Referenzwert verwendet werden, um ein Einschalten oder eine Überspannungsbedingung festzustellen. Wenn jedoch ein einziger Auslösepunkt für sowohl positive als auch negative Übergänge der Stromversorgungsspannung verwendet wird, würden kleine Schwankungen beim Stromversorgungswert um den Spannungsauslösepunkt herum, die z. B. durch Rauschen oder Stromversorgungswelligkeit verursacht werden, laufend die Ausgabe der Erkennungsschaltung zum Oszillieren bringen. Es ist daher vorzuziehen, daß die Erkennungsschaltung für die Stromversorgungsspannung eine Transfercharakteristik aufweist, die eine Hysterese beinhaltet, so daß kleine Schwankungen der Stromversorgungsspannung um einen Auslösepunkt herum die Erkennungsschaltung nicht zum Oszillieren veranlaßt.
Durch herkömmliche Schaltungen wie z. B. Schmitt-Triggerschaltungen kann in solchen Schaltungen eine Hysterese bewirkt werden. Ein Beispiel einer Schaltung zum Liefern eines Rücksetzimpulses, wenn die Stromversorgungsspannung einen bestimmten Pegel erreicht, wobei die Schaltung einen Schmitt-Trigger enthält, ist in dem ain 29. Dezember 1987 erteilten und auf Texas Instruments Incorporated übertragenen US-Patent Nr. 4.716.322 beschrieben. Jedoch hängen die Auslösepunkte solcher Schaltungen im allgemeinen von den Transistorformaten (d. h. vom Verhältnis Breite zu Länge der MOSFETs) und den Formatverhältnissen bestimmter Transistorpaare und -gruppen in der Erkennungsschaltung ab. Da die Verhältnisse Breite zu Länge moderner MOS- Transistoren stark von dem strukturierten und geätzten Größe der Gate-Elektrode abhängen, hängen die Hysterese und die Arbeitsweise solcher Schaltungen stark von der photolithographischen Herstellungsfähigkeit der Waferherstellungsfabrik ab. Es ist hier außerdem anzumerken, daß, weil die Gate-Elektrode für einen MOS-Transistor im allgemeinen zu den kleinsten Merkmalsgrößen in dem Bauelement gehört, das Strukturieren und Ätzen der Gate-Elektrode oft nahe an den Grenzen des Herstellungsprozesses liegt. Folglich hängen solche Schaltungen, die von den entsprechenden Verhältnissen Breite zu Länge der Transistoren abhängen, sehr von diesem Teil der Herstellungstechnologie ab, der oft am schwierigsten zu beherrschen ist.
Eine Spannungssteuerschaltung für eine Energiespeichervorrichtung ist in der DE-A-25 07 780 offenbart. Die Hysterese in dieser Schaltung wird realisiert, indem eine bestimmte Anzahl an Dioden verwendet wird, so daß während des Betriebs keine Veränderung der Schaltungscharakteristik auftreten kann. Ein Ausgleich der Versorgungsspannungsschwankung wird teilweise durch ein R/C-Glied erreicht, und die Schaltung wird vornehmlich verwendet, um die Zerstörung von Batterien zu vermeiden.
Das US-Patent 4.506.168 zeigt einen Schmitt-Trigger, der zwischen zwei Inverterstufen eine Rückkopplungseinrichtung enthält, und das US-Patent 4.709.165 zeigt eine Spannungs-Erkennungsschaltung, die mehrere Lastbauelemente als Teil einer offenen Schaltung enthält. Jedoch offenbart das erste Dokument keine Stromversorgungs-Erkennungsschaltung, und der Schwerpunkt der zweiten Erfindung ist, die Anzahl der in der Schaltung verwendeten Bauteile zu verringern, so daß keine Veränderung von Schaltungseigenschaften auftreten kann, sobald die Schaltung in Betrieb ist.
Es ist Aufgabe dieser Erfindung, eine Erkennungsschaltung für die Stromversorgungsspannung bereitzustellen, die in ihrer Übertragungscharakteristik eine Hysterese aufweist.
Es ist eine weitere Aufgabe dieser Erfindung, eine solche Erkennungsschaltung bereitzustellen, die Auslösepunkte hat, die nicht so sehr von den Transistorgrößen und den relativen Größen der Transistoren in der Schaltung abhängen.
Andere Aufgaben und Vorteile der Erfindung werden für Fachleute, die auf die folgende Beschreibung zusammen mit dem Verweis Bezug nehmen, offensichtlich sein.

Zusammenfassung der Erfindung

Die Erfindung kann in eine Erkennungsschaltung für die Stromversorgungsspannung eingebaut werden, die mehrere Lastbauelemente enthält, z. B. als Dioden konfigurierte Transistoren, und deren leitende Verbindungen zwischen dem Stromversorgungspunkt und einem Ansteuertransistor in Serie geschaltet sind. Das Gate des Ansteuertransistors ist mit einer Referenzspannung verbunden. Die Summe der Schwellwertspannungen der Lasttransistoren wird dazu verwendet, den Wert über der Referenzspannung einzustellen, die der Stromversorgungspunkt erreichen muß, damit der Ansteuertransistor seinen Ausgangspunkt ansteuert. Ein Rückkopplungstransistor ist parallel zu einem oder zu mehreren der Lastbauelemente geschaltet, und sein Gate ist mit dem Ausgangspunkt des Ansteuertransistors verbunden, so daß er leitend ist, wenn der Stromversorgungspunkt über dem gewünschten Auslösepunkt liegt. Der Rückkopplungstransistor überbrückt in seinem leitenden Zustand ein oder mehrere der Lastbauelemente, so daß die serielle Kette von Lastbauelementen effektiv kürzer gemacht wird. Die Spannung des Stromversorgungspunkts muß dann unter den ursprünglichen Auslösepunkt fallen, um den Ansteuertransistor zum Sperren zu bringen, was in der Übertragungscharakteristik der Schaltung die Hysterese erzeugt.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein in schematischer Form ausgeführtes elektrisches Diagramm einer Schaltung gemäß dein bevorzugten Ausführungsbeispiel der Erfindung.
Fig. 2 ist die Übertragungscharakteristik der Schaltung von Fig. 1 gemäß dem bevorzugten Ausführungsbeispiel der Erfindung.

Ausführliche Beschreibung des bevorzugten Ausführungsbeispiels

Nun wird auf Fig. 1 bezugnehmend der Aufbau einer Erkennungsschaltung für die Stromversorgungsspannung gemäß dem bevorzugten Ausführungsbeispiel der Erfindung ausführlich beschrieben. Die Schaltung in Fig. 1 hat einen Anschluß VEXT, an dem die Spannung, die erkannt werden soll, aufgenommen wird. Der Anschluß VREF empfängt eine Referenzspannung, gegenüber der die Spannung am Anschluß VEXT gemessen wird. Die Referenzspannung am Anschluß VREF wird von einer Referenzspannungs-Erzeugerschaltung erzeugt, wie z. B. einer herkömmlichen Bandabstand- Spannungsreferenzschaltung.
Der Anschluß VEXT entspricht dem Anschluß, der die angelegte Spannung empfängt, die von der Schaltung in Fig. 1 verglichen werden muß, um festzustellen, ob sie einen bestimmten Wert überschritten hat. In dem Ausführungsbeispiel, das nachfolgend beschrieben wird, entspricht der Anschluß VEXT einem Stromversorgungsanschluß zum Empfangen einer extern angelegten Stromversorgungsspannung, und die nachfolgende Beschreibung wird auf den Anschluß VEXT, der eine Stromversorgungsspannung empfängt, entsprechend Bezug nehmen. Hier ist jedoch anzumerken, daß die Schaltung von Fig. 1 verwendet werden kann, um eine Überspannungsbedingung an einem anderen Anschluß der integrierten Schaltung festzustellen, z. B. einem Taktanschluß oder einem Adressenanschluß. Wie oben angegeben, kann eine Überspannungsbedingung an einem solchen Eingangspin verwendet werden, um eine bestimmte Funktion oder Funktionsweise zu ermöglichen, wie z. B. einen Testmodus. Solche anderweitige Anwendungen der Schaltung von Fig. 1 können auch von den Vorteilen der Erfindung Nutzen ziehen, wie hierin nachfolgend beschrieben wird.
Für den Fall, daß der Anschluß VEXT eine Stromversorgungsspannung empfängt, ist hier anzumerken, daß die Referenzspannungs- Erzeugungsschaltung wahrscheinlich auch von der Stromversorgungsspannung angesteuert wird, die am Anschluß VEXT empfangen wird, und daher die Schaltung von Fig. 1 wahrscheinlich innerhalb eines Bereichs der Spannung VEXT über einem bestimmten Wert (wie in der in Fig. 2 gezeigten Übertragungscharakteristik angegeben) betriebsbereit sein wird. Folglich ist die Schaltung von Fig. 1 besonders zum Feststellen einer Überspannungsbedingung der extern angelegten Stromversorgungsspannung anwendbar, da die Referenzspannung am Anschluß VREF (welche von der Spannung am Anschluß VEXT übertroffen werden muß, um die Überspannungsbedingung zu erreichen) ausreichend hoch sein kann, so daß die Logik in der Erkennungsschaltung funktionsfähig ist. Jedoch können herkömmliche Referenzspannungs-Erzeugungsschaltungen wie z. B. Bandabstand-Spannungsreferenzschaltungen, eine stabile Referenzspannung aus reduzierten Stromversorgungs-Vorspannungen erzeugen, was bei Fachleuten bekannt ist; folglich kann die Schaltung von Fig. 1 ebensogut als Einschaltfeststellung verwendet werden.
Der Anschluß VEXT ist mit der Source-Elektrode und dem Substratpunkt eines P-Kanal-Transistors 10 verbunden. Das Gate des P-Kanal-Transistors 10 ist mit seiner Drain-Elektrode verbunden. Eine Reihe von P-Kanal-Transistoren 12, 14 und 16 ist mit dem P-Kanal-Transistor 10 in Serie geschaltet, alle ähnlich konfiguriert (d. h., der Substratpunkt von jedem ist mit seiner Source-Elektrode und das Gate von jedem ist mit seiner Drain- Elektrode verbunden). Die in Fig. 1 gezeigte Konfiguration, bei der die Substratpunkte der Transistoren 10, 12, 14 und 16 mit ihren Source-Elektroden verbunden sind, ist in diesem Ausführungsbeispiel bevorzugt, da z. B. eine solche Konfiguration zu einer konstanten Schwellwertspannung für die Transistoren führt. Es ist hier anzumerken, daß die Substratpunkte der Transistoren 10, 12, 14 und 16 alternativ durch eine andere Spannung vorgespannt werden können, z. B. der Spannung am Anschluß VEXT. Jedoch könnte eine solche Schaltung wegen des Substrat- Effekts dazu führen, daß sich die Schwellwertspannung der Transistoren 10, 12, 14 und 16 mit der Spannung am Anschluß VEXT ändert.
Die P-Kanal-Transistoren 10, 12, 14 und 16 bilden somit eine Reihe von Transistoren, die in dem Triodenbereich arbeiten, und sie haben Strom-Spannungscharakteristika ähnlich denen einer Diode, mit einem Spannungsabfall, der ungefähr bei der Schwellwertspannung des Transistors liegt (nachfolgend mit Vtp bezeichnet). Folglich wird die Verbindung der Transistoren 10, 12, 14 und 16 in Fig. 1 häufig als Dioden-Konfiguration für MOS-Transistoren bezeichnet. In der Schaltung von Fig. 1 ist die Source-Elektrode des obersten Transistors 10 mit dem Anschluß VEXT verbunden, und seine Drain-Elektrode ist mit der Source-Elektrode des Transistors 12 verbunden. Die übrigen Transistoren 14 und 16 sind auf ähnliche Weise mit jeweils Drain-Elektrode an Source-Elektrode in Serie geschaltet, wobei die Drain-Elektrode und das Gate des Transistors 16 an einem Schaltungspunkt 18 liegen. Die Verhältnisse Breite zu Länge (W/L) der Transistoren 10, 12, 14 und 16 sind bevorzugt die gleichen, und sie sind vorzugsweise ziemlich groß, z. B. bei einem Wert in der Größenordnung von 100, um in der Schaltung von Fig. 1 eine schnelle Reaktionszeit zu bewirken. Natürlich könnten für die Transistoren 10, 12, 14 und 16, abhängig von den Reaktionszeit-Forderungen für die Spannungsfeststellungsschaltung bei ihrer jeweiligen Anwendung, kleinere Werte verwendet werden. Die Transistoren 10, 12, 14 und 16 bewirken daher am Schaltungspunkt 18, daß die Spannung einen Wert annimmt, der ungefähr der Spannung am Anschluß VEXT abzüglich, in diesem Beispiel, der Summe der Schwellwertspannungen der Transistoren 10, 12, 14 und 16 entspricht.
Es wird natürlich klar sein, daß mehr oder weniger Transistoren als die vier Transistoren 10, 12, 14 und 16 verwendet werden können, um die Reihe von Lastbauelementen zu bilden, wobei die Anzahl der Lastbauelemente von den Spannungswerten abhängt, entsprechend der Spannung am Anschluß VREF, an dem die Übergänge der Ausgabe aus der Schaltung gewünscht werden. Außerdem ist hier anzumerken, daß andere Arten von Lastbauelementen, z. B. einfache PN-Übergangsdioden, alternativ anstelle der als Dioden konfigurierten Transistoren 10, 12, 14 und 16 verwendet werden können. Die Wahl des Diodentyps wird natürlich von der Einfachheit der Herstellung und anderen Faktoren abhängen.
Der Schaltungspunkt 18 ist mit der Source-Elektrode eines P-Kanal-Ansteuertransistors 20 verbunden. Das Gate des Transistors 20 ist mit dem Anschluß VREF verbunden, und die Drain-Elektrode des Ansteuertransistors 18 ist mit den Gates der Transistoren 22p und 22n verbunden, die einen CMOS-Inverter bilden. Die Source-Elektrode des P-Kanal-Transistors 22p ist auf das Potential des Anschlusses VREF gelegt, die Source-Elektrode des N- Kanal-Transistors ist mit Masse verbunden und die Drain-Elektroden der Transistoren 22n und 22p sind in der herkömmlichen Art zu einem CMOS-Inverter zusammengeschaltet. Die entsprechenden Formate der Transistoren 22n und 22p können so eingestellt werden, daß sie die für die spezielle Schaltungsanwendung gewünschte Schaltcharakteristik aufzuweisen, z. B. für den Transistor 22p ein Verhältnis von Breite zu Länge, das dem Zweifachen des Verhältnisses von Breite zu Länge vom Transistor 22n entspricht, und zwar wegen des Unterschieds in der Beweglichkeit von P-Kanal- und N-Kanal-Transistoren. Jedoch ist hier anzumerken, daß die entsprechenden Größen der Transistoren 22n und 22p beim Anwenden dieser Erfindung nicht besonders wichtig sind.
Die Drain-Elektroden der Transistoren 22n und 22p sind mit dem Eingang des CMOS-Inverters 24 verbunden. Der CMOS-Inverter 24 ist ähnlich dem Inverter ausgeführt, der durch die Transistoren 22p und 22n gebildet wird, und wird vorzugsweise durch die Spannung am Anschluß VREF vorgespannt. Der Ausgang des Inverters 24 ist mit den Gates der Transistoren 26p und 26n verbunden, die einen weiteren CMOS-Inverter bilden.
Bei dem von den Transistoren 26p und 26n gebildeten Inverter wird die Source-Elektrode des Transistors 26p durch die Spannung am Anschluß VEXT vorgespannt, die Source-Elektrode des Transistors 26n ist mit Masse verbunden und die Drain-Elektroden der Transistoren 26p und 26n sind miteinander verbunden. Es ist in diesem Ausführungsbeispiel vorzuziehen, daß das Verhältnis von Breite zu Länge des Transistors 26n viel größer als das Verhältnis von Breite zu Länge des Transistors 26p ist. Zum Beispiel kann der Transistor 26n ein Verhältnis von Breite zu Länge von etwa 15 haben, während das Verhältnis von Breite zu Länge des Transistors 26p in der Größenordnung von 4 sein kann. Die relativ kleine Größe wird für den Transistor 26p in diesem Beispiel bevorzugt, weil der Inverter 24 durch die Spannung am Anschluß VREF vorgespannt ist, während die Source-Elektrode des Transistors 26p durch die Spannung am Anschluß VEXT vorgespannt ist. Da die Spannung an VEXT die Spannung an VREF übersteigt, wenn die Spannung an VEXT den positiv werdenden Auslösepunkt überschritten hat, wird der Transistor 26p an seiner Source- Elektrode eine höhere Spannung als an seinem Gate haben und in diesem Zustand wahrscheinlich nicht sperren. Die geringe Größe des Transistors 26p bewirkt daher einen verringerten Gleichspannungsverlust über den Inverter, der durch die Transistoren 26n und 26p gebildet wird, wenn die Spannung am Anschluß VEXT den positiv werdenden Auslösepunkt überschritten hat.
Die Drain-Elektroden der Transistoren 26n und 26p sind mit dem Eingang eines Inverters 28 verbunden, der durch die Spannung am Anschluß VEXT vorgespannt ist. Der Ausgang des Inverters 28 ist seinerseits mit dem Eingang des Inverters 30 verbunden, der auch durch die Spannung am Anschluß VEXT vorgespannt ist. Der Ausgang des Inverters 30 dient als Ausgang der Schaltung und steuert den Anschluß OUT. Die Inverter 28 und 30 dienen als Puffer für das Ausgangssignal der Schaltung und dazu, das logische Ausgangssignal der Schaltung in Abhängigkeit davon einzustellen, ob die externe Spannung am Anschluß VEXT über dem gewünschten Schwellwert liegt oder nicht. In diesem Ausführungsbeispiel wird am Anschluß OUT ein logisches LOW-Pegelsignal gewünscht, wenn die Spannung am Anschluß VEXT einen bestimmten Wert übersteigt, der größer ist als die Spannung am Anschluß VREF, was nachfolgend beschrieben wird.
Gemäß diesem Ausführungsbeispiel der Erfindung liefert der P- Kanal-Transistor 32 eine Rückmeldung an die Serienkette der Transistoren 10, 12, 14 und 16. Die Source-Elektrode und der Substratpunkt des Transistors 32 sind mit der Source-Elektrode eines der Transistoren in der Kette verbunden, in diesem Fall mit der des Transistors 14. Die Drain-Elektrode des Transistors 32 ist mit der Source-Elektrode eines anderen Transistors in der Kette verbunden, in diesem Fall mit der Source-Elektrode des Transistors 16. Das Gate des Transistors 32 ist mit einem Punkt in der Ausgangspufferkette in einer Weise verbunden, daß der Transistor 32 leitend ist, wenn die Spannung am Anschluß VEXT über dem erwünschten Schwellwert liegt. In diesem Beispiel ist das Gate des Transistors 32 mit den Drain-Elektroden der Transistoren 26p und 26n verbunden.
Der Zweck des Transistors 32 ist, die elektrische Länge der Serienkette der Transistoren 10, 12, 14 und 16 als Reaktion auf die Spannung am Anschluß VEXT zu verändern. In dem Beispiel von Fig. 1 wird der Transistor 14 durch den Transistor 32 kurzgeschlossen, wenn der Transistor 32 leitend ist, so daß nur drei Transistoren zwischen dem Anschluß VEXT und dem Knotenpunkt 18 elektrisch in Serie geschaltet sind, statt aller vier Transistoren 10, 12, 14 und 16, die elektrisch in Serie liegen, wenn der Transistor 32 gesperrt ist. Natürlich kann die Source- Drain-Strecke des Rückkopplungstransistors 32 alternativ über einen anderen der Transistoren 10, 12, 14 und 16 verbunden sein, um den gleichen Hysterese-Effekt zu erreichen, was nachfolgend beschrieben wird. Außerdem kann der Rückkopplungstransistor 32 über mehr als einen der Transistoren 10, 12, 14 und 16 in der Kette geschaltet sein, wenn gewünscht wird, daß die Hystereseschleife in der Übertragungscharakteristik breiter ist.
Die Source-Drain-Strecke des P-Kanal-Transistors 21 ist zwischen die Drain-Elektrode des Transistors 20 und Masse geschaltet. Das Gate des Transistors 21 empfängt die Referenzspannung, die durch den Anschluß VREF dargestellt ist. Der Zweck des Transistors 21 ist es, sicherzustellen, daß der Knotenpunkt der Gates der Transistoren 22p und 22n vollständig entladen ist, wenn die Spannung am Anschluß VEXT unter dem Erkennungswert liegt. Für den Fall, daß die Schaltung von Fig. 1 dafür gedacht ist, am Anschluß VEXT eine Überspannungsbedingung zu erkennen (d. h., eine Stromversorgungsspannung, die über der spezifizierten Betriebsspannung liegt), wird der Transistor 20 in dem gesperrten Zustand bleiben, und der Transistor 21 wird leitend sein, so daß sich der logische Status an den Gates der Transistoren 22n und 22p auf einem definierten LOW-Pegel befindet. Da der Transistor 21 eingeschaltet bleibt, auch wenn der Transistor 20 durchgeschaltet ist (d. h., wenn eine Überspannungsbedingung erkannt wurde), weil sein Gate an der Referenzspannung VREF liegt, ist das Verhältnis von Breite zu Länge des Transistors 21 vorzugsweise viel kleiner als das Verhältnis von Breite zu Länge des Transistors 20. In dem bevorzugten Ausführungsbeispiel ist das Verhältnis von Breite zu Länge des Transistors 20 in der Größenordnung von 100, während das Verhältnis von Breite zu Länge von Transistor 21 in der Größenordnung von 0,05 liegt. Dieses kleine Verhältnis von Breite zu Länge für den Transistor 21 minimiert somit den Gleichstrom, der vom Anschluß VEXT über die Transistoren 10, 12, 14, 16, 20 und 22 nach Masse gezogen wird.
Die Funktion der Schaltung von Fig. 1 wird nun unter Bezugnahme auf die Übertragungscharakteristik von Fig. 2 beschrieben. Für diese Beschreibung beginnt die Übertragungscharakteristik von Fig. 2 mit der Spannung am Anschluß VEXT mit einem Wert VA, der ausreichend ist, um die Referenzspannungs-Erzeugerschaltung (in Fig. 1 nicht gezeigt) zu veranlassen, eine Referenzspannung VREF' an den Anschluß VREF anzulegen, die für Stromversorgungsspannungen oberhalb VA im wesentlichen auf dem Wert VREF' bleibt.
Der Transistor 20 wird im gesperrten Zustand bleiben, bis die Spannung an seiner Drain-Elektrode, d. h. am Schaltungspunkt 18, die Spannung VREF' an seinem Gate um den Wert der Schwellwertspannung des Transistors 20 überschreitet. Da der P-Kanal- Transistor 20 sich vorzugsweise im Anreicherungsmodus befindet, wird der absolute Wert der Schwellwertspannung des P-Kanal- Transistors 20 nachfolgend mit Vt20 bezeichnet; natürlich kann für den Transistor 20 alternativ eine Verarmungsvorrichtung mit der passenden Änderung im Verhalten der Schaltung verwendet werden. Da jedoch vier Transistoren 10, 12, 14 und 16 zwischen dem Anschluß VEXT und dem Schaltungspunkt 18 in Serie geschaltet sind, liegt die Spannung am Schaltungspunkt 18 auf einem Wert von ungefähr der Spannung am Anschluß VEXT abzüglich der Schwellwertspannungen der Transistoren in der Serienkette, die in diesem Fall 4Vtp betragen. Daher schaltet der Transistor 20 nicht durch, bevor die Spannung am Anschluß VEXT den Wert erreicht:
VREF' + 4Vtp + Vt20
Wenn der Transistor 20 im gesperrten Zustand ist, was dann der Fall ist, wenn die Spannung am Anschluß VEXT in Fig. 2 den Wert VA hat, zieht der Transistor 21 die Spannung an den Gates der Transistoren 22n und 22p auf Massepotential. Dies legt die Spannung VREF', die die Source-Elektrode des Transistors 22p vorspannt, an den Eingang des Inverters 24. Der Ausgang des Inverters 24 wird somit auf Massepotential gezogen, was den Transistor 26p durchschaltet und den Transistor 26n sperrt. Die Spannung am Anschluß VEXT wird daher an das Gate des Transistors 32 angelegt, wodurch dieser in dem gesperrten Zustand gehalten wird. Außerdem liegt dadurch, daß die Inverter 28 und 30 auf die Spannung an den Drain-Elektroden der an VEXT liegenden Transistoren 26p und 26n ansprechen, die Spannung vom Anschluß VEXT an dem Anschluß OUT an. Gemäß diesem Ausführungsbeispiel entspricht dies einem logischen HIGH-Pegel und zeigt dem restlichen Teil der integrierten Schaltung, in dem die Schaltung von Fig. 1 enthalten ist, an, daß die am Anschluß VEXT anliegende Stromversorgungsspannung unter dem Auslösepunkt liegt.
Wie in Fig. 2 gezeigt, folgt in diesem Bereich der Transfercharakteristik die Spannung am Anschluß OUT der Spannung am Anschluß VEXT, da die externe Stromversorgungsspannung den Inverter 30 vorspannt.
Wenn die externe Stromversorgungsspannung am Anschluß VEXT den Wert VREF' + 4Vtp + Vt20 erreicht, wird die Spannung am Schaltungspunkt 18 (der Source-Elektrode des Transistors 20) genügend hoch, so daß der Transistor 20 durchschaltet. Dies veranlaßt die Spannung an den Gates der Transistoren 22p und 22n, den Wert VREF' + 4Vtp + Vt20 zu erreichen, der in diesem bevorzugten Ausführungsbeispiel über der Schwellwertspannung des Transistors 22n liegt, so daß die Drain-Elektroden der Transistoren 22n und 22p über den Transistor 22n auf Massepotential gezogen werden. Dies veranlaßt das Ausgangssignal des Inverters 24, den Wert VREF' zu erreichen, der auch über der Schwellwertspannung des Transistors 26n liegt und was den Transistor 26n leitend und den Transistor 26p weitgehend nichtleitend werden läßt.
Nach dem Durchschalten des Transistors 26n wird das Eingangssignal des Inverters 28 nach LOW gezogen, so daß, wie in Fig. 2 gezeigt, über den Inverter 30 das Ausgangssignal der Schaltung am Anschluß OUT auf LOW (für den Inverter auf VOL) gezogen wird. Der Logikpegel LOW am Anschluß OUT meldet somit, daß die externe Stromversorgungsspannung den Überspannungsbedingungs- Auslösepunkt von VREF' + 4Vtp + Vt20 erreicht hat, und der Rest der integrierten Schaltung, der auf den Anschluß OUT anspricht, kann entsprechend reagieren.
Folglich wird das Gate des Transistors 32, sobald der Transistor 26n durch das Ausgangssignal des Inverters 24 durchgeschaltet worden ist, auf Massepotential gezogen. Dies schaltet den P-Kanal-Transistor 32 durch, so daß die Source-Elektrode und die Drain-Elektrode des Transistors 14 in der Serien-Diodenkette über den Transistor 32 kurzgeschlossen werden. Dies verringert die Spannung, die am Anschluß VEXT benötigt wird, damit der Transistor 18, durch die Schwellwertspannung der Transistoren über den Transistor 32 kurzgeschlossen, durchgeschaltet bleibt. Weil ein Transistor 14 durch den Transistor 32 kurzgeschlossen wird, ist die Spannung, bei welcher der Anschluß VEXT den Transistor 20 durchgeschaltet und andererseits die Spannung am Anschluß OUT bei dem Logikpegel LOW halten kann, in diesem Fall: VREF' + 3Vtp + Vt20
Da die Spannung am Anschluß VEXT von dein Wert VB, der über VREF' + 4Vtp + Vt20 liegt, abfällt, wird die Spannung am Anschluß OUT daher auf LOW bleiben, bis die Spannung am Anschluß VEXT auf den Wert VREF' + 3Vtp + Vt20 abfällt. Bei diesem Punkt wird die Spannung am Anschluß OUT wieder weitgehend dem Wert am Anschluß VEXT folgen, wie in Fig. 2 gezeigt wird.
Die Schaltung von Fig. 1 bildet somit entsprechend dem bevorzugten Ausführungsbeispiel der Erfindung eine Erkennungsschaltung für die Stromversorgungsspannung, die in ihrer Übertragungscharakteristik eine Hysterese aufweist. Diese Hysterese verringert die Möglichkeit, daß geringe Schwankungen der anliegenden Spannung im Bereich des Auslösepunkts nicht Schwingungen an dem Ausgang der Schaltung erzeugen, die speziell für die Anwendungen dieser Schaltung zum Feststellen des Einschaltens und einer Überspannung die Funktion des integrierten Schaltungschips, in dem die Schaltung von Fig. 1 enthalten ist, instabil machen würde. In der bezüglich den Fig. 1 und 2 beschriebenen Schaltung müßten die Schwankungen bei der am Anschluß VEXT angelegten Stromversorgungsspannung in der Größenordnung von einem Vtp (z. B. etwa 0,7 V) liegen, um eventuell ein Schwingen zu verursachen.
Die Schaltung in Fig. 1 weist auch eine solche Hysterese in einer Art auf, die nicht von entsprechenden Vorrichtungsgrößen und Verhältnissen von Vorrichtungsgrößen abhängig ist. Der Betrag der Hysterese hängt von der Schwellwertspannung der Anzahl an Transistoren ab, die der Rückkopplungstransistor 32 kurz schließt, sobald VEXT den positiv werdenden Auslösepunktpegel erreicht. Die Schwellwertspannung eines MOS-Transistors, wie z. B. der Transistoren 10, 12, 14 und 16, hängt nicht stark von der Transistor-Kanallänge ab (außer bei Transistoren mit sehr kurzer Kanallänge, wie z. B. unter einem um), sondern mehr von dem Dotierungsgrad der Wannen und von der Dosis eines Schwellwertanpassungs-Ioneneinsatzes, was bei Fachleuten bekannt ist, wobei in der modernen Technologie beides leicht steuerbar ist. Selbst bei Transistoren mit relativ großer Kanallänge hängt das Verhältnis von Breite zu Länge des Transistors jedoch sehr von den strukturierten und geätzten Größen des Gates ab, die bei modernen integrierten Schaltungen oft der minimalen Merkmalsgröße entspricht, die durch den speziellen Herstellungsprozeß erreichbar ist.
In diesem Ausführungsbeispiel liegt die bevorzugte Kanallänge der Transistoren 10, 12, 14 und 16 im Bereich von 2,0 in. Da die Hysterese durch die Schwellwertspannungen der Transistoren 10, 12, 14 und 16 definiert ist, und da die Schwellwertspannung der Transistoren mit einer solchen Kanallänge mit den Änderungen in der physikalischen Breite der Gate-Elektrode nicht sehr variiert, ist die Hysterese der Schaltung von Fig. 1 im Verhältnis zu herkömmlichen Schaltungen, in denen die Hysterese von den Vorrichtungsgrößen und -verhältnissen abhängt, besser steuerbar. Außerdem ist hier anzumerken, daß die Breite der Hysterese in der Übertragungscharakteristik in dem Konzept der Schaltung von Fig. 1 durch Feststellen der Anzahl der durch den Rückkopplungstransistor 32 kurzgeschlossenen Transistoren leicht wählbar sein kann.
Obwohl die Erfindung hier unter Bezugnahme auf ihr bevorzugtes Ausführungsbeispiel ausführlich beschrieben worden ist, ist zu erkennen, daß diese Beschreibung nur als Beispiel und nicht in einem begrenzten Sinne aufgefaßt werden darf. Ferner ist zu erkennen, daß zahlreiche Veränderungen in den Details der Ausführungsbeispiele der Erfindung und zusätzliche Ausführungsbeispiele der Erfindung für Durchschnittsfachleute offensichtlich sein werden und von ihnen erreicht werden können, die auf diese Beschreibung Bezug nehmen. Solche Änderungen können, ohne sich darauf zu beschränken, die Verwendung von Transistortypen mit zu denen der aufgezeigten entgegengesetzter Leitfähigkeit, die Verwendung der N-Kanal- oder P-Kanal-Transistoren nur anstelle von CMOS und die Verwendung eines N-Kanal-Transistors für den Rückkopplungstransistor 32 (wobei sein Gate mit dem vorherigen oder nachfolgenden Inverter in der Kette daneben verbunden ist) beinhalten. Es wird angenommen, daß solche Änderungen und zusätzliche Ausführungsbeispiele innerhalb des Rahmens der Erfindung liegen, wie nachfolgend beansprucht wird.

Claims

1. Schaltung zum Feststellen einer Spannung, mit:

mehreren Lastbauelementen (10, 12, 14, 16), die in Serie zwischen eine Klemme (VEXT) und einen Vergleichsschaltungspunkt (18) geschaltet sind;

einem Ansteuertransistor (20), dessen Gate an eine Referenzspannung (VREF) gelegt ist und dessen Source-Drain-Strecke zwischen dem Vergleichsschaltungspunkt (18) und einem Ansteuerschaltungspunkt liegt; und

einem Rückkopplungstransistor (32), dessen Gate mit dem Ansteuerschaltungspunkt verbunden ist und der leitend ist, wenn die Spannung am Vergleichsschaltungspunkt (18) die Referenzspannung (VREF) übersteigt,

gekennzeichnet durch

die Parallelschaltung der Source-Drain-Strecke des Rückkopplungstransistors (32) zu wenigstens einem der Lastbauelemente (10, 12, 14, 16), so daß das wenigstens eine Lastbauelement (10, 12, 14, 16) parallel zu der Source-Drain-Strecke des Rückkopplungstransistors (32) von dem Rückkopplungstransistor (32) kurzgeschlossen wird, wenn der Rückkopplungstransistor (32) leitend ist.

2. Schaltung nach Anspruch 1, bei welcher die Lastbauelemente (10, 12, 14, 16) Dioden sind.

3. Schaltung nach Anspruch 1, bei welcher die Lastbauelemente (10, 12, 14, 16) jeweils einen MOS-Transistor umfassen, dessen Gate und Drain verbunden sind.

4. Schaltung nach einem der vorhergehenden Ansprüche, ferner enthaltend einen Entladungstransistor (21), dessen Source- Drain-Strecke zwischen den Ansteuerschaltungspunkt und ein gemeinsames Potential eingefügt ist und dessen Gate an die Referenzspannung (VREF) gelegt ist.

5. Schaltung nach Anspruch 4, bei welcher das Verhältnis von Breite zu Länge des Entladungstransistors (21) wesentlich kleiner als das des Ansteuertransistors (20) ist.

6. Schaltung nach einem der vorhergehenden Ansprüche, ferner enthaltend einen Puffer (26p, 26n), dessen Eingang mit dem Ansteuerschaltungspunkt verbunden ist, wobei das Gate des Rückkopplungstransistors (32) über den Puffer (26p, 26n) mit dem Ansteuerschaltungspunkt verbunden ist.

7. Schaltung nach einem der vorhergehenden Ansprüche, ferner enthaltend einen Ausgangspuffer (28, 30), dessen Eingang mit dem Ansteuerschaltungspunkt verbunden ist und der einen Ausgang aufweist, wobei der Ausgangspuffer (28, 30) durch die Spannung an dem Anschluß (VEXT) vorgespannt ist.

8. Schaltung nach einem der vorhergehenden Ansprüche, bei welcher die Source-Drain-Strecke des Rückkopplungstransistors (32) parallel zu mehreren der Lastbauelemente (10, 12, 14, 16) geschaltet ist.

9. Schaltung nach einem der vorhergehenden Ansprüche, bei welcher der Rückkopplungstransistor (32) abhängig davon leitend ist, daß der Ansteuertransistor (20) leitet.