DE69016850T2 - Lade-Entladeschaltung. - Google Patents

Lade-Entladeschaltung.

Info

Publication number
DE69016850T2
DE69016850T2 DE69016850T DE69016850T DE69016850T2 DE 69016850 T2 DE69016850 T2 DE 69016850T2 DE 69016850 T DE69016850 T DE 69016850T DE 69016850 T DE69016850 T DE 69016850T DE 69016850 T2 DE69016850 T2 DE 69016850T2
Authority
DE
Germany
Prior art keywords
transistor
circuit
current
terminal
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69016850T
Other languages
English (en)
Other versions
DE69016850D1 (de
Inventor
Kotaro Takagi
Satoshi Yokoya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of DE69016850D1 publication Critical patent/DE69016850D1/de
Publication of DE69016850T2 publication Critical patent/DE69016850T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • Die Erfindung betrifft ein PLL-System, speziell eine Ladungspumpschaltung mit einem solchen System.
  • Das Dokument US-A-4,745,372 offenbart in seinen Fig. 1 und 8 und in der zugehörigen Beschreibung eine Ladungspumpschaltung innerhalb eines PLL-Systems, die folgendes aufweist:
  • - einer Reihenschaltung aus einem ersten Transistor und einem zweiten Transistor vom Typ, der zum Typ des ersten Transistors komplementär ist, zwischen einem Spannungsquelleanschluß und Masse;
  • - einem dritten Transistor, der so mit dem zweiten Transistor verbunden ist, daß er zusammen mit diesem eine Spiegelschaltung bildet; und
  • - einer Transistoreinrichtung, die mit dem ersten Transistor verbunden ist und in Reihe zum dritten Transistor zwischen den Spannungsquelleanschluß und Masse geschaltet ist;
  • Bei dieser bekannten Ladungspumpschaltung weist die Transistoreinrichtung nur einen einzigen als Diode wirkenden Transistor auf, um mit dem ersten Transistor eine Spiegelschaltung zu bilden. Die Diodentransistoren in beiden Spiegelschaltungen sind über einen Widerstand miteinander verbunden, der über einen Schalter kurzgeschlossen werden kann. Abhängig davon, ob der Schalter dauernd offen oder ob er gepulst wird, arbeitet die Ladungspumpschaltung in einer von zwei verschiedenen Modi. Wenn der Schalter gepulst wird, befindet sich die Schaltung in einem synchronisierten Modus mit einem engen Störsignalband, wohingegen dann, wenn der Schalter offen ist, die Schaltung für schnelles Ansprechverhalten bei einem Einfangübergang sorgt. Diese bekannte Ladungspumpschaltung weist den Nachteil auf, daß dann, wenn sie in einem PLL-System verwendet wird, die Grenzfrequenz des Schleifenfilters nicht unabhängig von der Schleifenverstärkung des Systems eingestellt werden kann, und umgekehrt.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Ladungspumpschaltung innerhalb eines PLL-Systems zum Laden eines Schleifenfilters zu schaffen, wobei die Grenzfrequenz des Schleifenfilters unabhängig von der Schleifenverstärkung des PLL-Systems ist, und umgekehrt.
  • Die erfindungsgemäße Schaltung ist durch die Lehre des beigefügten Anspruchs definiert.
  • Die Erfindung wird auf Grundlage von Ausführungsbeispielen, die durch die beigefügten Zeichnungen veranschaulicht sind, detaillierter erläutert.
  • Fig. 1 ist ein teilweises schematisches Schaltbild, das ein erstes Ausführungsbeispiel einer Ladungspumpschaltung und eines PLL-Systems gemäß der Erfindung veranschaulicht;
  • Fig. 2 ist ein Diagramm betreffend bestimmte Betriebscharakteristiken des erfindungsgemäßen PLL-Systems; und
  • Fig. 3 ist ein teilweise schematisches Schaltbild, das ein zweites Ausführungsbeispiel seiner Ladungspumpschaltung und eines PLL-Systems gemäß der Erfindung veranschaulicht.
  • Fig. 1 veranschaulicht ein PLL-System gemäß dem ersten Ausführungsbeispiel der Erfindung.
  • Bei einer Ladungspumpschaltung 21 beim Ausführungsbeispiel 35 von Fig. 1 sind die Source-Drain-Pfade von p-Kanal-FETs Q&sub3; und Q&sub4; in Reihe zwischen einen positiven Anschluß T&sub3; einer Spannungsquelle und einen Ausgangsanschluß T&sub2; der Ladungspumpschaltung 21 geschaltet. Die Ladungspumpschaltung 21 beinhaltet auch auch n-Kanal-FETs Q&sub5; und Q&sub6;, deren Drain- Source-Pfade in Reihe zwischen den Ausgangsanschluß T&sub2; und Schaltungsmasse geschaltet sind. Der FET Q&sub3; ist ein Stromquellentransistor, der einen Ladestrom i&sub3; mit konstanter Stärke in einer ersten Richtung zum Ausgangsanschluß T&sub2; führt, um ein Schleifenfilter 22 zu laden, das nachfolgend detaillierter beschrieben wird. Der FET Q&sub6; ist ein Stromsenketransistor, der einen Entladestrom i&sub6; mit konstanter Stärker in einer zweiten Richtung vom Ausgangsanschluß T&sub2; gegen Schaltungsmasse zieht, um das Schleifenfilter 22 zu entladen. Der FET Q&sub4; arbeitet als erster Schalttransistor zum Steuern des Anlegens des vom Stromquelletransistor Q&sub3; gelieferten Ladestroms i&sub3;, während der FET Q&sub5; als zweiter Schalttransistor zum Steuern des Flusses des Entladestroms i&sub6; vom Ausgangsanschluß T&sub2; gegen Masse durch den Stromsenketransistor Q&sub6; dient.
  • Eine Stromspiegelschaltung 11 beinhaltet an ihrer Eingangsseite einen p-Kanal-FET Q&sub1;, dessen Sourceelektrode mit dem Anschluß T&sub3; verbunden ist und dessen Drain- und Gateelektrode beide mit einem Steueranschluß T&sub1; der Ladungspumpschaltung 21 verbunden sind. Der FET Q&sub3; ist an der Ausgangsseite der Stromspiegelschaltung 11 so angeordnet, daß seine Gateelektrode mit der des FET's Q&sub1; verbunden ist. Ein weiterer p-Kanal-FET Q&sub2; ist ebenfalls mit der Ausgangsseite der Stromspiegelschaltung 11 so verbunden, daß seine Gateelektrode mit derjenigen des FET's Q&sub1; verbunden ist und seine Sourceelektrode mit derjenigen des FET's Q&sub1; zusammen an den Anschluß T&sub3; angeschlossen ist.
  • Eine zweite Stromspiegelschaltung 12 beinhaltet einen n-Kanal-FET Q&sub7;, dessen Sourceelektrode mit Schaltungsmasse verbunden ist und dessen Drain- und Gateelektrode mit der Drainelektrode des FET's Q&sub2; verbunden sind. Der Stromsenketransistor Q&sub6; bildet die Ausgangsseite der Stromspiegelschaltung 12 in solcher Weise, daß seine Gateelektrode mit der des FET's Q&sub7; verbunden ist.
  • Der Ausgangsanschluß U' einer digitalen Phasenvergleichsschaltung 4 ist mit der Gateelektrode des ersten Schalttransistors Q&sub4; verbunden und der Ausgangsanschluß D' der digitalen Phasenvergleichsschaltung 4 ist über einen Inverter Q&sub8; mit der Gateelektrode des zweiten Schalttransistors Q&sub5; verbunden. Die digitale Phasenvergleichsschaltung 4 und die Ladungspumpschaltung 21 sind zusammen mit Frequenzteilerschaltungen 2 und 3 als integrierte Schaltung 23 ausgebildet, wie in Fig. 1 angedeutet.
  • Ein Widerstand R&sub2; ist zwischen den Steueranschluß T&sub1; und Schaltungsmasse geschaltet. Ein erster Anschluß eines Widerstands R&sub1; ist mit dem Steueranschluß T&sub1; verbunden und der zweite Anschluß ist mit dem Kollektor eines npn-Transistors Q&sub9; verbunden, dessen Emitter mit Schaltungsmasse verbunden ist.
  • Das Schleifenfilter 22 beinhaltet einen zwischen den Ausgangsanschluß T&sub2; und Schaltungsmasse geschalteten Kondensator C&sub1;. Das Schleifenfilter 22 beinhaltet ferner einen Widerstand R&sub3;, dessen erster Anschluß mit dem Ausgangsanschluß T&sub2; der Ladungspumpschaltung 21 verbunden ist, und einen Kondensator T&sub2;, dessen erster Anschluß mit dem zweiten Anschluß des Widerstands R&sub3; verbunden ist und dessen zweiter Anschluß mit der Schaltungsmasse verbunden ist. Das Schleifenfilter 22 erzeugt am Anschluß T&sub2; eine Spannung E&sub6;, die das Schleifenfilter 22 dem Steueranschluß eines VCO's 7 zuführt.
  • Die digitale Phasenvergleichsschaltung 4 erhält ein erstes und ein zweites Phasenvergleichssignal R und V als Eingangssignale und erzeugt ein erstes und ein zweites Phasendifferenzsignal U und D als Ausgangssignale, wie z.B. aus US-A- 4,745,372 bekannt. Demgemäß wird die Beziehung zwischen dem ersten und zweiten Phasendifferenzsignal U und D, wie sie von der Phasenvergleichsschaltung 4 erzeugt werden, zur Phasendifferenz zwischen dem ersten und zweiten Phasenvergleichssignal R und V, wie sie dieser als Eingangssignale zugeführt werden, im wesentlichen durch die diskontinuierliche Linie A von Fig. 2 wiedergegeben.
  • Im Betrieb verfügt der im FET Q&sub1; fließende Strom i&sub1; über konstante Stärke, und zwar abhängig vom Pegel des an die Basis des Transistors Q&sub9; angelegten Signals, wie nachfolgend vollständiger erörtert. Da die FETs Q&sub1; und Q&sub3; jeweilige Eingangs- und Ausgangsabschnitte der Stromspiegelschaltung 11 bilden, ist die Stärke des im Source-Drain-Pfad des FET's Q&sub3; fließenden Stroms i&sub3; derjenigen des Stroms i&sub1; im FET Q&sub1; gleich. Da die FETs Q&sub1; und Q&sub2; auf entsprechende Weise einen jeweiligen Eingangs- und Ausgangsabschnitt der Stromspiegelschaltung 11 bilden, ist auch der im Source-Drain-Pfad des FET's Q&sub2; fließende Strom der Stärke nach derjenigen des Stroms i&sub1; gleich und daher derjenigen des Stroms i&sub3;. Da die FETs Q&sub7; und Q&sub6; Eingangs- bzw. Ausgangsabschnitte der Stromspiegelschaltung 12 bilden, ist der im Source-Drain-Pfad des FET's Q&sub6; fließende Strom i&sub6; dem im Source-Drain-Pfad des FET's Q7 fließenden Strom gleich. Da der im Source-Drain- Pfad des FET's Q&sub7; fließende Strom demjenigen gleich ist, der im Source-Drain-Pfad des FET's Q&sub2; fließt und da er daher auch dem Strom i&sub3; gleich ist, ist ersichtlich, daß die Stärken der Ströme i&sub3; und i&sub6;, wenn sie durch die Schalttransistoren Q&sub4; bzw. Q&sub5; fließen können, dieselbe Stärke aufweisen. Demgemäß erzwingt die Ladungspumpschaltung 21, daß die Stärken der Ströme i&sub3; und i&sub6; immer dann, wenn die jeweiligen Schalttransistoren Q&sub4; bzw. Q&sub5; eingeschaltet sind, derjenigen des Bezugsstroms i&sub1; gleich sind.
  • Im Betrieb wird der Schalttransistor Q&sub4; eingeschaltet und der Schalttransistor Q&sub5; wird ausgeschaltet, wenn das Phasenvergleichssignal V phasenmäßig in bezug auf das Phasenvergleichssignal R verzögert ist, wodurch sich das Phasendifferenzsignal U im logischen Zustand "0" befindet und das Phasendifferenzsignal D im logischen Zustand "1" befindet. Demgemäß wird dann der konstante Strom i&sub3; dem Schleifenfilter 22 zugeführt, um die Kondensatoren C&sub1; und C&sub2; zu laden, um den Pegel der Ausgangsspannung E&sub6; des Schleifenfilters 22 zu erhöhen. Demgemäß wird die Phase (d.h. die Schwingungsfrequenz) des vom VCO 7 erzeugten Schwingungssignals vorgestellt. Da die Kondensatoren C&sub1; und C&sub2; durch den Strom i&sub3; mit konstanter Stärke geladen werden, wächst der Spannungspegel E&sub6; linear an.
  • Wenn das zweite Phasenvergleichssignal V phasenmäßig in bezug auf das erste Phasenvergleichssignal R voreilt, wodurch sich das erste Phasendifferenzsignal U im logischen Zustand "1" befindet, während sich das zweite Phasendifferenzsignal D im logischen Zustand "0" befindet, wird der erste Schalttransistor Q&sub4; ausgeschaltet, während der zweite Schalttransistor Q&sub5; eingeschaltet wird, so daß die Kondensatoren C&sub1; und C&sub2; dadurch mit dem konstanten Strom i&sub6; entladen werden. Demgemäß erniedrigt dies gleichzeitig den Pegel der Ausgangsspannung E&sub6; des Schleifenfilters 22 auf lineare Weise, so daß die Phase des vom VCO 7 erzeugten Schwingungssignals verzögert wird.
  • Ferner sind dann, wenn das erste und zweite Phasenvergleichssignal R und V in Phase sind, wodurch das erste und zweite Phasendifferenzsignal U und D im logischen Zustand "1" sind, der erste und zweite Schalttransistor Q&sub4; und Q&sub5; beide ausgeschaltet, so daß weder der Strom i&sub3; noch der Strom 16 zum Ausgangsanschluß T&sub2; fließen kann. Demgemäß werden die Kondensatoren C&sub1; und C&sub2; weder geladen noch entladen und der Ausgangsspannungsspannungspegel E&sub6; bleibt auf konstantem Wert, so daß die Phase des vom VCO 7 erzeugten Schwingungssignals entsprechend unverändert bliebt.
  • Wie vorstehend angegeben schalten, wenn die Phasenvergleichssignale R und V in Phase sind, sowohl das erste als auch das zweite Phasendifferenzsignal U und D während einer kurzen Zeitspanne, die mit den Hinterkanten der Phasenvergleichssignale R und V beginnt, in den logischen Zustand "0", bevor sie mit dem Ende der kurzen Zeitspanne zum logischen Zustand "1" zurückkehren. Da jedoch die Stärken des Lade- und des Entladestroms i&sub3; bzw. i&sub6; gleich sind, addieren sie sich zu null auf, wenn sowohl der erste als auch der zweite Schalttransistor Q&sub4; und Q&sub5; durch die logischen Pegel "0" des ersten und zweiten Phasendifferenzsignals U und D eingeschaltet werden. Demgemäß werden die Kondensatoren C&sub1; und C&sub2; des Schleifenfilters 22 in einer solchen Zeitspanne weder geladen noch entladen und der Pegel der Ausgangsspannung i&sub6; bleibt auf konstantem Wert, so daß die Phase des vom VCO 7 erzeugten Schwingungssignals unverändert bleibt.
  • Es wird erneut auf Fig. 2 Bezug genommen, gemäß der die durchgehende Linie C die Beziehung der Phasendifferenz ΔΘ zwischen den in die Phasenvergleichsschaltung 4 eingegebenen Phasenvergleichssignalen V und R und den Lade- und Entladeperioden zeigt, wie sie daraufhin von der Ladungspumpschaltung 21 erzeugt werden. Es ist daraus erkennbar, daß zwischen der Phasendifferenz ΔΘ und den sich ergebenden Ladeund Entladeperioden eine lineare Beziehung existiert. Da die Ladungspumpschaltung 21 den Lade- und Entladestrom i&sub3; bzw. i&sub6; liefert, die konstante Stärke aufweisen, ist ersichtlich, daß das Ausführungsbeispiel von Fig. 1 für eine lineare Beziehung zwischen der Phasendifferenz ΔΘ und der Steuerspannung E&sub6; selbst bei beliebig kleinen Phasendifferenzen sorgt Demgemäß ändert sich die Phase des vom VCO 7 erzeugten Schwingungssignals linear mit der Phasendifferenz ΔΘ zwischen dem ersten und zweiten Phasenvergleichssignal R und V.
  • Wenn der Transistor Q&sub9; ausgeschaltet wird, fließt der Bezugsstrom i&sub1; nur durch den Widerstand R&sub2;, so daß der Bezugsstrom I&sub1; durch die relativ hohe Impedanz, wie sie der Widerstand R&sub2; alleine darstellt, auf einem relativ kleinen Wert gehalten wird. Wenn jedoch der Transistor Q&sub9; eingeschaltet wird, kann der Strom i&sub1; durch die Parallelschaltung aus den Widerständen R&sub1; und R&sub2; fließen, so daß die Stärke des durch den FET Q&sub1; fließenden Stroms i&sub1; ansteigt. Da die Ströme i&sub3; und i&sub6; der Stärke nach mit dem Bezugsstrom i&sub1; übereinstimmen, ist ersichtlich, daß eine Einrichtung vorhanden ist, um die Stärken der konstanten Ströme 13 und 16 dadurch einzustellen, daß der EIN/AUS-Zustand des Transistors Q&sub9; gesteuert wird. Da sich die Ausgangsspannung E&sub6; des Schleifenfilters 22 linear mit der Stärke der Ströme i&sub3; und i&sub6; ändert, ist erkennbar, daß durch Einstellen der Stärke der konstanten Ströme i&sub3; und i&sub6; durch Auswählen des EIN/AUS-Zustandes des Transistors Q&sub9; die Schleifenverstärkung der PLL- Schaltung eingestellt wird. Es ist auch zu beachten, daß die Synchronisierungszeit für die PLL-Schaltung wahlweise dadurch verringert werden kann, daß die Schleifenverstärkung auf die vorstehend genannte Weise erhöht wird. Da die Grenzfrequenz des Schleifenfilters 22 nur durch die Kondensatoren C&sub1; und C&sub2; sowie den Widerstand R&sub3; bestimmt wird, deren Werte von den Stärken des Lade- und des Entladestroms i&sub3; und i&sub6; unabhängig sind, bleibt die Grenzfrequenz des Schleifenfilters 22 vom Einstellen der Schleifenverstärkung auf die vorstehend genannte Weise unbeeinflußt. Es ist auch ersichtlich, daß die Schleifenverstärkung von der Grenzfrequenz unabhängig gemacht werden kann.
  • Unter Bezugnahme auf Fig. 3 wird nun ein zweites Ausführungsbeispiel eines erfindungsgemäßen PLL-Systems veranschaulicht. Elemente des Ausführungsbeispiels von Fig. 3, die in Fig. 1 dargestellten Elementen entsprechen, tragen dieselben Bezugszahlen.
  • Beim Ausführungsbeispiel von Fig. 3 sind der erste und zweite Stromquelletransistor Q&sub3; und Q&sub6; direkt mit dem Ausgangsanschluß T&sub2; verbunden, während der Source-Drain-Pfad des Stromquelletransistors Q&sub3; über den Widerstand R&sub6; mit dem positiven Anschluß T&sub3; der Spannungsquelle verbunden ist, während der Source-Drain-Pfad des Stromsenketransistors Q&sub6; über einen Widerstand R&sub8; mit Schaltungsmasse verbunden ist. Die Source des FET's Q&sub1; ist über einen Widerstand R&sub4; mit dem positiven Anschluß T&sub3; der Spannungsquelle verbunden, während die Source des FET's Q&sub2; über einen Widerstand R&sub5; mit dem positiven Anschluß T&sub3; der Spannungsquelle verbunden ist. Die Source des FET's Q&sub7; ist über einen Widerstand R&sub7; mit Schaltungsmasse verbunden. Der Source-Drain-Pfad eines p-Kanal- Nebenschluß-Schalt-FET's Q&sub1;&sub0; ist in Reihe mit dem Widerstand P&sub6; zwischen den Anschluß T&sub3; und Schaltungsmasse geschaltet und seine Gateelektrode ist über einen Inverter Q&sub1;&sub2; mit dem Ausgangsanschluß U' der Phasenvergleichsschaltung 4 verbunden. Demgemäß arbeitet der Nebenschluß-Schalttransistor Q&sub1;&sub0; so, daß er den Fluß des vom Stromquelletransistor Q&sub3; gelieferten Konstantstroms i&sub3; dadurch steuert, daß er den Strom i&sub3; immer dann nebenschließt, wenn das erste Phasendifferenzsignal U hoch ist.
  • Der Source-Drain-Pfad eines n-Kanal-Nebenschluß-Schalt-FET's Q&sub1;&sub1; ist in Reihe mit dem Widerstand R8 zwischen den Anschluß T&sub3; und Schaltungsmasse geschaltet und seine Gateelektrode ist mit dem Ausgangsanschluß D' der Phasenvergleichsschaltung 4 verbunden. Demgemäß wirkt der FET Q&sub1;&sub1; als zweiter Nebenschluß-Schalttransistor zum Steuern des Flusses des vom Stromsenketransistor Q&sub6; gelieferten Konstantstroms i&sub6; auf solche Weise, daß immer dann, wenn das vom Ausgangsanschluß D' der Phasenvergleichsschaltung 4 gelieferte zweite Phasendifferenzsignal im logischen Zustand "1" ist, der zweite Nebenschluß-Schalttransistor Q&sub1;&sub1; eingeschaltet wird, um den Strom i&sub6; nebenzuschließen, der andernfalls durch den Stromsenketransistor Q&sub6; fließen würde. In jeder anderen Hinsicht ist der Betrieb des Ausführungsbeispiels von Fig. 3 mit dem des Ausführungsbeispiels von Fig. 1 identisch.
  • Vom Fachmann ist leicht erkennbar, daß die Ausführungsbeispiele der Fig. 1 und 3 auf ähnliche Weise unter Verwendung von Bipolartransistoren anstelle von Feldeffekttransistoren (FETs), was hier speziell offenbart wurde, aufgebaut werden können.
  • Obwohl hier spezielle Ausführungsbeispiele der Erfindung detailliert unter Bezugnahme auf die beigefügten Zeichnungen beschrieben wurden, ist es zu beachten, daß die Erfindung nicht auf diese genauen Ausführungsbeispiele beschränkt ist und daß vom Fachmann verschiedene Änderungen und Modifikationen vorgenommen werden können, ohne vom Schutzbereich der Erfindung abzuweichen, wie sie im beigefügten Anspruch definiert ist.

Claims (1)

1. Ladungspumpschaltung in einem PLL-System mit einer digitalen Phasenvergleichsschaltung, mit:
- einer Reihenschaltung aus einem ersten Transistor (Q&sub3;) und einem zweiten Transistor (Q&sub6;) vom Typ, der zum Typ des ersten Transistors komplementär ist, zwischen einem Spannungsquelleanschluß und Masse;
- einem dritten Transistor (Q&sub7;), der so mit dem zweiten Transistor verbunden ist, daß er zusammen mit diesem eine Spiegelschaltung bildet; und
- einer Transistoreinrichtung (Q&sub1;, Q&sub2;), die mit dem ersten Transistor (Q&sub3;) verbunden ist und in Reihe zum dritten Transistor (Q&sub7;) zwischen den Spannungsquelleanschluß und Masse geschaltet ist;
dadurch gekennzeichnet, daß
- eine Eingangsschaltung vorhanden ist, mit einer Parallelschaltung zwischen einem Anschluß (T&sub1;) eines ersten Widerstands (R&sub2;) und Masse und einer Reihenschaltung aus einem Transistor (Q&sub9;) und einem zweiten Widerstand (R&sub1;), wobei der Steueranschluß des Transistors eine Spannung zum Steuern seines EIN/AUS-Zustands erhält; und
- die Transistoreinrichtung die folgenden Merkmale aufweist:
-- sie besteht aus einem vierten Transistor (Q&sub1;) in einer Spiegelschaltung zusammen mit dem ersten Transistor (Q&sub3;) und einem fünften Transistor (Q&sub2;), wobei die Transistoren von komplementärem Typ sind und ihre Steueranschlüsse miteinander verbunden sind;
-- der fünfte Transistor (Q&sub2;) ist in Reihe zum dritten Transistor (Q&sub7;) zwischen den Spannungsquelleanschluß und Masse geschaltet und
-- die Steueranschlüsse des ersten, vierten und fünften Transistors sind mit dem Anschluß der Eingangsschaltung verbunden.
DE69016850T 1989-06-27 1990-06-27 Lade-Entladeschaltung. Expired - Fee Related DE69016850T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1165113A JP2879763B2 (ja) 1989-06-27 1989-06-27 Ｐｌｌのチャージポンプ回路

Publications (2)

Publication Number Publication Date
DE69016850D1 DE69016850D1 (de) 1995-03-23
DE69016850T2 true DE69016850T2 (de) 1995-09-14

Family

ID=15806156

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69016850T Expired - Fee Related DE69016850T2 (de) 1989-06-27 1990-06-27 Lade-Entladeschaltung.

Country Status (5)

Country Link
US (2) US5068626A (de)
EP (1) EP0405523B1 (de)
JP (1) JP2879763B2 (de)
CA (1) CA2019778C (de)
DE (1) DE69016850T2 (de)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2879763B2 (ja) * 1989-06-27 1999-04-05 ソニー株式会社 Ｐｌｌのチャージポンプ回路
EP0840457A3 (de) * 1990-10-22 1999-08-25 NEC Corporation Frequenzsynthetisierer mit PLL, der einen Frequenzwechsel des Ausgangs mit hoher Geschwindigkeit ermöglicht
US5164889A (en) * 1991-10-10 1992-11-17 Samsung Semiconductor, Inc. Gate multiplexed low noise charge pump
JPH05276031A (ja) * 1992-01-13 1993-10-22 Nec Corp 周波数シンセサイザ
US5166641A (en) * 1992-03-17 1992-11-24 National Semiconductor Corporation Phase-locked loop with automatic phase offset calibration
FR2688905A1 (fr) * 1992-03-18 1993-09-24 Philips Composants Circuit miroir de courant a commutation acceleree.
DE4216714A1 (de) * 1992-05-20 1993-12-02 Siemens Ag Verfahren zum Einstellen von PLL-Parametern
GB9213624D0 (en) * 1992-06-26 1992-08-12 Motorola Israel Ltd A phase lock loop
US5359299A (en) * 1993-01-21 1994-10-25 Gennum Corporation High speed and low drift charge pump circuit
KR970003810B1 (ko) * 1993-04-14 1997-03-22 삼성전자 주식회사 어드레스 천이 검출회로를 내장하는 불휘발성 반도체 집적회로
EP0647032A3 (de) * 1993-10-05 1995-07-26 Ibm Ladungspumpenschaltung mit symmetrischem Stromausgang für ein Phasenregelkreissystem.
US5548829A (en) * 1993-12-01 1996-08-20 Rohm Co., Ltd. PLL circuit having a low-pass passive filter coupled to a varactor diode
US5598405A (en) * 1994-01-25 1997-01-28 Alps Electric Co., Ltd. Time division multiple access time division duplex type transmitter-receiver
US5563552A (en) * 1994-01-28 1996-10-08 International Business Machines Corporation System and method for calibrating damping factor of analog PLL
US5453680A (en) * 1994-01-28 1995-09-26 Texas Instruments Incorporated Charge pump circuit and method
US5499392A (en) * 1994-07-19 1996-03-12 Matsushita Communication Industrial Corporation Of America Filter having a variable response time for filtering an input signal
GB9415185D0 (en) * 1994-07-28 1994-09-21 Thomson Consumer Electronics Fast acting control system
JP3424990B2 (ja) * 1994-10-14 2003-07-07 三菱電機株式会社 位相比較器
US5623523A (en) * 1994-11-07 1997-04-22 Motorola, Inc. Method and apparatus for increasing voltage in a charge pump used in a phase locked loop
US5473283A (en) * 1994-11-07 1995-12-05 National Semiconductor Corporation Cascode switched charge pump circuit
US5614904A (en) * 1995-03-09 1997-03-25 Ericsson Inc. Balance companded delta conversion for homodyne receiver
US5675392A (en) * 1995-06-21 1997-10-07 Sony Corporation Mixer with common-mode noise rejection
US5689309A (en) * 1996-01-11 1997-11-18 Sony Corporation Control circuit for mixing two video signals
JP3695833B2 (ja) * 1996-04-05 2005-09-14 株式会社ルネサステクノロジ Ｐｌｌ回路
US5818287A (en) * 1996-06-20 1998-10-06 Ati Technologies Inc. Gate-switching charge-pump implemented inside a phase locked loop
JPH10233816A (ja) 1997-02-21 1998-09-02 Sharp Corp デジタル衛星受信機
US5796392A (en) 1997-02-24 1998-08-18 Paradise Electronics, Inc. Method and apparatus for clock recovery in a digital display unit
US6369626B1 (en) 1997-03-21 2002-04-09 Rambus Inc. Low pass filter for a delay locked loop circuit
US6124755A (en) * 1997-09-29 2000-09-26 Intel Corporation Method and apparatus for biasing a charge pump
US6111445A (en) 1998-01-30 2000-08-29 Rambus Inc. Phase interpolator with noise immunity
EP0940921A3 (de) * 1998-03-04 2002-03-27 TRW Inc. Verfahren zur Rauschverminderung für Ladungspumpen-Phasenregelschleife
JP3621588B2 (ja) * 1998-09-28 2005-02-16 東芝情報システム株式会社 チャージポンプ回路
DE69811374T2 (de) * 1998-11-27 2003-12-18 Asulab Sa Hochfrequenztaktgenerator unter Verwendung eines Referenztaktgenerators
TW476192B (en) * 1998-12-22 2002-02-11 Sanyo Electric Co Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit
JP2001292060A (ja) * 2000-04-07 2001-10-19 Nec Corp 位相比較装置および位相比較方法
US6774730B2 (en) * 2000-10-10 2004-08-10 Lsi Logic Corporation Power rails glitch noise insensitive charge pump
US6765977B1 (en) * 2001-03-19 2004-07-20 Cisco Technology, Inc. Offset mode phase locked loop frequency synthesizer with reduced divide ratio
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6741131B2 (en) * 2002-09-23 2004-05-25 Telefonaktiebolaget Lm Ericsson (Publ) DC-compensation loop for variable gain amplifier
US6941116B2 (en) 2002-11-27 2005-09-06 Broadcom Corp. Linearization technique for phase locked loops employing differential charge pump circuitry
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
EP3570374B1 (de) 2004-06-23 2022-04-20 pSemi Corporation Integriertes hf-frontend
US7382178B2 (en) 2004-07-09 2008-06-03 Mosaid Technologies Corporation Systems and methods for minimizing static leakage of an integrated circuit
US7038954B2 (en) 2004-08-30 2006-05-02 Micron Technology, Inc. Apparatus with equalizing voltage generation circuit and methods of use
US7750695B2 (en) 2004-12-13 2010-07-06 Mosaid Technologies Incorporated Phase-locked loop circuitry using charge pumps with current mirror circuitry
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US7567133B2 (en) 2006-04-06 2009-07-28 Mosaid Technologies Corporation Phase-locked loop filter capacitance with a drag current
US7915933B2 (en) * 2006-11-30 2011-03-29 Mosaid Technologies Incorporated Circuit for clamping current in a charge pump
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
WO2010008586A2 (en) * 2008-07-18 2010-01-21 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8193843B1 (en) 2009-09-25 2012-06-05 Rf Micro Devices, Inc. Charge pump tracking circuit for a phase lock loop
US8330511B2 (en) * 2010-04-20 2012-12-11 Qualcomm Incorporated PLL charge pump with reduced coupling to bias nodes
US9264053B2 (en) 2011-01-18 2016-02-16 Peregrine Semiconductor Corporation Variable frequency charge pump
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US20150236798A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Methods for Increasing RF Throughput Via Usage of Tunable Filters
US8847642B1 (en) 2013-04-17 2014-09-30 Mstar Semiconductor, Inc. Charge pump phase-locked loop circuits
US9306555B2 (en) * 2013-12-20 2016-04-05 Intel Corporation Apparatus and method to achieve CPAD mitigation effects
US10439793B2 (en) * 2017-05-03 2019-10-08 Global Unichip Corporation Device and method for recovering clock and data
CN110601511B (zh) * 2019-08-22 2020-11-24 敦泰电子（深圳）有限公司 栅极驱动电路、具有该栅极驱动电路的电荷泵及芯片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4321483A (en) * 1979-10-12 1982-03-23 Rockwell International Corporation Apparatus for deriving clock pulses from return-to-zero data pulses
US4668918A (en) * 1985-02-01 1987-05-26 Advanced Micro Devices, Inc. Low order charge-pump filter
US4636748A (en) * 1985-06-26 1987-01-13 Data General Corporation Charge pump for use in a phase-locked loop
US4745372A (en) * 1985-10-17 1988-05-17 Matsushita Electric Industrial Co., Ltd. Phase-locked-loop circuit having a charge pump
JPH0787362B2 (ja) * 1986-03-17 1995-09-20 日本電気株式会社 位相同期ル−プ
US4712076A (en) * 1986-10-27 1987-12-08 Magnetic Peripherals Inc. Circuit for phase locking a clock signal to a series of pulses
KR900008541B1 (ko) * 1986-12-04 1990-11-24 웨스턴 디지탈 코포레이숀 집적회로내에서 정밀전류(precise current)를 발생시키기 위한 바이어스 회로
JP2879763B2 (ja) * 1989-06-27 1999-04-05 ソニー株式会社 Ｐｌｌのチャージポンプ回路
US5055803A (en) * 1990-12-14 1991-10-08 Motorola, Inc. Parameter tolerant PLL synthesizer

Also Published As

Publication number Publication date
EP0405523A3 (en) 1991-08-21
JPH0330517A (ja) 1991-02-08
EP0405523B1 (de) 1995-02-15
CA2019778C (en) 1999-11-30
CA2019778A1 (en) 1990-12-27
JP2879763B2 (ja) 1999-04-05
US5153530A (en) 1992-10-06
US5068626A (en) 1991-11-26
DE69016850D1 (de) 1995-03-23
EP0405523A2 (de) 1991-01-02

Similar Documents

Publication Publication Date Title
DE69016850T2 (de) Lade-Entladeschaltung.
DE2425218C2 (de) Schaltkreis mit Feldeffekttransistoren
DE3342735C2 (de)
DE69029489T2 (de) Abgleichschaltungen
DE3120979A1 (de) Spannungsvergleicher
DE3016092C2 (de)
DE2542403A1 (de) Komparatorschaltung
DE2240971C3 (de) Torschaltung
DE2416534C3 (de) Transistorschaltung zum Umkehren der Stromrichtung in einem Verbraucher
DE60129778T2 (de) Elektronischer schalter mit zwei anschlüssen
DE3345297C2 (de) Schaltung zum Erzeugen einer Signalverzögerung
DE68923334T2 (de) Stromschalterlogikschaltung mit gesteuerten Ausgangssignalpegeln.
DE69119169T2 (de) Verstärkerschaltung
DE69313177T2 (de) Verstärker mit Ausgangsstrombegrenzung
DE68914535T2 (de) Nichtlinear-Differenzverstärker.
DE2409929B2 (de) Verzerrungsarmer, niederfrequenter Gegentakt-Leistungsverstärker
DE2946952C2 (de)
DE2363616C2 (de) Verzögerungsschaltung
DE69022960T2 (de) Transistorschaltung und Pegelkonverterschaltung.
DE2808562C3 (de) Schaltung zur Erfassung des Auftretens einer Gleichstromkomponente im Ausgangssignal eines Hörfrequenzverstärkers
DE69008958T2 (de) Kombinierte Stromdifferenz- und Operationsverstärkerschaltung.
DE2120286A1 (de) Pegelschiebeschaltung
DE69220987T2 (de) Klemmschaltung
DE1088096B (de) Bistabiler binaerer Transistorschaltkreis
DE3624391C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN

8339 Ceased/non-payment of the annual fee