DE68914794T2

DE68914794T2 - Lichtempfindliche Halbleitervorrichtung.

Info

Publication number: DE68914794T2
Application number: DE68914794T
Authority: DE
Inventors: Masayoshi Koba; Toshiaki Miyajima; Shinji Toyoyama
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-11-30
Filing date: 1989-11-30
Publication date: 1994-10-20
Anticipated expiration: 2009-12-01
Also published as: US5105090A; JPH0748559B2; EP0371814B1; EP0371814A2; EP0371814A3; JPH02150076A; DE68914794D1

Description

1. Gebiet der Erfindung:

Die Erfindung betrifft eine Halbleitervorrichtung oder -einrichtung, die den Photodetektorteil einer Schalteinrichtung bildet, die zusammen mit einer lichtemittierenden Diode (LED) verwendet wird.

2. Beschreibung des Standes der Technik:

In den letzten Jahren ist mit dem Erzielen einer schnellen Entwicklung auf dem Gebiet der Halbleitertechnologie die Nachfrage nach höherer Leistungsfähigkeit und Miniaturisierung von Hardware in verschiedenen Steuerungssystemen in Verbindung mit der Digitalisierung derselben gewachsen. Jedoch verarbeiten die Eingang/Ausgang-Teile dieser Steuerungssysteme immer noch analoge Signale und wenn eine Betrachtung hinsichtlich des gesamten Systems erfolgt, sind digitale und analoge Schaltungen in gemischter Form innerhalb desselben Systems angeordnet. Demgemäß ist es eine wichtige Aufgabe, daß analoge Signale (insbesondere winzige Spannungen und Ströme) zuverlässig verarbeitet werden und daß die verarbeiteten Signale in den Steuerungsteil des Systems eingegeben werden.
Als Einrichtung zum Steuern einer außenliegenden Schaltung, die elektrisch gegenüber einer innenliegenden Schaltung isoliert ist, abhängig von Signalen, die der innenliegenden Schaltung zugeführt werden, wurden hauptsächlich elektromagnetische Relais verwendet. Jedoch verfügen elektromagnetische Relais über bewegliche mechanische Kontakte, weswegen ein Relais selbst große Abmessungen aufweist und es schwierig ist, eine ein solches Relais verwendende Einrichtung größenmäßig kleiner zu machen. Darüber hinaus haben elektromagnetische Relais Nachteile dahingehend, daß die beweglichen mechanischen Teile leicht ermüden und ihre Lebensdauer kurz ist.
Anstelle derartiger elektromagnetischer Relais wurden Halbleiterrelais, die als Festkörperrelais (SSR = Solid State Relay) bezeichnet werden und die Vorteile kleiner Größe, geringen Gewichts und langer Lebensdauer aufweisen, in weitem Umfang verwendet. Z.B. wurde ein optisch gekoppeltes Halbleiterrelais entwickelt, das aus einem lichtemittierenden Teil mit einer lichtemittierenden Diode und einem Photodetektorteil mit einem Photodiodenarray oder einer Photodioden-Reihenanordnung sowie einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) besteht.
Als Schalteinrichtung dieser Art wird z.B. ein optisch gekoppeltes Halbleiterrelais verwendet, wie es in Fig. 4 dargestellt ist. In einem solchen optischen Halbleiterrelais wird von einer in Durchlaßrichtung vorgespannten LED 40 emittiertes Licht von einem Photodiodenarray 41 empfangen, das eine Spannung über einer Schwellenspannung erzeugt, wenn es Lichtstrahlung ausgesetzt ist, wobei die erzeugte Spannung an das Gate G eines steuerspannungslos AUS-geschalteten n-Kanal-MOSFETs 42 gelegt wird, um dafür zu sorgen, daß zwischen dessen Drain D und Source S Strom geleitet wird, und die im Gate G des MOSFET 42 gespeicherte positive Ladung wird über das Photodiodenarray 41 freigegeben, das beim Dunkelwerden der LED seine photoelektromotorische Kraft verliert, um den Leitvorgang zwischen dem Drain D und der Source S zu unterbinden.
Jedoch beansprucht das Ableiten der positiven Ladung über das Photodiodenarray 41, wie oben angegeben, wegen des großen Widerstandes des Arrays beträchtliche Zeit, was beim Abschalten des MOSFETs 42 zu einer längeren Abfallzeit und demgemäß einer Verschlechterung der Schalteigenschaften führt. Zur Verbesserung kann an eine Technik gedacht werden, bei dem die positive Ladung über einen Widerstand 43 mit geringem Widerstandswert freigegeben wird, der parallel zum Photodiodenarray 41 eingesetzt ist, wie dies in Fig. 4 durch eine gestrichelte Linie dargestellt ist. Dies führt jedoch seinerseits zur Schwierigkeit, daß die im Photodiodenarray 41 durch die Beleuchtung von der LED erzeugte photoelektromotorische Kraft kurzgeschlossen wird, was verhindert, daß die Spannung am Gate G des MOSFET 42 den Schwellenwert erreicht, was zu unzureichendem Leitvermögen führt.
Um die vorstehende Schwierigkeit zu überwinden, wurde bereits eine Technik vorgeschlagen, bei der ein Entladungs- MOSFET verwendet wird, wie dies in den Fig. 5 und 6 dargestellt ist. In der in Fig. 5 dargestellten Schaltung ist ein steuerungsspannungslos EIN-geschalteter n-Kanal-MOSFET 44 zwischen das Gate G und die Source S des Schalt-MOSFETs 42 geschaltet, während ein Widerstand 45 und ein zusätzliches Photodiodenarray 46 in Sperrichtung parallel zueinander zwischen das Gate G und den Drain D des MOSFET 44 geschaltet sind. Wenn der MOSFET 42 aufgrund der Wirkung des von der durch die Lichtstrahlung von der LED 40 beleuchteten Photodiodenarrays 41 leitend bleibt, legt das Photodiodenarray 46 eine Spannung über der negativen Schwellenspannung an das Gate G des Entladungs-MOSFET 44, um den Leitungszustand zwischen der Source S und dem Drain D desselben abzuschalten. Andererseits wird, wenn die LED 40 erlöscht, die im Gate G des MOSFET 42 gespeicherte positive Ladung schnell über den Entladungs-MOSFET 44 freigegeben, der beim Erlöschen der elektromotorischen Kraft im Photodiodenarray 41 leitet, wodurch der Schalt-MOSFET 42 schnell in den nichtleitenden Zustand gesetzt wird.
Andererseits ist in der in Fig. 6 dargestellten Schaltung ein steuerungsspannungslos EIN-geschalteter p-Kanal-MOSFET 47 zwischen das Gate G und die Source S des MOSFET 42 geschaltet, während ein Widerstand 48 zwischen das Gate G und den Drain D des MOSFET 47 geschaltet ist und eine Diode 49 in Durchlaßrichtung zwischen das Gate G und die Source S desselben geschaltet ist. Wenn der MOSFET 42 aufgrund der photoelektromotorischen Kraft des Photodiodenarrays 41 eingeschaltet bleibt, ist der MOSFET 47, dessen Gate G durch die photoelektromotorische Kraft eine positive Spannung zugeführt wird, in den nichtleitenden Zustand versetzt und die im Gate G des MOSFET 42 gespeicherte positive Ladung wird schnell über den Entladungs-MOSFET 47 freigegeben, der beim Erlöschen der photoelektromotorischen Kraft des Photodiodenarrays 41 leitet, wodurch der Schalt-MOSFET 42 schnell in den nichtleitenden Zustand überführt wird.
Jedoch hat die in Fig. 5 dargestellte Schaltung die Nachteile, daß die Größe und die Kosten des optisch gekoppelten Halbleiterrelais erhöht sind, da sie das zusätzliche Photodiodenarray 46 benötigt, das in Sperrichtung zwischen das Gate G und den Drain D des steuerspannungslos EIN-geschalteten n-Kanal-Entladungs-MOSFET 44 geschaltet ist, um den MOSFET 44 umgekehrt zum steuerspannungslos AUS-geschalteten n- Kanal-Schalt-MOSFET 42 zu betreiben. Auch ist es üblich, das Photodiodenarray und den Entladungs-MOSFET und manchmal auch den Schalt-MOSFET für kompakte Größe auf einem einzigen Chip auszubilden. In einem solchen Fall besteht, da beide MOSFETs 42 und 44 in der Schaltung von Fig. 5 n-Kanal-Bauelemente mit Source- und Drainbereichen vom n-Typ sind, die in einem p-Substrat ausgebildet sind, keine Schwierigkeit, wenn das Photodiodenarray 41 auf dem p-Substrat ausgebildet ist, auf dem eine n-leitende Photodetektorschicht abgeschieden ist. Andererseits besteht im Fall der Schaltung von Fig. 6, die die MOSFETs 42 und 47 mit voneinander verschiedenen Kanaltypen verwendet, wobei der erstere vom n-Typ und der letztere vom p-Typ ist, dann, wenn das Photodiodenarray 41 auf dieselbe Art wie in Fig. 5 ausgebildet ist, kein Erfordernis für ein zusätzliches Photodiodenarray, da es entgegengesetzten Aufbau wie der p-Kanal-MOSFET 47 hat, dessen Source und Drain vom p-Typ in einem n-Substrat ausgebildet sind, jedoch hat dieser Schaltungsaufbau den Nachteil, daß er eine erhöhte Anzahl von Prozessen und Masken verwendet, die während der Herstellung des Halbleiterchips verwendet werden.
GB-A-2 188 484, auf der der Oberbegriff von Anspruch 1 beruht, offenbart eine Halbleitereinrichtung mit: einem steuerspannungslos AUS-geschalteten ersten MOSFET; einem steuerspannungslos EIN-geschalteten zweiten Transistor, der zwischen das Gate und die Source des ersten MOSFET geschaltet ist; einer zwischen das Gate und die Source des zweiten Transistors geschalteten Diode und einem optoelektronischen Wandlerarray, das zwischen das Gate und den Drain des zweiten Transistors geschaltet ist.
Wenn der erste MOSFET ausgeschaltet wird, fließt die im Gate gespeicherte Ladung über das optoelektronische Wandlerarray zum zweiten Transistor. Am Wandlerarray tritt ein großer Spannungsabfall auf, und es erfordert Zeit, das Potential des Gate des zweiten Transistors ausreichend zu erhöhen, um den zweiten Transistor einzuschalten. Dies bedeutet, daß das Bauelement eine große Schaltzeit aufweist.
US-A-4 665 316 offenbart eine Halbleitereinrichtung mit: einem steuerspannungslos AUS-geschalteten FET; einem steuerspannungslos EIN-geschalteten zweiten FET, der zwischen das Gate und die Source des ersten FET geschaltet ist; und einem optoelektronischen Wandlerarray, das an das Gate des zweiten FET angeschlossen ist.
Diese Halbleitereinrichtung bildet den Stand der Technik in US-A-4,665,316 und wird als eine lange Schaltzeit aufweisend beschrieben. US-A-4,665,316 ist darauf gerichtet, die Nachteile dieses bekannten Bauelements zu überwinden.
Die große Schaltzeit dieses bekannten Bauelements rührt davon her, daß dann, wenn der erste FET ausgeschaltet wird, die im Gate des zweiten FET gespeicherte negative Ladung durch das optoelektronische Wandlerarray zur Source des zweiten FET laufen muß, um den zweiten FET einzuschalten. Jedoch besteht ein großer Spannungsabfall am optoelektronischen Wandlerarray, was die Schaltzeit erhöht.

ZUSAMMENFASSUNG DER ERFINDUNG

Erfindungsgemäß wird eine Halbleitereinrichtung angegeben mit: einem im Normalzustand AUS-geschalteten, zwischen Gate und Source des ersten MOSFET geschalteten zweiten Transistor, einer zwischen Gate und Source des zweiten Transistors liegenden Diode und einer zwischen Gate und Drain des zweiten Transistors angeschlossenen Reihenanordnung von optoelektronishen Wandlern, dadurch gekennzeichnet, daß der zweite Transistor ein im Normalzustand AUS-geschalteter zweiter MOSFET ist; parallel zur Wandler-Reihenanordnung ein Widerstand zwischen Gate und Source des zweiten Transistors liegt; und daß alle Bauelemente der Halbleitereinrichtung auf einem einzigen Halbleiterchip ausgebildet sind. Bei einem bevorzugten Ausführungsbeispiel sind der erste und der zweite MOSFET vom n-Kanal-Typ.
Bei einem bevorzugten Ausführungsbeispiel ist das optoelektronische Wandlerarray ein Photodiodenarray.
Bei einem bevorzugten Ausführungsbeispiel liegt die zwischen das Gate und den Drain des zweiten MOSFET geschaltete Diode in Gegenrichtung bezogen auf das optoelektronische Wandlerarray.
Bei einem bevorzugten Ausführungsbeispiel ist der erste MOSFET vertikal ausgebildet, wobei der Halbleiterchip als Drain des ersten MOSFET verwendet ist.
Bei einem bevorzugten Ausführungsbeispiel ist die positive Schwellenspannung für den zweiten MOSFET auf einen kleineren Wert als für den ersten MOSFET eingestellt.
So ermöglicht es die hier beschriebene Erfindung, folgende Ziele zu erreichen: (1) Schaffen eines Halbleiterbauelements, das auf einem einzigen Chip unter Verwendung eines einzigen optoelektrischen Wandlerarrays mit verringerter Anzahl von Prozessen und erniedrigten Kosten hergestellt werden kann, und das die Schalteigenschaften verbessern kann, mit einer kürzeren Abfallzeit beim Ausschalten, und zwar durch Verbessern einer Schaltung mit einem optoelektronischen Wandlerarray und einem Entladungs-MOSFET, der dazu verwendet wird, die Gateladung eines Schalt-MOSFETs abzuleiten, wie auch durch die Kanaltypen dieser Bauelemente; und (2) Schaffen eines Halbleiterbauelements, bei dem auf einem Chip ein optoelektronischer Wandler, der eine photoelektromotorische Kraft erzeugt, um eine Spannung über der Schwellenspannung an das Gate des steuerspannungslos AUS-geschalteten n-Kanal-M0SFET zu Schaltungszwecken zu legen, ein steuerspannungslos AUS-geschalteter oder steuerspannungslos EIN-geschalteter n-Kanal-MOSFET, der in Umkehrrichtung zum Schalt-MOSFET arbeitet, um die im Gate desselben gespeicherte positive Ladung beim Erlöschen der photoelektromotorischen Kraft des photoelektronischen Wandlers schnell abzuleiten, und Widerstände und Dioden ausgebildet sind, die zwischen die obigen Komponenten geschaltet sind, damit die Abfallzeit beim Abschalten drastisch verkürzt werden kann, um die Schalteigenschaften deutlich zu verbessern, und damit der Photodetektorteil einschließlich der Abfallzeit-Verkürzungsschaltung, jedoch ohne den Schalt-MOSFET einfach und billig auf einem Chip für kompakte Größe ausgebildet werden kann, was weiter zu einer Verringerung der Größe und der Kosten des gesamten Halbleiterbauelements führt.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die Erfindung kann vom Fachmann unter Bezugnahme auf die beigefügten Zeichnungen besser verstanden werden, und deren zahlreiche Aufgaben und Vorteile werden dadurch deutlicher.
Fig. 1 ist ein Schaltbild eines optisch gekoppelten Halbleiterrelais als erster erfindungsgemäßer Halbleitereinrichtung.
Fig. 2a bis 2d sind Querschnitte, die die Herstellung des oben angegebenen, optisch gekoppelten Halbleiterrelais veranschaulichen.
Fig. 3 ist eine teilgeschnittene perspektivische Darstellung des oben angegebenen, optisch gekoppelten Halbleiterrelais.
Fig. 4, 5 und 6 sind Schaltbilder für herkömmliche optisch gekoppelte Halbleiterrelais.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Für eine erfindungsgemäße Halbleitereinrichtung sei angenommen, daß ein erster und zweiter MOSFET miteinander verbunden sind. Ein optoelektronisches Wandlerarray erzeugt dann, wenn es Lichtstrahlung ausgesetzt wird, eine elektromotorische Kraft, die bewirkt, daß eine Spannung über der Schwellenspannung an das Gate des steuerspannungslos AUS-geschalteten ersten n-Kanal-MOSFET gelegt wird, der so leitend geschaltet wird. Andererseits bleibt der zweite MOSFET nichtleitend, da eine negative Spannung an diesen steuerspannungslos AUS-geschalteten zweiten n-Kanal-MOSFET gelegt wird, und daher bleibt die an das Gate des ersten MOSFET angelegte positive Spannung aufrecht erhalten, die zwischen dem Drain und der Source des ersten MOSFET ein "EIN"-Ausgangssignal erzeugt. Wenn die Lichtstrahlung zum optoelektrischen Wandlerarray aufhört, endet die photoelektromotorische Kraft, was bewirkt, daß ein Teil der im Gate des ersten NOSFET gespeicherten positiven Ladung durch den Widerstand zum Gate des zweiten MOSFET fließt, der so leitend geschaltet wird. Dann wird die im Gate des ersten MOSFET gespeicherte positive Ladung schnell durch den Drain und die Source des zweiten MOSFET abgeleitet, was den ersten NOSFET in den nichtleitenden Zustand versetzt und ein "AUS"-Ausgangssignal zwischen dem Drain und der Source des ersten MOSFET erzeugt.
Wie oben beschrieben kann bei einer erfindungsgemäßen Halbleitervorrichtung, da nur ein optoelektronisches Wandlerarray verwendet wird, und da die zwei MOSFETs beide vom n-Kanal-Typ sind, diese Halbleitereinrichtung mit verringerter Anzahl von Prozessen und Masken auf einfache Weise und mit geringen Kosten auf einem einfachen Chip ausgebildet werden, wenn das für das optoelektronische Wandlerarray verwendete Photodiodenarray ebenfalls im n-Typ ausgebildet wird, und die Abfallzeit beim Ausschalten des ersten oder steuerspannungslos AUS-geschalteten MOSFET kann drastisch verkürzt werden.
Die Erfindung wird weiter unter Bezugnahme auf die folgenden Beispiele und zugehörigen Zeichnungen erläutert.

Beispiel

Fig. 1 zeigt ein Schaltbild für ein optisch gekoppeltes Halbleiterrelais als erster erfindungsgemäßer Halbleitereinrichtung. In Fig. 1 ist die Bezugsziffer 1 ein steuerspannungslos AUS-geschalteter erster n-Kanal-MOSFET für Schaltzwecke, die Bezugsziffer 2 ist ein steuerspannungslos AUS- geschalteter zweiter n-Kanal-MOSFET, der zwischen das Gate G und die Source S des ersten MOSFET 1 geschaltet ist, um dessen Gateladung abzuleiten, die Bezugsziffer 3 ist eine in Sperrichtung zwischen das Gate G und die Source S des zweiten MOSFET 2 geschaltete Diode, die Bezugsziffer 4 ist ein Photodiodenarray, das in Sperrichtung zwischen das Gate G und den Drain D des zweiten MOSFET 2 geschaltet ist und die beim Empfangen von von einer LED 6 emittiertem Licht eine photoelektromotorische Kraft erzeugt, und die Bezugsziffer 5 ist ein parallel zum Photodiodenarray 4 geschalteter Widerstand.
Alle vorstehenden Schaltungskomponenten mit Ausnahme der LED 6 sind durch den üblichen IC-Herstellprozeß, wie dies unten beschrieben ist, für kompakte Größe auf einem Chip ausgebildet. Der erste MOSFET 1 für Schaltzwecke ist vertikal ausgebildet, wobei das Chipsubstrat als Drain in einem Abschnitt des Chips verwendet wird, der von demjenigen Abschnitt getrennt ist, in dem der zweite MOSFET 2 und das Photodiodenarray 4 ausgebildet sind, und zwar wegen seiner großen Lastspannung und seines großen Laststroms. Auch ist die positive Schwellenspannung für den zweiten MOSFET 2 auf einen kleineren Wert als diejenige für den ersten MOSFET 1 eingestellt, da der zweite MOSFET 2 zum Ableiten der Gateladung des ersten MOSFET 1 leitend bleiben muß, bis der erste MOSFET 1 vollständig abgeschaltet ist.
Im folgenden wird der Betrieb des optisch gekoppelten Halbleiterrelais mit dem obigen Aufbau beschrieben.
Wenn die in Durchlaßrichtung vorgespannte LED 6 leuchtet, wird in dem vom emittierten Licht beleuchteten Photodiodenarray 4 eine photoelektromotorische Kraft mit der in Fig. 1 dargestellten Polarität aufgebaut, die dafür sorgt, daß eine Spannung über der Schwellenspannung an das Gate G des steuerspannungslos AUS-geschalteten ersten n-Kanal-MOSFET 1 gelegt wird, so daß ein Leitvorgang zwischen dem Drain D und der Source S des ersten MOSFET 1 auftritt. Andererseits wird eine negative Spannung an das Gate G des steuerspannungslos AUS-geschalteten zweiten n-Kanal-MOSFET 2 gelegt, der dadurch nichtleitend bleibt, und daher bleibt die an das Gate G des ersten MOSFET 1 angelegte positive Spannung aufrecht erhalten, was ein "EIN"-Ausgangssignal zwischen dem Drain D und der Source S desselben erzeugt. Danach erlöscht mit dem Erlöschen der LED auch die photoelektromotorische Kraft des Photodiodenarrays 4, was dafür sorgt, daß ein Teil der im Gate G des ersten MOSFET 1 gespeicherten positiven Ladung über den Widerstand 5 zum Gate G des zweiten MOSFET 2 fließt, um die Spannung an dessen Gate G über die Schwellenspannung zu erhöhen, wodurch der zweite MOSFET 2 leitend geschaltet wird. Danach wird die im Gate G des ersten MOSFET 1 gespeicherte positive Ladung schnell über den Drain D und die Source S des zweiten MOSFET 2 abgeleitet, wodurch der erste MOSFET 1 in den nichtleitenden Zustand versetzt wird und ein "AUS"-Ausgangssignal zwischen dem Drain D und der Source S des ersten MOSFET 1 erzeugt wird.
Wie oben beschrieben, ist die Abfallzeit des Ausgangssignal zum Zeitpunkt des Abschaltens drastisch verkürzt, da die im Gate G des ersten Schalt-MOSFET 1 gespeicherte Positive Ladung zum Zeitpunkt des Einschaltens schnell über den in umgekehrter Richtung arbeitenden zweiten Entlade-MOSFET 2 zum Zeitpunkt des Abschaltens abgeleitet wird, wodurch die Schalteigenschaften deutlich verbessert werden. Auch kann die Gatespannung des ersten MOSFET 1 zum Zeitpunkt des Einschaltens schnell über die Schwellenspannung erhöht werden, da der Widerstandswert des Widerstands 5 keinerlei nachteiligen Auswirkungen auf den Schaltungsbetrieb hat, wodurch für einen schnelleren Anstieg des Ausgangssignals zum Zeitpunkt des Einschaltens und für ein Beseitigen der Schwierigkeit gesorgt ist, wie sie in Verbindung mit dem Stand der Technik von Fig. 4 genannt wurde.
Unter Bezugnahme auf die Fig. 2a bis 2d und 3 wird im folgenden ein Verfahren zum Herstellen der Schaltungskomponenten, mit Ausnahme der LED 6, des in den Fig. 1 und 2 dargestellten optisch gekoppelten Halbleiterrelais auf einem Chip durch einen IC-Herstellprozeß beschrieben.
Die Fig. 2a bis 2d zeigen die Herstellung der anderen Schaltungskomponenten neben dem ersten MOSFET 1 auf einem Chip. Zunächst wird, wie dies in Fig. 2a dargestellt ist, ein Siliziumsubstrat 11 thermischer Oxidation unterzogen, um auf seiner Oberfläche einen Siliziumoxidfilm 12 auszubilden, auf dem dann ein polykristalliner Siliziumfilm 13 und ein Siliziumoxidfilm 14 durch chemische Abscheidung aus der Dampfphase bei verringertem Druck ausgebildet werden. Danach wird, wie dies in Fig. 2b dargestellt ist, der polykristalline Siliziumfilm 13 durch die Strahlung eines Laser- oder Elektronenstrahls oder unter Verwendung einer Lampe oder eines Heizers so erhitzt, daß der polykristalline Siliziumfilm 13 schmilzt, rekristallisiert und sich in einen einkristallinen Siliziumfilm 15 umwandelt. Nach dem Entfernen des Siliziumoxidfilms 14 von seiner Oberfläche wird der einkristalline Siliziumfilm 15 durch Lithographie zu Inseln eines einkristallinen Siliziumfilms 16 ausgebildet, wie dies in Fig. 2c dargestellt ist. Schließlich werden, wie dies in Fig. 2d gezeigt ist, ein p-Bereich 17 aus einkristallinem Silizium, ein n&spplus;-Bereich 18 aus einkristallinem Silizium und ein p&spplus;-Bereich 19 aus einkristallinem Silizium in jeder Insel des einkristallinen Siliziumfilms 16 ausgebildet. Danach werden ein Siliziumoxidfilm 20, ein Gateoxidfilm 21 aus Silizium, ein Gatefilm 22 aus polykristallinem Silizium, eine Aluminiumelektrode 23 usw. ausgebildet, um das Photodiodenarray 4, den zweiten MOSFET 2, die Diode 3 und den Widerstand 5, wie sie in Fig. 1 dargestellt sind, fertigzustellen.
Der Photodetektorteil des optisch gekoppelten Halbleiterrelais einschließlich der vorstehend genannten Abfallzeit-Verringerungsschaltung, jedoch ohne die LED 6, die den lichtemittierenden Teil bildet, und den ersten MOSFET 1, der den Schaltteil bildet, wird so auf einem Chip ausgebildet, was die Größe des Photodetektorteils und demgemäß die Größe des optisch gekoppelten Halbleiterrelais verringert. Es erübrigt sich darauf hinzuweisen, daß bei einer Anwendung, die keine kompakte Größe erfordert, diese Schaltungskomponenten unter Verwendung einzelner Teile hergestellt werden können.
Fig. 3 ist eine teilgeschnittene perspektivische Ansicht desselben Halbleiterchips, wie es in den Fig. 2a bis 2d dargestellt ist, mit der Ausnahme, daß der erste MOSFET 1 für weitere Verringerung der Größe vertikal auf dem Chip ausgebildet ist. Um diesen Halbleiterchip herzustellen, wird zunächst eine n-Epitaxieschicht 26 aus einkristallinem Silizium auf der Oberfläche eines n&spplus;-Substrats 25 aus einkristallinem Silizium hergestellt, und Wannen werden in der Schicht 26 ausgebildet, in denen jeweils derselbe p-Bereich 17 aus einkristallinem Silizium, der n&spplus;-Bereich 18 aus einkristallinem Silizium, der Gateoxidfilm 21 aus Silizium und der Gatefilm 22 aus polykristallinem Silizium, wie sie in Fig. 2d dargestellt sind, ausgebildet werden, um den wichtig gen Teil des ersten MOSFET 1 in vertikaler Form herzustellen. Danach werden ein Siliziumoxidfilm 27, ein Film aus polykristallinem Silizium und ein siliziumoxidfilm aufeinanderfolgend über der gesamten Fläche ausgebildet, wonach auf dieselbe Weise wie in den Fig. 2b und 2 c dargestellt erhitzt wird, um den Film aus polykristallinem Silizium in einen p-Film 28 aus einkristallinem Silizium umzuwandeln. Der p-Film 28 aus einkristallinem Silizium wird dann zu Inseln aus einkristallinem Silizium gemustert, in denen jeweils ein n&spplus;-Bereich 29 aus einkristallinem Silizium und ein p&spplus;-Bereich aus einkristallinem Silizium auf dieselbe Weise wie in Fig. 2d dargestellt ausgebildet werden, und ferner werden ein Siliziumoxidfilm 31, Aluminiumelektroden 32 und 33 für den ersten MOSFET 1 und andere Teile usw. hergestellt, um das Photodiodenarray 4, den zweiten MOSFET 2, die Diode 3 und den Widerstand 5, wie sie in Fig. 1 dargestellt sind, fertigzustellen. Das Erhitzen zum Ausbilden des einkristallinen Siliziumfilms 28 sollte durch Bestrahlen mit einem Laser- oder Elektronenstrahl erfolgen, um den in der unteren Schicht ausgebildeten ersten MOSFET 1 vor thermischer Beschädigung zu schützen.
Der Schaltteil und der Photodetektorteil des optisch gekoppelten Halbleiterrelais einschließlich der vorstehend genannten Abfallzeit-Verringerungsschaltung, jedoch ohne die LED 6, die den lichtemittierenden Teil bildet, werden so auf einem Chip ausgebildet, wobei der erste und zweite MOSFET 1 und 2, die die Hauptelemente sind, und das Photodiodenarray 4 alle vom n-Typ mit derselben Polarität sind. Durch diesen Aufbau ist es möglich, die Größe des Photodetektorteils und damit die Größe des optisch gekoppelten Halbleiterrelais weiter im Vergleich zum vorstehenden Beispiel zu verringern, und dieser mit verringerter Anzahl von Masken und Prozessen auf einfache Weise und zu geringen Kosten herzustellen, was demgemäß beachtliche Vorteile bietet.
Beim Beispiel von Fig. 3 ist der erste MOSFET 1 für Schaltungszwecke in vertikaler Form ausgebildet, wobei das Substrat als sein Drain verwendet wird, auf dem andere Komponenten einschließlich des zweiten MOSFET 2 für Entladungszwecke ausgebildet sind, jedoch kann dann, wenn die Lastspannung und der Laststrom des ersten MOSFET 1 klein sind, der erste MOSFET 1 in derselben Insel des einkristallinen Siliziumfilms ausgebildet werden, die den zweiten MOSFET 2 und die anderen Komponenten enthält. Es ist auch möglich, nur den ersten MOSFET 1 auf einem getrennten Chip und die anderen Komponenten einschließlich des zweiten MOSFET 2 auf einem Chip auszubilden. Es ist auch zu beachten, daß die Erfindung nicht auf die in den beigefügten Zeichnungen dargestellten Beispiele beschränkt ist.

Claims

1. Halbleitereinrichtung mit einem im Normalzustand AUS-geschaltetern MOSFET (1), einem zwischen Gate und Source des ersten MOSET (1) geschalteten zweiten Transistor (2), einer zwischen Gate und Source des zweiten Transistors (2) liegenden Diode (3) und einer zwischen Gate und Drain des zweiten Transistors (2) angeschlossenen Reihenanordnung von optoelektronischen Wandlern (4), dadurch gekennzeichnet, daß

- der zweite Transistor (2) ein im Normalzustand AUS-geschalteter zweiter MOSFET ist;

- parallel zur Wandler-Reihenanordnung (4) ein Widerstand (5) zwischen Gate und Drain des zweiten Transistors (2) liegt; und daß

- alle Bauelemente der Halbleitereinrichtung auf einem einzigen Halbleiterchip ausgebildet sind.

2. Halbleitereinrichtung nach Anspruch 1, bei der der erste und der zweite MOSFET n-Kanal-Typen sind.

3. Halbleitereinrichtung nach Anspruch 1 oder 2, bei der die optoelektronischen Wandler aus einer Reihenanordnung von Fotodioden bestehen.

4. Halbleitereinrichtting nach Anspruch 1, 2 oder 3, bei der die zwischen Gate und Source des zweiten MOSFET liegende Diode in Gegenrichtung zur optoelektronischen Wandler-Reihenanordnung geschaltet ist.

5. Halbleitereinrichtung nach einem der vorstehenden Ansprüche, bei welcher der erste MOSFET vertikal zum Halbleiterchip ausgebildet ist, das als Drain des ersten MOSFETs dient.

6. Halbleitereinrichtung nach einem der vorstehenden Ansprüche, bei der die positive Schwellenspannung des zweiten MOSFET auf einen kleineren Wert eingestellt ist als die für den ersten MOSFET.