DE68910705T2 - Integrierte Halbleiterschaltung mit einer Pegelumsetzungsschaltung. - Google Patents

Integrierte Halbleiterschaltung mit einer Pegelumsetzungsschaltung.

Info

Publication number
DE68910705T2
DE68910705T2 DE89101570T DE68910705T DE68910705T2 DE 68910705 T2 DE68910705 T2 DE 68910705T2 DE 89101570 T DE89101570 T DE 89101570T DE 68910705 T DE68910705 T DE 68910705T DE 68910705 T2 DE68910705 T2 DE 68910705T2
Authority
DE
Germany
Prior art keywords
circuit
line
voltage
voltage line
ground line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE89101570T
Other languages
English (en)
Other versions
DE68910705D1 (de
Inventor
Akira Denda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE68910705D1 publication Critical patent/DE68910705D1/de
Publication of DE68910705T2 publication Critical patent/DE68910705T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

  • Integrierte Halbleiterschaltung mit Pegelumsetzungsschaltung
  • Hintergrund der Erfindung
  • Feld der Erfindung
  • Die Erfindung betrifft eine integrierte Halbleiterschaltung, und insbesondere eine Pegelumsetzungsschaltung für den Gebrauch in einer sog. logischen integrierten BiMOS- Halbleiterschaltung aus Bipolartransistoren und MOS-Transistoren, die in gemischter Weise auf demselben einzelnen Chip ausgebildet sind.
  • Beschreibung bekannter Technik
  • Integrierte logische BiCMOS-Halbleiterschaltungen bestehend aus CMOS (Complementary Metal-Oxide-Semiconductor; Komplementärer Metalloxidhalbleiter)-Transistoren und Bipolartransistoren, die auf demselben einzelnen Chip ausgebildet sind, so daß die Schaltungen beide Vorteile der CMOS-Transistoren wie niedriger Energieverbrauch und hohe Integrationsdichte als auch die Vorteile der Bipolartransistoren wie hohe Betriebsgeschwindigkeit und hohe Treiberleistung ausnutzen können. Tatsächlich haben logische BiCMOS-Schaltungen bereits eine Gateverzögerungszeit erreicht, die teilweise mit der überlappt, die in bekannten ECL-Logikschaltungen (emitter-coupled Logic; emittergekoppelte logik) erreicht wird. Aufgrunddessen ist zu erwarten, daß ECL- Logikschaltungen durch BiCMOS-Schaltungen bei Anwendungen oder Feldern verwendet werden, in denen relativ große Gateverzögerungszeit erlaubt ist.
  • Hinsichtlich der Kompatibilät mit ECL-Logikschaltungen müssen BiCMOS-Logikschaltungen mit demselben Versorgungsspannungspegel betrieben werden wie die existierenden ECL-Logikschaltungen. Beispielsweise ist es für BiCMOS-Logikschaltungen erforderlich, daß sie mit dem sog. ECL-Eingangs-/Ausgangspegel arbeiten durch Zuführung einer nominellen Versorgungsspannung von -4,5 V an den Chip. Unter Berücksichtigung der Kompatibilität mit TTL-Logikschaltungen (Transistor-Transistor-Logik) ist es andererseits bei den BiCMOS-Logikschaltungen vorzuziehen, daß sie mit dem sog. TTL-Eingangs-/Ausgangs-Pegel betrieben werden durch Verbindung einer nominellen Versorgungsspannung von +5,0V mit dem Chip. Wenn ECL-Schaltungen und TTL-Schaltungen auf demselben Signalchip kombiniert werden, wird der Chip sowohl mit einer Versorgungsspannung von -4,5V und der anderen Versorgungsspannung von +5,0V verbunden. In diesem Fall wird im Ergebnis eine Signalpegel-/Wandlerschaltung zum Umsetzen eines Signalpegels zwischen einer Schaltung, die zwischen +5,0V und Masse (=0V) geschaltet ist und einer weiteren Schaltung, die zwischen -4,5V und Masse geschaltet ist, erforderlich. Die bekannten Signalpegel-Umsetzerschaltungen sind jedoch vom Differenz-Schaltungstyp, der einen relativ hohen Leistungsverbrauch aufweist und ferner eine große Anzahl von Schaltungselementen benötigt. Insbesondere erfordert die bekannte Signalpegelumsetzungsschaltung des Differenzschaltungstyps zumindest ein Paar aktiver Schaltungselemente wie ein Paar Bipolartransistoren und benötigt eine Konstantstromquelle.
  • Integrierte Halbleiterschaltungen mit allen Merkmalen des Oberbegriffs des Anspruchs 1 sind aus DE-A-2524001 und "Modern Electronic Circuits Reference Manual" von J. Markus, 1980, McGraw Hill Book Company, Seite 513, bekannt. Das erste Dokument zeigt einen Inverter, der zwischen den Massepegel und den Pegel mit negativem Potential als Umsetzschaltung geschaltet ist und zwischen eine TTL-Schaltung und eine MOS-Schaltung geschaltet ist. Das zweite Dokument umfaßt eine Reihenschaltung eines Feldeffekttransistors, der mit Massenpegel verbunden ist, und eines Widerstandes, der mit dem Pegel positiven Potentials verbunden ist, wobei das Gate des Transistors mit einem MOS-Logikelement verbunden ist und wobei der Knoten zwischen dem Transistor und dem Widerstand mit einem bipolaren Logikelement verbunden ist.
  • Zusammefassung der Erfindung
  • Es ist dementsprechend eine Aufgabe der Erfindung, eine Signalpegel-Umsetzerschaltung zur Verwendung in BiCMOS-Schaltungen zu schaffen, wobei diese Umsetzerschaltung die oben beschriebenen Probleme bekannter Schaltungen nicht aufweist.
  • Eine weitere Aufgabe der Erfindung liegt in der Schaffung einer Signalpegel-Umsetzerschaltung zur Verwendung in BiCMOS-Schaltungen, wobei die Umsetzerschaltung einen einfachen Aufbau aufweist, mit geringem Leistungsverbrauch arbeitet und aus einer relativ kleinen Anzahl von Schaltungselementen zusammengesetzt ist.
  • Eine weitere Aufgabe der Erfindung liegt in der Schaffung einer Signalpegel-Umsetzerschaltung zur Verwendung in Bi-CMOS-Schaltungen, wobei die Umsetzerschaltung aus einem einzigen Transistor ohne Konstantstromquelle zusammengesetzt ist.
  • Die oben genannten und weitere Aufgaben der Erfindung werden erfindungsgemäß durch eine integrierte Halbleiterschaltung gelöst mit einer positiven Spannungsleitung, einer negativen Spannungsleitung, einer Massenleitung, einer ersten Schaltung, die zwischen die Masseleitung und entweder die positive Spannungsleitung oder die negative Spannungsleitung geschaltet ist, so daß sie durch eine Spannungsdifferenz zwischen der Masseleitung und der positiven Spannungsleitung bzw. der negativen Spannugsleitung betrieben wird, einer zweiten Schaltung, die zwischen Massenleitung und die andere der positiven Spannungsleitung und der negativen Spannungsleitung geschaltet ist, so daß sie durch die Spannungsdifferenz zwischen der Massenleitung und der anderen der positiven Spannungsleitung und der negativen Spannungsleitung betrieben wird, und einer Signalpegel-Umsetzerschaltung einschließlich eines MOS-Transistors mit einem Gate, das mit dem Ausgang der ersten Schaltung verbunden ist, und einem Drain, das mit dem Eingang der zweiten Schaltung verbunden ist, wobei das Drain des Transistors über einen Widerstand mit der Massenleitung verbunden ist, wobei die Source des Transistors mit der anderen der positiven Spannungsleitung und der negativen Spannungsleitung verbunden ist, wobei der Transistor eine Quellspannung aufweist, deren Absolutwert größer ist als der Absolutwert einer Spannungsdifferenz zwischen der Massenleitung und der anderen der positiven Spannungsleitung und der negativen Spannungsleitung, so daß ein Signal, das am Ausgang der ersten Schaltung erscheint und dessen Potential zwischen dem Potential auf der Massenleitung und dem auf der einen positiven Spannungsleitung oder negativen Spannungsleitung variiert, in ein Signal gewandelt wird, dessen Potential zwischen dem Potential auf der Massenleitung und dem auf der anderen der positiven Spannungsleitung und der negativen Spannungsleitung variiert.
  • Vorzugsweise hat der MOS-Transistor eine Schwellspannung, deren Absolutwert im wesentlichen gleich der Summe des Absolutwertes der Spannungsdifferenz zwischen der Massenleitung und der anderen der positiven Spannungsleitung und der negativen Spannungsleitung und dem Absolutwert einer Schwellspannung der ersten Schaltung liegt.
  • Bei einer bevorzugten Ausführungsform ist die Schaltung aus einer ECL-Schaltung zusammengesetzt, die zwischen die Massenleitung und die negative Spannungsleitung geschaltet ist, so daß sie durch die Spannungsdifferenz zwischen der Massenleitung und der negativen Spannungsleitung getrieben wird, und wobei die zweite Schaltung aus einer TTL-Schaltung zusammengesetzt ist, die zwischen die Massenleitung und die positive Spannungsleitung geschaltet ist, so daß sie durch die Spannungsdifferenz zwischen der Massenleitung und der positiven Spannungsleitung betrieben wird, und wobei der MOS-Transistor ein P-Kanal-Transistor ist, dessen Source mit der positiven Spannungsleitung verbunden ist, wobei der MOS-Transistor eine Schwellspannung aufweist, deren Absolutwert größer ist als der Absolutwert der Spannungsdifferenz zwischen der Massenleitung und der positiven Spannungsleitung, so daß ein Ausgangssignal der ECL-Schaltung, dessen Potential sich zwischen der Massenleitung und der negativen Spannungsleitung ändert, in ein Signal geändert wird, dessen Potential sich zwischen der Massenleitung und der positiven Spannungsleitung ändert.
  • Desweiteren besitzt der P-Kanal-MOS-Transistor eine Schwellspannung, deren Absolutwert im wesentlichen gleich der Summe des Absolutwertes der Spannungsdifferenz zwischen der Massenleitung und der positiven Spannungsleitung und dem Absolutwert der Schwellspannung der ECL-Schaltung ist.
  • In einer weiteren bevorzugten Ausführungsform ist die erste Schaltung eine TTL-Schaltung, die zwischen Masseleitung und die positive Spannungsleitung geschaltet ist, so daß sie durch eine Spannungsdifferenz zwischen der Masseleitung und der positiven Spannungsleitung betrieben wird, und die zweite Schaltung ist eine ECL-Schaltung, die zwischen die Masseleitung und die negative Spannungsleitung geschaltet ist, so daß sie durch eine Spannungsdifferenz zwischen der Masseleitung und der negativen Spannungsleitung betrieben wird, wobei der MOS-Transistor vom n-Kanal-Typ ist, dessen Source mit der negativen Spannungsleitung verbunden ist, und der n-Kanal-Transistor eine Schwellspannung aufweist, deren Absolutwert größer ist als der Absolutwert der Spannungsdifferenz zwischen der Masseleitung und der negativen Spannungsleitung, so daß ein Ausgangssignal der TTL-Schaltung, dessen Potential sich zwischen der Masseleitung und der positiven Spannungsleitung ändert, in ein Signal gewandelt wird, dessen Potential sich zwischen der Masseleitung und der negativen Spannungsleitung ändert.
  • Desweiteren hat der n-Kanal-MOS-Transistor eine Schwellspannung, deren Wert im wesentlichen gleich der Summe des Absolutwertes der Spannungsdifferenz zwischen der Massenleitung und der negativen Spannungsleitung und dem Absolutwert der Schwellspannung der TTL-Schaltung ist.
  • Die obengenannten und andere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsformen der Erfindung mit Bezug auf die beigefügten Zeichnungen deutlich.
  • Kurzbeschreibung der Zeichnungen
  • Fig. 1 ist ein Schaltungsblockdiagramm einer bekannten Signalpegel-Umsetzschaltung für den Gebrauch in BiCMOS-Schaltungen;
  • Fig. 2 ist ein Blockschaltungsdiagramm einer Ausführungsform der Signalpegel-Umsetzschaltung gemäß der Erfindung zum Gebrauch der BiCMOS-Schaltungen; und
  • Fig. 3 ist ein der Fig. 2 ähnliches Diagramm, zeigt aber eine weitere Ausführungsform der erfindungsgemäßen Signalpegel-Umsetzschaltung gemäß der Erfindung zum Gebrauch in BiCMOS-Schaltungen.
  • Beschreibung der bevorzugten Ausführungsformen
  • Fig. 1 zeigt ein Blockschaltungsdiagramm einer bekannten Signalpegel-Umsetzschaltung zur Verwendung in BiCMOS-Schaltungen. Die dargestellte BiCMOS-Schaltung umfaßt eine ECL- Schaltung 10, die zwischen eine negative Spannungsversorgung VEE und Masse GND geschaltet ist, und eine TTL-Schaltung 12, die zwischen eine positive Spannungsversorgung VCC und Masse GND geschaltet ist. Eine Signalpegel-Umsetzschaltung 14, die zwischen die ECL-Schaltung 10 und die TTL- Schaltung 12 geschaltet ist, umfaßt eine Differenzschaltung, die einen ersten Bipolartransistor 16 aufweist, der mit seiner Basis mit dem Ausgang der ECL-Schaltung 10 verbunden ist, und einen zweiten Bipolartransistor 18, dessen Basis zum Empfang einer Bezugsspannung VR geschaltet ist. Die jeweiliegen Emitter dieser Transistoren 16 und 18 sind gemeinsam miteinander verbunden und ferner über eine Konstantstromquelle 20 mit der negativen Spannungsversorgung VEE. Desweiteren sind die Kollektoren der Transistoren 16 und 18 über Widerstände 20 und 24 mit der positiven Spannungsversorgung VCC verbunden. Der jeweilige Verbindungsknoten zwischen dem Kollektor eines Transistors und dem entsprechenden Widerstand ist mit einem Paar von Eingängen der TTL-Schaltung 12 verbunden.
  • Durch Vorgabe der Bezugs spannung VR, die diesselbe ist wie die Schwellspannung der ECL-Schaltung 10, wird bei der obenbeschriebenen Anordnung das Ausgangssignal der ECL- Schaltung 10, das zwischen Massepegel GND und negativer Spannung VEE variiert, in ein Signal gewandelt, das sich zwischen der positiven Spannung VCC und Massepegel GND ändert.
  • Bei dieser Signalpegel-Umsetzschaltung 14 fließt jedoch ein Strom von einigen wenigen Milliampere fortgesetzt in die Differenzschaltung, die zwischen die positive Spannungsversorgung VCC und die negative Spannungsversorgung VEE geschaltet ist. Mit anderen Worten, falls die positive Versorgungsspannung VCC + 5,0V beträgt und die negative Versorgungsspannung VEE - 4,5 V beträgt, fließt der elektrische Strom von einigen wenigen Milliampere unausweichlich über eine Potentialdifferenz von etwa 10V. Dies ist ein wesentlicher Verbrauch elektrischer Leistung in der bekannten Signalpegel-Umsetzschaltung gemäß Fig. 1. Desweiteren benötigt die Differenzschaltung ein Paar Transistoren 16 und 18, und ein Lastwiderstand (22 oder 24) ist für jeden im Paar der Transistoren erforderlich. Desweiteren ist die Konstantstromquelle 20 der Differenzschaltung zugeordnet. Aufgrunddessen benötigt die Signalpegel-Umsetzschaltung 14 eine hohe Anzahl von Schaltungselementen, die dementsprechend viel Chipfläche besetzen.
  • Fig. 2 zeigt ein Blockschaltungsdiagramm einer Ausführungsform der erfindungsgemäßen Signalpegel-Umsetzschaltung zur Verwendung in BiCMOS-Schaltungen. Die dargestellte BiCMOS- Schaltung umfaßt eine ECL-Schaltung 30, die zwischen eine negative Spannungsversorgung VEE und Masse GND geschaltet ist, und eine TTL-Schaltung 32, die zwischen eine positive Versorgungsspannung VCC und Masse GND geschaltet ist. Für die Signalpegelumsetzung zwischen der ECL-Schaltung 30 und der TTL-Schaltung 32 ist ein p-Kanal-MOS-Transistor 34 mit seinem Gate mit dem Ausgang der ECL-Schaltung 30 und mit seiner Source mit der positiven Spannungsversorgung VCC verbunden. Das Drain des Transistors 34 ist über einen Widerstand 36 mit Masse GND verbunden, und ein Verbindungsknoten "A" zwischen dem Drain des Transistors 34 und dem Widerstand 36 ist mit dem Eingang der TTL-Schaltung 32 verbunden. Auf diese Weise bilder der Transistor 34 und der Widerstand 36 eine Signalpegel-Umsetzschaltung.
  • Ist der P-Kanal-MOS-Transistor 34 so ausgelegt, daß er eine Schwellspannung VTP aufweist, deren Absolutwert VTP im wesentlichen gleich der Summe des Absolutwertes VCC der positiven Spannung VCC und des Absloutwertes der Schwellspannung VT.ECL der ECL-Schaltung 30 ist (oder einer Schwellspannung VT.DIC einer BiCMOS-Schaltung mit einem logischen Ausgang, der zwischen Masse GND und der negativen Versorgungsspannung VEE variiert, für den Fall, daß die BiCMOS-Schaltung zwischen Masse GND und die negative Spannungsversorgung VEE anstatt der ECL-Schaltung 30 geschaltet ist). Insbesondere gilt
  • VTP VCC + VT.ECL
  • Wenn beispielsweise VCC = 5V und VT.ECL = -1,3V, VTP = -6, 3V.
  • Falls ferner VCC = 5V und VT.BIC = -2,6V, VTP = -7,6V.
  • Wenn nun die ECL-Schaltung 30 ein Signal mit niedrigem Pegel "L" ausgibt, wird der P-Kanal-MOS-Transistor 34 in den Einschaltzustand gebracht. Aufgrunddessen wird der Knoten "A" auf einen Pegel nahe der positiven Spannung VCC angehoben, und dementsprechend wird ein Signal mit hohem Pegel "H" der TTL-Schaltung 32 eingegeben.
  • Wenn andererseits die ECL-Schaltung 30 ein Signal mit hohem Pegel "H" ausgibt, wird der P-Kanal-MOS-Transistor 34 in einen Ausschaltzustand gebracht. Aufgrunddessen wird der Knoten "A" auf einen niedrigen Pegel nach der Spannung von Masse GND herabgezogen, und dementsprechend wird ein Signal mit niedrigem Pegel "L" der TTL-Schaltung 32 eingegeben.
  • Wie sich aus dem Obigen ergibt, erfolgt der einzige Stromverbrauch in der Signalpegel-Umsetzschaltung gemäß Fig. 2 aufgrund eines Stroms, der durch den P-Kanal-MOS-Transistor 34 nur dann fließt, wenn er im Einschaltzustand ist. Insbesondere ist kein bedingungslos fließender Strom in der Signalpegel-Umsetzschaltung gemäß Fig. 2 vorhanden. In diesem Punkt zeigt die Signalpegel-Umsetzschaltung gemäß Fig. 2 einen geringen Leistungsverbrauch verglichen mit dem der bekannten Schaltung gemäß Fig. 1. Desweiteren ist der Strom im Einschaltzustand des P-Kanal-MCS-Transistors 34 in der Größenordnung von einigen wenigen 100 Mikroampere. Dementsprechend ist der Leistungsverbrauch der Signalpegel-Umsetzschaltung im Vergleich mit dem der bekannten Schaltung gemäß Fig. 1 deutlich vermindert.
  • Fig. 3 zeigt ein Blockschaltungsdiagramm einer weiteren Ausführungsform der Signalpegel-Umsetzschaltung gemäß der Erfindung für BiCMOS-Schaltungen. Die dargestellte BiCMOS- Schaltung umfaßt eine TTL-Schaltung 40, die zwischen eine positive Versorgungsspannung VCC und Masse GND geschaltet ist, und eine ECL-Schaltung 42, die zwischen eine negative Versorgungsspannung VEE und Masse GND geschaltet ist. Zur Signalpegelumsetzung zwischen der TTL-Schaltung 40 und der ECL-Schaltung 42 ist ein n-Kanal-MOS-Transistor 44 mit seinem Gate mit einem Ausgang der TTL-Schaltung 40 und mit seinem Source mit der negativen Versorgungsspannung VEE verbunden. Das Drain des Transistors 44 ist über einen Widerstand 46 mit Masse GND verbunden, und ein Verbindungsknoten "B" zwischen dem Drain des Transistors 44 und dem Widerstand 46 ist mit einem Eingang der ECL-Schaltung 42 verbunden. Auf diese Weise bilden der Transistor 44 und der Widerstand 46 eine Signalpegel-Umsetzschaltung.
  • Bei der oben beschriebenen Schaltung ist der n-Kanal-MOS- Transistor 44 so ausgelegt, daß er eine Schwellspannung VTN aufweist, deren Absolutwert VTN im wesentlichen gleich der Summe des Absolutwertes VEE der negativen Spannung VEE und dem Absolutwert der Schwellspannung VTTL der TTL- Schaltung 40 ist (oder einer Schwellspannung VT.BIC einer BiCMOS-Schaltung mit einem Logikausgang, der zwischen Masse GND und der positiven Versorgungsspannung VCC variiert, für den Fall, daß die BiCMOS-Schaltung zwischen Masse GND und die positive Versorgungsspannung VCC anstatt der TTL-Schaltung 40 geschaltet ist. Insbesondere gilt
  • VTN VEE + VT.TTL
  • Falls beispielsweise VEE = -5,2V und VT.TTL = 1,4V, VTN = 6, 6V.
  • Desweiteren, falls VEE = -5,2V und VT.BIC = 2,5V, VTP = 7, 7V.
  • Falls nun die TTL-Schaltung 40 ein Signal mit hohem Pegel "H" ausgibt, wird der n-Kanal-MOS-Transistor 44 in den Einschaltzustand gebracht. Dementsprechend wird der Knoten "B" auf einen Pegel nahe der negativen Spannung VEE heruntergezogen, und dementsprechend wird ein Signal mit niedrigem Pegel "L" der ECL-Schaltung 42 eingegeben.
  • Falls andererseits die TTL-Schaltung 40 ein Signal mit niedrigem Pegel "L" ausgibt, wird der n-Kanal-MOS-Transistor 44 in einen Ausschaltzustand gebracht. Aufgrunddessen wird der Knoten "B" auf einen Pegel nahe der Spannung der Masse GND angehoben, und dementsprechend wird ein Signal mit hohem Pegel "H" der ECL-Schaltung 42 eingegeben.
  • Wie sich aus dem Obigen ergibt, ist die einzige elektrische Leistung, die in der Signalpegel-Umsetzschaltung gemäß Fig. 3 verbraucht wird, aufgrund eines Stromes, der durch den n- Kanal-MOS-Transistor 44 nur dann fließt, wenn er im Einschaltzustand ist, ähnlich wie bei der Schaltung gemäß Fig. 2. Desweiteren liegt der Strom des n-Kanal-MOS-Transistors 44 in der Größenordnung von einigen wenigen 100 Mikroampere. Aufgrunddessen ist der Leistungsverbrauch der Signalpegel-Umsetzschaltung gemäß Fig. 3 im Vergleich mit dem der bekannten Schaltung gemäß Fig. 1 deutlich vermindert.
  • Wie sich aus der obigen Erklärung ergibt, kann die Signalpegel-Umsetzschaltung gemäß der Erfindung ein Signalpegel ohne wesentlichen Leistungsverbrauch effektiv umsetzen und kann aufgrunddessen in einer integrierten BiCMOS-Halbleiterschaltung mit niedrigem Leistungsverbrauch verwendet oder in ihr ausgebildet sein. Desweiteren hat die Signalpegel-Umsetzschaltung gemäß der Erfindung einen sehr einfachen Aufbau und besteht aus einer sehr geringen Anzahl von Schaltungselementen und kann dementsprechend auf einer kleinen Chipfläche ausgebildet oder zusammengesetzt werden. Dieses Merkmal ist sehr vorteilhaft zur Erhöhung der Integrationsdichte der integrierten Schaltung.

Claims (6)

1. Integrierte Halbleiterschaltung mit einer positiven Spannungsleitung (VCC), einer negativen Spannungsleitung (VEE), einer Masseleitung (GND), einer ersten Schaltung (30, 40), die derart zwischen die Masseleitung und entweder die positive Spannungsleitung oder die negative Spannungleitung geschaltet ist, daß sie durch eine Spannungsdifferenz zwischen der Masseleitung und der einen der positiven Spannungsleitung und der negativen Spannungsleitung betrieben wird, einer zweiten Schaltung (32, 42), die zwischen die Masseleitung und die andere der positiven Spannungsleitung und der negativen Spannungsleitung derart geschaltet ist, daß sie durch die Spannungsdifferenz zwischen der Masseleitung und der anderen der positiven Spannungsleitung und der negativen Spannungsleitung betrieben wird, und einer Spannungspegel-Wandlerschaltung einschließlich eines MOS-Transistors (34, 44) mit einem Gate, das mit dem Ausgang der ersten Schaltung (30, 40) verbunden ist, und einem Drain, das mit dem Eingang der zweiten Schaltung (32, 42) verbunden ist, dadurch gekennzeichnet, daß das Drain des Transistors (34, 44) über einen Widerstand (36, 46) mit der Masseleitung verbunden ist, wobei das Source des Transistors mit der anderen der positiven Spannungsleitung und der negativen Spannungsleitung verbunden ist, wobei der Transistor (34, 44) eine Schwellspannung aufweist, deren Absolutwert größer als der absolute Wert einer Spannungsdifferenz zwischen der Masseleitung der anderen der positiven Spannungsleitung und der negativen Spannungsleitung ist, so daß ein Signal, das am Ausgang der ersten Schaltung (30, 40) erscheint und dessen Potential sich zwischen dem Potential an der Masseleitung und dem der einen der positiven Spannungsleitung und der negativen Spannungsleitung verändert, in ein Signal gewandelt wird, dessen Potential sich zwischen dem Potential auf der Masseleitung und auf der anderen der positiven Spannungsleitung und der negativen Spannungsleitung verändert.
2. Schaltung nach Anspruch 1, wobei der Transistor (34, 44) eine Schwellspannung aufweist, deren Absolutwert im wesentlichen gleich der Summe des Absolutwertes der Spannungsdifferenz zwischen der Masseleitung und der anderen der positiven Spannugsleitung und der negativen Spannungsleitung und dem Absolutwert der Schwellspannung der ersten Schaltung (30, 40) ist.
3. Schaltung nach Anspruch 1, wobei die erste Schaltung aus einer ECL-Schaltung (30) zusammengesetzt ist, die zwischen die Masseleitung (GND) und die negative Spannungsleitung (VEE) geschaltet ist, so daß sie durch eine Spannungsdifferenz zwischen der Masseleitung und der negativen Spannungsleitung betrieben wird, und wobei die zweite Schaltung aus einer TTL-Schaltung (32) aufgebaut ist, die zwischen die Masseleitung und die positive Spannungsleitung (VCC) geschaltet ist, so daß sie durch eine Spannungsdifferenz zwischen der Masseleitung und der positiven Spannungsleitung getrieben wird, und wobei der MOS-Transistor (34) vom p-Kanal-Typ ist, dessen Source mit der positiven Spannungsleitung verbunden ist, wobei der p- Kanal-MOS-Transistor eine Schwellspannung aufweist, deren Absolutwert größer ist als der Absolutwert einer Spannungsdifferenz zwischen der Masseleitung und der positiven Spannungsleitung, so daß ein Ausgangssignal der ECL-Schaltung (30), dessen Potential zwischen Masseleitung und negativer Spannungsleitung variiert, in ein Signal gewandelt wird, dessen Potential sich zwischen Masseleitung und positiver Spannungsleitung ändert.
4. Schaltung nach Anspruch 3, wobei der Transistor (34) eine Schwellspannung aufweist, deren Absolutwert im wesentlichen gleich der Summe des Absolutwertes der Spannungsdifferenz zwischen der Masseleitung und dem Absolutwert einer Schwellspannung der ECL- Schaltung ist.
5. Schaltung nach Anspruch 1, wobei die erste Schaltung aus einer TTL-Schaltung (40) aufgebaut ist, die zwischen die Masseleitung (GND) und die positive Spannungsleitung (VCC) geschaltet ist, so daß sie durch eine Spannungsdifferenz zwischen der Masseleitung und der positiven Spannungsleitung betrieben wird, und wobei die zweite Schaltung aus einer ECL-Schaltung (42) aufgebaut ist, die zwischen die Masseleitung und die negative Spannungsleitung (VEE) geschaltet ist, so daß sie durch eine Spannungsdifferenz zwischen der Masseleitung und der negativen Spannungsleitung betrieben wird, und wobei der MOS- Transistor (44) vom n-Kanal-Typ ist, dessen Source mit der negativen Spannungsleitung verbunden ist, wobei der n-Kanal-MOS-Transistor eine Schwellspannung aufweist, deren Absolutwert größer ist als der Absolutwert einer Spannungsdifferenz zwischen der Masseleitung und der negativen Spannungsleitung derart, daß ein Ausgangssignal der TTL-Schaltung, dessen Potential sich zwischen der Masseleitung und der positiven Spannungsleitung verändert, in ein Signal geändert wird, dessen Potential sich zwischen der Masseleitung und der negativen Spannungsleitung ändert.
6. Schaltung nach Anspruch 5, wobei der Transistor eine Schwellspannung aufweist, deren Absolutwert im wesentlichen gleich der Summe des Absolutwertes der Spannungsdifferenz zwischen der Masseleitung und der negativen Spannungsleitung und dem Absolutwert einer Schwellspannung der TTL-Schaltung ist.
DE89101570T 1988-01-30 1989-01-30 Integrierte Halbleiterschaltung mit einer Pegelumsetzungsschaltung. Expired - Fee Related DE68910705T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63019751A JPH01195719A (ja) 1988-01-30 1988-01-30 半導体集積回路

Publications (2)

Publication Number Publication Date
DE68910705D1 DE68910705D1 (de) 1993-12-23
DE68910705T2 true DE68910705T2 (de) 1994-04-21

Family

ID=12008042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE89101570T Expired - Fee Related DE68910705T2 (de) 1988-01-30 1989-01-30 Integrierte Halbleiterschaltung mit einer Pegelumsetzungsschaltung.

Country Status (4)

Country Link
US (1) US4977339A (de)
EP (1) EP0326996B1 (de)
JP (1) JPH01195719A (de)
DE (1) DE68910705T2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3929351C1 (de) * 1989-09-04 1990-10-11 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
US5225721A (en) * 1991-12-18 1993-07-06 Unisys Corporation Signal translator for interconnecting CMOS and BiCMOS logic gates
US5594368A (en) * 1995-04-19 1997-01-14 Kabushiki Kaisha Toshiba Low power combinational logic circuit
US5528173A (en) 1995-05-10 1996-06-18 Micron Technology, Inc. Low power, high speed level shifter
US5666070A (en) * 1995-05-10 1997-09-09 Micron Technology, Inc. Low power, high speed level shifter
US6212402B1 (en) * 1996-11-04 2001-04-03 Telefonaktiebolaget Lm Ericsson System connector
JP4148162B2 (ja) * 2004-03-05 2008-09-10 株式会社デンソー 回路システム
US20080042722A1 (en) * 2006-08-15 2008-02-21 Silicon Laboratories, Inc. High speed level shifter circuit and circuit using same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2524001A1 (de) * 1975-05-30 1976-12-02 Licentia Gmbh Integrierte schaltungsanordnung mit mos-transistoren
JPS585029A (ja) * 1981-06-30 1983-01-12 Fujitsu Ltd レベル変換回路
US4437171A (en) * 1982-01-07 1984-03-13 Intel Corporation ECL Compatible CMOS memory
JPS58194430A (ja) * 1982-05-07 1983-11-12 Nec Corp インタ−フエ−ス回路
US4453095A (en) * 1982-07-16 1984-06-05 Motorola Inc. ECL MOS Buffer circuits
JPS5943631A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd レベル変換入力回路
US4656372A (en) * 1985-11-25 1987-04-07 Ncr Corporation CMOS to ECL interface circuit
US4719372A (en) * 1986-02-03 1988-01-12 International Business Machines Corporation Multiplying interface circuit for level shifting between FET and TTL levels
JPS62230223A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 出力回路
US4704549A (en) * 1986-10-24 1987-11-03 Ncr Corporation CMOS to ECL converter-buffer
US4767951A (en) * 1987-06-30 1988-08-30 Hewlett-Packard Company ECL to NMOS converter

Also Published As

Publication number Publication date
JPH01195719A (ja) 1989-08-07
EP0326996A3 (en) 1990-02-14
EP0326996A2 (de) 1989-08-09
EP0326996B1 (de) 1993-11-18
US4977339A (en) 1990-12-11
DE68910705D1 (de) 1993-12-23

Similar Documents

Publication Publication Date Title
DE69839067T2 (de) Regelwandlerschaltung und integrierte Halbleiterschaltung, in der diese verwendet wird
DE3875870T2 (de) Cmos/ecl konverter-ausgangspufferschaltung.
DE3888863T2 (de) BIFET-Logik-Schaltung.
DE69834755T2 (de) Ausgangsschaltung, Eingangsschaltung und Eingangs/Ausgangsschaltung
EP0094044A2 (de) Schaltungsanordnung zur Pegelumsetzung
DE102019204598B4 (de) Leistungsarmer Eingangspuffer unter Verwendung eines MOS mit umgedrehtem Gate
DE3929351C1 (de)
DE68915351T2 (de) Ausgangschaltung.
DE68910705T2 (de) Integrierte Halbleiterschaltung mit einer Pegelumsetzungsschaltung.
DE68925856T2 (de) Logische Bicmos-Schaltung
DE3781919T2 (de) Eingangsschaltung.
DE2518078A1 (de) Logische mos-schaltungsanordnung
DE60209621T2 (de) Stromschaltkreis
DE19916606A1 (de) Umsetzer für differentielle Eingabe und einseitige Ausgabe
DE68916612T2 (de) ECL/CMOS-Pegelwandler.
DE68917444T2 (de) ECL-CMOS-Umsetzer mit einer einzigen Speisespannung.
DE3880024T2 (de) ECL/NMOS-Pegelwandler.
DE69026648T2 (de) Differenzverstärkerschaltung mit hoher Betriebsgeschwindigkeit
EP0135075A1 (de) MOS-Inverterschaltung
DE19547754C1 (de) Steuerschaltung für BiCMOS-Bustreiber
DE3878276T2 (de) Tri-state-ausgangsschaltung.
DE3874198T2 (de) Bipmos-dekodierschaltung.
DE2752204A1 (de) Integrierte schaltung
DE69630018T2 (de) Logische schaltung für niedrige spannungen
DE69022960T2 (de) Transistorschaltung und Pegelkonverterschaltung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee