DE2524001A1

DE2524001A1 - Integrierte schaltungsanordnung mit mos-transistoren

Info

Publication number: DE2524001A1
Application number: DE19752524001
Authority: DE
Inventors: Helmut Knapp; Hans Dr Ing Schuessler
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1975-05-30
Filing date: 1975-05-30
Publication date: 1976-12-02

Description

"Integrierte Schaltungsanordnung mit MOS-Transistoren Die Erfindung bezieht sich auf eine integrierte Schaltungsanordnung mit MOS-Transistoren, die mit einer gemeinsamen Bezugsspannungsleitung und mit auf unterschiedlichem Potential liegenden Betriebsspannungsleitungen verbunden ist.
Komplexe schaltungstechnische Probleme lassen sich vorteilhaft mit integrierten Festkörperschaltungsanordnungen lösen, von denen dem Anwender heute Schaltkreissysteme mit unterschiedlichen Signalpegeln und/oder Versorgungsspannungen zur Auswahl bereitstehen.
Häufig erweist sich eine Kombination verschiedener Schaltkreiselemente als vorteilhaft, wobei jedoch für ein Kompatibilität hinsichtlich der voneinander abweichenden Eigenschaften gesorgt werden muß.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, die eine Pegelwandlung zwischen den in TTL-Schaltkreisen üblichen Signalpegeln und in MOS-Technologie hergestellten Schaltkreisen ermöglicht. Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs näher bezeichneten Art erfindungsgemäß dadurch gelöst, daß zwei MOS-Transistoren zu einem Inverter verbunden sind, der zwischen einer ersten Betriebsspannung und der Bezugsspannungsleitung betrieben wird, deren gemeinsamer Substratanschluß mit einer weiteren Betriebsspannungsleitung verbunden ist, die eine zur ersten Betriebsspannung entgegengesetzte Polarität aufweist, wobei der Inverter so dimensioniert ist, daß die wirksame Schwellspannung auf einem Potential zwischen Substratvorspannung und dem Bezugspotential liegt.
Die mit einer derartigen Schaltungsanordnung bewirkte Pegelwandlung erlaubt das direkte Ansteuern von mit höheren Signalpegeln arbeitenden MOS-Schaltungen durch mit relativ niedrigen Signalpegeln arbeitende TTL-Schaltkreise.
Weitere Erläuterungen der Erfindung gehen aus der nachfolgenden Beschreibung und den Figuren bevorzugter Ausführungsbeispiele der Erfindung und ihrer Weiterbildungen hervor.
Figur 1 zeigt eine erfindungsgemäße Schaltungsanordnung eines aus zwei MOS-Transistoren bestehenden Inverters.
Figur 2 zeigt in einem Schaltbild eine im wesentlichen aus zwei hintereinandergeschalteten Inverterstufen bestehende Weiterbildung der erfindungsgemäßen Schaltungsanordnung.
Figur 3 zeigt in einem Diagramm das Schaltverhalten der erfindungsgemäßen Schaltungsanordnung.
Figur 1 zeigt eine erfindungsgemäße Schaltungsanordnung. Die MOS-Transistoren T2 (Treibertransistor) und T3 (Lasttransistor) sind zu einem Inverter verbunden, der zwischen einer ersten Betriebsspannung U1 und einer Bezugsspannung UO betrieben wird.
Die Betriebsspannung Ul entspricht in ihrer Höhe von - 24V, bzw. -1 denbei pflOSSchaltungsanordnungen üblichen Werten.
Der gemeinsame Substratanschluß 2 der beiden Transistoren T2, T3 ist mit einer weiteren Betriebsspannungsleitung U2 verbunden, die eine zur ersten Betriebsspannung U1 entgegengesetzte Polarität aufweist. Die Höhe dieser Spannung entspricht der üblichen TTL-Versorgungsspannung von +5V. Der Eingang zum Gate des Treibertransistors T2 wird mit dem TTL-Ausgang verbunden. An dem Ausgang des Inverters an dem gemeinsamen Verbindungspunkt vom Drainanschluß des Transistors T2 und dem Sourceanschluß des Transistors T3 stehen übliche MOS-Logikpegel von angenähert Die OV und - 24V (-15V) an./Inverterstufe ist in an sich bekannter Weise aus einem Treibertransistor T2 und einem Lasttransistor T3 aufgebaut. Es werden MOS-Transistoren vom Verarmungstyp verwendet, die mit unterschiedlichen Schwellspannungen hergestellt werden.
Zweckmäßig wird die integrierte Festkörperschaltungsanordnung mit der gut beherrschten p-Eanal-Technik hergestellt. Die dafür und für die exakte Einstellung der Schwellspannungen der einzelnen MOS-Transistoren notwendige Dotierung wird vorteilhaft mit einem Ionen-Implantationsprozeß erreicht.
Ein Schaltvorgang wird dann nursusst wenn die Gatespannung des Transistors T2 die wirksame Schwellspannung über- bzw. unterschreitet. Dabei ist zu beachten, daß diese wirksame Schwellspannung von T2 auch durch die Substratvorspannung infolge des Bodyeffektes beeinfluß wird. Strebt man zum Beispiel eine wirksame Schwelle bei +1,6V an (gleicher Störabstand gegen die Ausgangspegel des belasteten TTL-Ausganges O,SV und 2,4V), dann muß die Schwellspannung des Transistors T2 ohne Substratvorspannung auf 3,3V z.B. durch Ionenimplantation eingestellt werden.
Figur 2 zeigt in vorteilhafter Weiterbildung der Erfindung ein Schaltbild einer Festkörperschnltungsanordnung mit einer aus einem einzigen MOS-Bauelement Tl bestehenden Eingangsstufe sowie zwei dieser Eingangsatufe nachgeschalteten Inverterstufen mit den Transistoren T2 und T3 bzw. T4 und T5, wobei es sich bei dem Inverter mit den Transistoren T2 und T3 um die erfindungsgemäße Schaltung nach Figur 1 handelt. Die Eingangsstufe T1 dient zwei Aufgaben. Einmal wird bei nicht angeschlossenem Eingang der MCS-Schaltung der Inw-ertereingang auf dem "H"-Pegel festgelegt und aefiniert gehalten und zum anderen wirkt der Transistor T1 als Parallelwiderstand zum Ausgang der TTL-Schaltung und erhöht die Ausgangsspannung der TTL-Schaltung bei einem vorgegebenen "fan in" der angeschlossenen TTL- und MOS-Eingänge in dem kritischen "H"-Pegel Die Eingangsstufe der Pegelwandlerschaltung ist mit einer auf einem positiven niedrigen Potential liegenden ersten Versorgungsleitung verbunden, die auch die für die TTL-Schaltkreise geeignete Betriebsspannung liefert. Die nachfolgenden Inverterstufen sind mit einer weiteren Versorgungsleitung verbunden, die ein für MOS-Schaltungen üblicherweise verwendetes negatives höheres Potential von beispielsweise 24 Volt oder 15 Volt führt. Dabei ist der zweite in Standarddimensionierung ausgeführte Inverter lediglich zur Entkopplung und zur Darstellung einer Negation eingebaut. Durch das unmittelbare Zusammenwirken wird das dynamische Verhalten der erfindungsgemäßen Eingangsschaltung verbessert, weil in dieser speziellen Anordnung mit dem zweiten Inverter von dem ersten Inverter keine größeren Leitungskapazitäten umgeladen werden müssen.
Die Transistoren T1, T2, T3, 5 sind durch Ionenimplantation hergestellte Verarmungstypen; 1'4 ist ein Transistor vom Anreicherungstyp. T3 und T5 werden wie LasttransFstoren implantiert, ebenso der als Belastungswiderstand für die TiL-Schaltung dienende Transistor T1. Die NOS-Transistoren T2 und T3 bilden eine Inverterschaltung, bei der die Schaltschwelle des Transistors T2 so eingestellt ist, daß der Inverter mit TTL-Hub schaltet. Am Ausgang dieser ersten Inverterschaltung steht dann der volle MOS-Hub zur Verfügung, der die nachfolgende zweite aus den Transistoren T4 und T5 bestehende Inverterstufe ansteuern kann. Mit einer Betriebsspannung von beispielsweise -24 Volt läßt sich ein sicheres Arbeiten der Schaltung bei folgenden Schwellspannungseinstellungen der MOS-Bauelemente erreichen: Tl, T3, T5 : 5,5 Volt T2 : 3,3 Volt T4 : -3,5 Volt In Figur 3 ist das Schaltverhalten der Festkörperschaltungsanordnung bei Abweichungen der Schwellspannungen der MOS-Bauelemente von den vorstehend aufgeführten Nennwerten dargestellt.
Die Schwellspannungen können gleichsinnig um + C,5 Volt schwanken.
Für Kurve a liegen die Schwellspannungen um 0,5 V unter, für kurve b um 0,5 Volt über den angegebenen Normalwerten der Schwenspannung. Im ungünstigsten Fall ergibt sich ein Störspannungsabstand von 0,4 Volt.
Dem Fachmann ist an dieser Beschreibung erkennbar, daß die für den Fall der Wandlung von TTL-Signalpegeln in MOS-Pegel mit komplementärer Polarität der Betriebsspannung beschriebene Schaltungsanordnung in einfacher Weise auch für andere Pegelwandlungsaufgaben mit komplementärer Polarität der Betriebsspannung z.B. bei dem Zusammenschalten von Schaltungen, die in n-Kanal und p-Kanal-MOS-Technologie hergestellt wird, eingesetzt werden kann. Dabei kann die Betriebsspannung jeweils der anderen Polarität oder ein Bruchteil davon für einen oder den anderen Schaltungsteil als Substratvorspannung benutzt werden.
Selbstverständlich kann auch die Wandlung eines p-MOS-Signalpegels in einen n-fiOS-Signalpegel bei einer sinngemäßen Fortbildung der erfindungsgemäßen Schaltung durchgeführt werden.

Claims

Patentansprüche

Integrierte Schaltungsanordnung mit MOS-Transistoren, die mit einer gemeinsamen Bezugssparinungsleitung und mit auf unterschiedlichem Potential liegenden Betriebsspannungsleitungen verbunden ist, dadurch gekennzeichnet, daß zwei MCS-Transistoren (T2, T3) zu einem Inverter verbunden sird, der zwischen einer ersten Betriebsspannung (U1) und der Bezugsapannungsleitung (1) betrieben wird, aeren gemelasamer Substratanschluß (2) mit einer weiteren Betriebsspannungsleitung (U2) verbunden ist, die eine zur ersten Betriebsspannurg (U1) entgegengesetzte Polarität aufweist, wobei der Inverter so dimensioniert ist, daß die wirksame Schwellspannung auf einem Potential zwischen Substratvorspannung (U2) und dem Bezugspotential (1) liegt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Lasttransistor der Inverterschaltung ein MCS-Transistor (T3) vom Verarmungstyp vorgesehen ist, dessen Gateanschluß mit dem Ausgang der Inverterschaltung verbunden ist.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß beide Transistoren (T2, T3) der Inverterschaltung MOS-Transistoren vom Verarmungstyp mit unterschiedlicher Schwellspannung sind.
4. Integrierte Festkörperschaltungsanordnung nach Anspruch 1 gekennzeichnet durch eine aus einem einzelnen mit einer auf niedrigem Potential liegenden ersten Versorgungsleitung verbundenen MOS-Transistor (T1) bestehenden Eingangsstufe sowie zwei dieser Eingangsstufe nachgeschalteten, mit einer auf höherem Potential liegenden weiteren Versorgungsleitung verbundenen Inverterstufen (T2, T3) bzw. (T4, T5).
5. Schaltungsanordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die MOS-Bauelemente in p-Eanal-Technik hergestellt sind.
6. Schaltungsanordnung nach dem Anspruch 4, dadurch gekennzeichnet, daß das MOS Bauelement (T1) der Eingangsstufe sowie die MOS-Bauelemente (T2, T3) der darauffolgenden ersten Inverterstufe und der Lasttransistor (T5) der zweiten Inverterstufe Transistoren vom Verarmungstyp sind, und daß der Treibertransistor (T4) der zweiten Inverterstufe ein Transistor vom Anreichungstyp ist.
7. Schaltungsanordnung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die Schwellspannung der MOS-Bauelemente (T1 ....T5) durch einen Ionenimplantationsprozeß eingestellt ist.
8. Schaltungsanordnung nach dem Anspruch 1, dadurch gekennzeichnet, daß TTL-Ausgang mit MOS-p-Eanal-Eingang verbunden ist.
9. Schaltungsanordnung nach dem Anspruch 1, dadurch gekennzeichnet, daß n-Kanal-MOS-Ausgang mit p-Eanal-MOS-Eingang verbunden wird.
10. Schaltupgsanordnung nach dem Anspruch 1, dadurch gekennzeichnet, daß p-Eanal-MOS-Ausgang mit n-Eanal-MOS-Eingang verbunden wird.
11. Schaltungsanordnung nach dem Anspruch 1, dadurch gekennzeichnet, daß 5V n-Eanal-Technik ohne Substratvorspannung mit p-Eanal-Technik höherer Spannung und +5V Substratvorspannung verbunden wird.

Leerse ite