DE68909960D1 - Speicherschaltung mit einer Anordnung zum verbesserten seriellen Zugriff. - Google Patents

Speicherschaltung mit einer Anordnung zum verbesserten seriellen Zugriff.

Info

Publication number
DE68909960D1
DE68909960D1 DE89101480T DE68909960T DE68909960D1 DE 68909960 D1 DE68909960 D1 DE 68909960D1 DE 89101480 T DE89101480 T DE 89101480T DE 68909960 T DE68909960 T DE 68909960T DE 68909960 D1 DE68909960 D1 DE 68909960D1
Authority
DE
Germany
Prior art keywords
arrangement
memory circuit
serial access
improved serial
improved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE89101480T
Other languages
English (en)
Inventor
Hiroshi C O Nec Corpo Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Application granted granted Critical
Publication of DE68909960D1 publication Critical patent/DE68909960D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Static Random-Access Memory (AREA)
DE89101480T 1988-01-29 1989-01-27 Speicherschaltung mit einer Anordnung zum verbesserten seriellen Zugriff. Expired - Lifetime DE68909960D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63020279A JP2591010B2 (ja) 1988-01-29 1988-01-29 シリアルアクセスメモリ装置

Publications (1)

Publication Number Publication Date
DE68909960D1 true DE68909960D1 (de) 1993-11-25

Family

ID=12022728

Family Applications (1)

Application Number Title Priority Date Filing Date
DE89101480T Expired - Lifetime DE68909960D1 (de) 1988-01-29 1989-01-27 Speicherschaltung mit einer Anordnung zum verbesserten seriellen Zugriff.

Country Status (4)

Country Link
US (1) US5029134A (de)
EP (1) EP0326172B1 (de)
JP (1) JP2591010B2 (de)
DE (1) DE68909960D1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984214A (en) * 1989-12-05 1991-01-08 International Business Machines Corporation Multiplexed serial register architecture for VRAM
DE69122293T2 (de) * 1990-04-27 1997-04-24 Nec Corp Halbleiterspeicheranordnung
KR920004417B1 (ko) * 1990-07-09 1992-06-04 삼성전자 주식회사 낮은 동작 전류를 갖는 sam 데이터 억세스회로 및 그 방법
JP2592986B2 (ja) * 1990-09-29 1997-03-19 株式会社東芝 半導体記憶装置
JP2753129B2 (ja) * 1990-10-02 1998-05-18 株式会社東芝 半導体記憶装置
FR2667688B1 (fr) * 1990-10-05 1994-04-29 Commissariat Energie Atomique Circuit d'acquisition ultrarapide.
US5546343A (en) * 1990-10-18 1996-08-13 Elliott; Duncan G. Method and apparatus for a single instruction operating multiple processors on a memory chip
US5355335A (en) * 1991-06-25 1994-10-11 Fujitsu Limited Semiconductor memory device having a plurality of writing and reading ports for decreasing hardware amount
US5291444A (en) * 1991-12-23 1994-03-01 Texas Instruments Incorporated Combination DRAM and SRAM memory array
FR2710776B1 (fr) * 1993-10-01 1995-11-10 Cit Alcatel Dispositif de commande d'accès à une mémoire à accès séquentiel.
JP3547466B2 (ja) * 1993-11-29 2004-07-28 株式会社東芝 メモリ装置、シリアル‐パラレルデータ変換回路、メモリ装置にデータを書き込む方法、およびシリアル‐パラレルデータ変換方法
KR0123850B1 (ko) * 1994-04-15 1997-11-25 문정환 디지탈 영상 메모리
JP3351692B2 (ja) * 1995-09-12 2002-12-03 株式会社東芝 シンクロナス半導体メモリ装置
JP2900854B2 (ja) * 1995-09-14 1999-06-02 日本電気株式会社 半導体記憶装置
JP2000132970A (ja) * 1998-10-22 2000-05-12 Mitsubishi Electric Corp データ転送回路
FR2809222A1 (fr) * 2000-05-17 2001-11-23 St Microelectronics Sa Memoire eeprom comprenant un systeme de correction d'erreur
KR100414203B1 (ko) * 2001-11-19 2004-01-13 삼성전자주식회사 상이한 열들의 인접한 비트 라인들 간의 커플링 노이즈를방지할 수 있는 반도체 메모리 장치
US9704541B2 (en) * 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745577A (en) * 1984-11-20 1988-05-17 Fujitsu Limited Semiconductor memory device with shift registers for high speed reading and writing
JPS61160898A (ja) * 1985-01-05 1986-07-21 Fujitsu Ltd 半導体記憶装置
JPS62146064A (ja) * 1985-12-20 1987-06-30 Nec Corp マルチポ−トメモリ
JPS62287497A (ja) * 1986-06-06 1987-12-14 Fujitsu Ltd 半導体記憶装置

Also Published As

Publication number Publication date
US5029134A (en) 1991-07-02
JP2591010B2 (ja) 1997-03-19
JPH01195554A (ja) 1989-08-07
EP0326172B1 (de) 1993-10-20
EP0326172A2 (de) 1989-08-02
EP0326172A3 (de) 1991-11-21

Similar Documents

Publication Publication Date Title
DE68909960D1 (de) Speicherschaltung mit einer Anordnung zum verbesserten seriellen Zugriff.
DE3750790T2 (de) Paritätsverteilung zum verbesserten Speicherzugriff.
DE3686519D1 (de) Schaltungsanordnung zum abaendern des dynamikbereiches mit serien- oder parallelschaltungen.
DE68921269T2 (de) Integrierte Prüfschaltung.
DE69125225D1 (de) Halbleiterspeicher mit Mehrfachtakt zum Eintritt im Prüfmodus
DE68912458T2 (de) Speicherprüfgerät.
FI890607A (fi) Kopplingsanordning.
DE3687787D1 (de) Speicherzugriff-steuerungsschaltung.
DE3779705D1 (de) Integrierte speicherschaltung mit blockadressierung.
DE68921900D1 (de) Halbleiterspeicheranordnung mit serieller Zugriffsanordnung.
DE68921666T2 (de) Anordnung zum Löten von gedruckten Schaltungen.
DE3786358D1 (de) Halbleiterspeicher mit system zum seriellen schnellzugriff.
DE68912739D1 (de) Befehlschaltung.
DE3883935T2 (de) Halbleiterspeicheranordnung mit einem seriellen Zugriffsspeicher.
DE68921440D1 (de) Halbleiterspeicherschaltung mit einer verbesserten Wiederherstellungssteuerschaltung.
DE58907969D1 (de) Schaltungsanordnung zum Schutze einer integrierten Schaltung.
DE68920118T2 (de) Josephson-Speicherschaltung.
DE68918568D1 (de) Integrierte Speicherschaltung.
DE69021273T2 (de) Integrierte Speicherschaltung mit einem Leseverstärker.
DE3480960D1 (de) Speichereinrichtung mit registerumtauschfunktion.
DE68923348D1 (de) Speicherschaltung mit einer verbesserten Vorladungsschaltung für gemeinsame Datenleitung.
DE3875473D1 (de) Supraleitende schaltungseinrichtung.
DE69326662D1 (de) Daten-Slicer-Schaltung mit Halteschaltungsanordnung
DE68908601D1 (de) Gerät zum Einsetzen von elektrischen Bauelementen.
DE3485757D1 (de) Supraleitende anordnung.

Legal Events

Date Code Title Description
8332 No legal effect for de