DE60223211T2 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE60223211T2
DE60223211T2 DE60223211T DE60223211T DE60223211T2 DE 60223211 T2 DE60223211 T2 DE 60223211T2 DE 60223211 T DE60223211 T DE 60223211T DE 60223211 T DE60223211 T DE 60223211T DE 60223211 T2 DE60223211 T2 DE 60223211T2
Authority
DE
Germany
Prior art keywords
adhesive composition
semiconductor device
resin
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60223211T
Other languages
English (en)
Other versions
DE60223211D1 (de
Inventor
Tomohisa Kawasaki-shi Yagi
Nobuhiro Kawasaki-shi IMAIZUMI
Yasuhiro Kawasaki-shi Usui
Kenji Kawasaki-shi Fukuzono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE60223211D1 publication Critical patent/DE60223211D1/de
Publication of DE60223211T2 publication Critical patent/DE60223211T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung des Typs, der einen Halbleiterchip umfasst, der an ein Substrat durch Flip-Chip-Bonden gebondet ist, wobei eine Klebstoffversiegelung zwischen den Halbleiterchip und das Substrat dazwischen gefügt ist.
  • 2. Beschreibung des verwandten Standes der Technik
  • In einer Halbleitervorrichtung zum Gebrauch in einem High-End-Gerät, wie etwa einem Supercomputer, wird ein LSI-Chip an ein MCM-Substrat (Multi-Chip Module) durch Flip-Chip-Bonden unter Verwendung von Lötbondhügeln gebondet, um ein hohes Leistungsvermögen und hochdichte Bestückung zu verwirklichen. Allgemein wird bei dem Flip-Chip-Bonden ein Spalt zwischen dem LSI-Chip und dem MCM-Substrat mit einem Harz versiegelt, um zu verhindern, dass Luft oder Staub in den Spalt eintreten.
  • In letzter Zeit wird das Filp-Chip-Bonden vermehrt auch zur Herstellung einer Halbleitervorrichtung zur Verwendung in mittelgrading oder geringfügig anspruchsvollen Geräten genutzt. Bei einer solchen Halbleitervorrichtung wird oft ein Substrat, wie etwa ein Aufbausubstrat oder ein Glaskeramiksubstrat, verwendet, um einen LSI-Chip anzubringen, um eine Kostenreduktion zu verwirklichen. Jedoch unterscheidet sich ein Substrat dieser Arten stark von einem LSI-Chip beim Wärmeausdehnungskoeffizienten, was zur Erzeugung großer Wärmespannungen führen kann, und dadurch in einer unerwarteten Lösung von Lötbondhügeln von den Elektroden des Substrats oder der Elektroden des Chips resultieren kann. Daher muss die Klebstoffversiegelung an der Bondspalte bei einer Halbleitervorrichtung zur Verwendung bei einem mittelgrading oder geringfügig anspruchsvollen Gerät die Bondverlässlichkeit zwischen dem Chip und dem Sub strat zu erhöhen, zusätzlich zur Verhinderung des Eintretens von Luft und/oder Staub.
  • Zum Beispiel schlagen JP-A-11-106480 und JP-A-11-106481 die Verwendung eines versiegelnden Klebstoffs vor, der eine relativ hohe Adhäsion aufweist, um die Bondverlässlichkeit zwischen dem Substrat und dem Chip zu erhöhen.
  • Um eine Halbleitervorrichtung bereitzustellen, wird ein LSI-Chip auf einem Substrat durch Flip-Chip-Bonden angebracht, und der gebondete Abschnitt wird mit einem Harz versiegelt. Der Aufbau aus LSI-Chip und dem Substrat wird dann auf einer Hauptplatine angebracht, wobei das Substrat zu der Hauptplatine hin orientiert ist, wodurch eine Halbleitervorrichtung bereitgestellt wird. Ein solches Verfahren wird in der Druckschrift WO-A-98/31738 beschrieben. Bei der Anbringung des Chip-Substrat-Aufbaus auf der Hauptplatine kann zur Anbringung des Substrats auf der Hauptplatine über Anordnungen von Lötbondhügeln oder Anordnungen von Lötstiften Gebrauch gemacht werden von BGA (Ball Grid Array), CSP (Chip Scale Package) oder PGA (Pin Grid Array). Bei jedem davon werden der Chip-Substrat-Aufbau und die Hauptplatine gebondet, indem die Lötbondhügel oder Lötstifte aufgeschmolzen werden. Somit wird der Chip-Substrat-Aufbau einer Erwärmung bei einer hohen Temperatur unterzogen. Als Ergebnis kann die Klebstoffversiegelung Sprünge und/oder Ablösung von dem Substrat und/oder dem Chip aufgrund der Verformung des LSI-Chips und des Substrats oder aufgrund der in der Klebstoffversiegelung erzeugten Wärmespannungen bekommen. Dies kann zur Entfernung der Lötbondhügel oder -stifte führen, die wiederum eine Beschädigung der Chipelektroden bewirken können. Eine solche Beschädigung ist bei den an einem Randabschnitt des LSI-Chips vorgesehenen Elektroden zu bemerken, da der LSI-Chip sich zum großen Teil an dem Randabschnitt verformt. Ferner können die Bondhügel zum Bonden des Chips an das Substrat erneut durch die Aufschmelzerwärmung geschmolzen werden, und fließen in die Sprünge, die sich in der Klebstoffversiegelung gebildet haben, oder in den entfernten Abschnitt der Klebstoffversiegelung. Dies kann bewirken, dass benachbarte Bondhügel elektrisch miteinander verbunden werden, was in einem Kurzschließen der Bondhügel resultiert. Auf diese Weise sind die Verfahren zur Herstellung einer Halbleitervorrichtung nach dem Stand der Technik noch immer ungenügend in Bezug auf die Bondverlässlichkeit zwischen dem LSI-Chip und dem Substrat.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleitervorrichtung vorzusehen, das eine sehr verlässliche Bondverbindung zwischen einem Halbleiterchip und einem Substrat vorsieht, auch wenn der Chip-Substrat-Aufbau später zur Anbringung auf einer Hauptplatine durch Aufschmelzlöten erwärmt wird.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt. Gemäß dem Verfahren wird zunächst ein Halbleiterchip an ein Substrat über Bondhügel durch Flip-Chip-Bonden gebondet. Dann wird eine Versiegelungsklebstoffzusammensetzung zwischen den Halbleiterchip und das Substrat geladen, um eine Klebstoffversiegelung bereitzustellen. Die Versiegelungsklebstoffzusammensetzung beinhaltet mindestens einen ersten Hauptbestandteil aus Harz, einen zweiten Hauptbestandteil aus Harz und ein Härtemittel, so dass die Versiegelungsklebstoffzusammensetzung in der Lage ist, in zwei Stufen auszuhärten. Eine solche Versiegelungsklebstoffzusammensetzung wird in der Druckschrift EP-A-0501734 beschrieben. Dann wird die Klebstoffversiegelung zum ersten Aushärten erwärmt. Dann wird der Chip-Substrat-Aufbau auf einer Hauptplatine platziert, wobei ein Lötmaterial zwischen dem Substrat und der Hauptplatine da zwischen gefügt ist. Letztlich wird die Klebstoffversiegelung zum zweiten Aushärten erwärmt, während das Lötmaterial aufgeschmolzen wird, um den Chip-Substrat-Aufbau an die Hauptplatine zu bonden.
  • Mit dieser Methode verschlechtert sich die Verlässlichkeit der Bondverbindung zwischen dem Halbleiterchip und dem Substrat beim Anbringen des Substrats an einer Hauptplatine durch Aufschmelzlöten nicht. Die Versiegelungsklebstoffzusammensetzung zum Versiegeln zwischen dem Halbleiterchip und dem Substrat härtet in zwei Stufen aus. Genauer erfährt der erste Hauptbestandteil der Versiegelungsklebstoffzusammensetzung die erste Aushärtung, bevor sie das Substrat (d. h., den gebondete Aufbau von Halbleitervorrichtung und Substrat) auf die Hauptplatine bondet, wodurch sie die Flip-Chip-Bondverbindung schützt. Hierbei heißt erstes Aushärten der Zustand, bei dem die Aushärtreaktion in Bezug auf den ersten Hauptbestandteil auftritt, jedoch kaum in Bezug auf den zweiten Hauptbestandteil auftritt, der daher seinen ungehärteten Zustand beibehält. Dann erfährt aufgrund der Wärme des Aufschmelzlötens zum Anbringen des Chip-Substrat-Aufbaus auf die Hauptplatine die Klebstoffversiegelung die zweite Aushärtung. Genauer erweicht sich zunächst der ungehärtete zweite Hauptbestandteil der Versiegelungsklebstoffzusammensetzung bei Erwärmung, so dass die gesamte Klebstoffversiegelung sich einmal erweicht, gefolgt von dem zweiten Aushärten des zweiten Hauptbestandteils. Während des vorläufigen Erweichens der Klebstoffversiegelung werden die zuvor nach dem ersten Aushärten erzeugten Wärmespannungen an der Klebstoffversiegelung entspannt. Daher wird bei dem Aufschmelzlöten unerwünschte Spannung nicht von der Klebstoffversiegelung auf das Substrat oder den Halbleiterchip weitergeleitet. Somit ist es möglich, unerwartetes Entfernen der Klebstoffversiegelung vom Substrat oder dem Halbleiterchip zu verhindern.
  • Nach dem Stand der Technik ist die an dem Flip-Chip-gebondeten Abschnitt vorgesehene Klebstoffversiegelung durch Wärme vollständig ausgehärtet, bevor der Chip-Substrat-Aufbau auf einer Hauptplatine angebracht wird. Wenn die Klebstoffversiegelung während des Aufschmelzlötens zum Anbringen des Chip-Substrat-Aufbaus auf die Hauptplatine einer hohen Temperatur ausgesetzt wird, kann daher die Klebstoffversiegelung von dem Substrat oder dem Halbleiterchip aufgrund der in der Klebstoffversiegelung erzeugten Wärmespannungen entfernt werden. Andererseits tritt gemäß der vorliegenden Erfindung die zweite Aushärtung der Klebstoffversiegelung während der Erwärmung zum Aufschmelzlöten auf, so dass die in der Klebstoffversiegelung erzeugten Wärmespannungen entspannt werden können. Somit kann die vorliegende Erfindung die oben beschriebenen Nachteile des Standes der Technik verhindern.
  • Der erste Hauptbestandteil der Versiegelungsklebstoffzusammensetzung gemäß der vorliegenden Erfindung kann derart sein, dass er aushärtet bei einer ersten Temperatur (erste Aushärttemperatur), die niedriger ist als der Schmelzpunkt des Lötmaterials, während der zweite Hauptbestandteil der Versiegelungsklebstoffzusammensetzung derart sein kann, dass er aushärtet bei einer zweiten Temperatur (zweite Aushärttemperatur), die gleich oder höher ist als der Schmelzpunkt des Lötmaterials. Beispiele des ersten Hauptbestandteils aus Harz umfassen ein Bisphenolharz (Bisphenol-F-Harz, Bisphenol-A-Harz), ein cycloaliphatisches Epoxidharz und ein Naphtalenharz. Ein bevorzugtes Beispiel des zweiten Hauptbestandteils aus Harz ist ein Cyanatharz, wie etwa ein Cyanatesterharz.
  • Als Härtemittel für die Versiegelungsklebstoffzusammensetzung kann zum Beispiel Gebrauch gemacht werden von 4,4'-Dihydroxybiphenyl, Nonylphenol oder Tetramethylbisphenol A.
  • Bevorzugt zeigt die Versiegelungsklebstoffzusammensetzung mindestens zwei Spitzentemperaturen bei der Differentialscanning-Kalorimetrie. Am meisten bevorzugt umfasst die Versiegelungsklebstoffzusammensetzung eine niedrigere Spitzentemperatur, die in einem Bereich von 110–170°C liegt, und eine höhere Spitzentemperatur, die in einem Bereich von 180–240°C liegt. Eine solche Spitzentemperatureinstellung macht es möglich, das Aushärten in zwei Stufen der Klebstoffversiegelung in angemessener Weise durchzuführen.
  • Bevorzugte Beispiele für das Härtemittel, das in der Versiegelungsklebstoffzusammensetzung enthalten sein soll, umfassen 4,4'-Dihydroxybiphenyl, Nonylphenol oder Tetramethylbisphenol A. Wie die Hauptbestandteile aus Harz ist die Auswahl des Härtemittels von kritischer Bedeutung, da die zwei unterschiedlichen Hauptbestandteile aus Harz im selben Temperaturbereich aushärten könne, wenn das Härtemittel falsch ausgewählt wird. Für die vorliegende Erfindung sollte das Härtemittel bevorzugt eine geringe Aushärtgeschwindigkeit vorsehen.
  • Ferner kann die Versiegelungsklebstoffzusammensetzung einen anorganischen Füllstoff beinhalten, und das Verfahren kann ferner den Schritt umfassen, den anorganischen Füllstoff zum Substrat abzusetzen, um eine Zweischichtstruktur in der Klebstoffversiegelung zu bilden. In dem Fall wird der Schritt des Absetzens des anorganischen Füllstoffs vor dem ersten Aushärtschritt für die Klebstoffversiegelung durchgeführt.
  • Bevorzugt kann der anorganische Füllstoff entweder Siliciumdioxidpulver, Aluminiumoxidpulver, oder eine Kombination davon sein.
  • Zur Verbesserung der Affinität zwischen dem anorganischen Füllstoff und den Harzbestandteilen kann die Versiegelungsklebstoffzusammensetzung ferner ein Haftmittel beinhalten.
  • Beispiele für das Haftmittel umfassen Vinyltrichlorosilan, Vinyl-tris(2-methoxyethoxy)silan, γ-Methacryloxypropyltrimethoxysilan, γ-Methacryloxypropyltriethoxysilan, β-(3,4-Epoxycyclohexyl)ethyltrimethoxysilan, γ-Glycidoxypropyltrimethoxysilan, γ-Glycidoxypropyltriethoxysilan, γ-Chlorpropyltrimethoxysilan, γ-Mercaptopropyltrimethoxysilan, γ-Aminopropyltriethoxysilan, N-Phenyl-γ-aminopropyltrimethoxysilan, N-β-Aminoethyl-γ-aminopropyl-trimethoxysilan und N-β-Aminoethyl-γ-aminopropylmethyldimethoxysilan.
  • Bevorzugt weist die Versiegelungsklebstoffzusammensetzung eine Viskosität von nicht mehr als 1000 cps bei 100°C auf, und die Versiegelungsklebstoffzusammensetzung geliert nach Ablauf von nicht weniger als drei Minuten bei einer Erwärmungstemperatur für das erste Aushärten. Diese Voraussetzungen müssen erfüllt sein, um den anorganischen Füllstoff angemessen abzusetzen.
  • Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden deutlich aus der folgenden detaillierten Beschreibung der bevorzugten Ausführungsformen, die unter Bezugnahme auf die beigefügten Zeichnungen gemacht wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die 1a bis 1d verdeutlichen die aufeinanderfolgenden Verfahrensschritte zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden detailliert unter Bezugnahme auf die 1a–1d beschrieben.
  • Wie in 1a gezeigtt, wird zunächst ein Halbleiterchip 2 auf ein Substrat 1 über Lötbondhügel 3 gebondet (Flip-Chip-Bonden). Der Halbleiterchip 2 weist eine untere Oberfläche mit einer Vielzahl von Elektroden (nicht gezeigt) auf, während das Substrat 1 eine obere Oberfläche aufweist, die mit einem Verdrahtungsmuster (nicht gezeigt) gebildet ist. Als Ergebnis dieses Flip-Chip-Bondens sind die Elektroden des Halbleiterchips 2 elektrisch mit dem Verdrahtungsmuster des Substrats 1 über die Lötbondhügel 3 verbunden. In diesem Zustand ist ein kleiner Spalt zwischen dem Substrat 1 und dem Chip 2 definiert.
  • Dann wird, wie in 1b gezeigt, eine ungehärtete Versiegelungsklebstoffzusammensetzung, die bei einer Temperatur von ungefähr 70°C gehalten wird, in den Spalt zwischen dem Substrat 1 und dem Halbleiterchip 2 gespritzt, um eine Klebstoffversiegelung 4 vorzusehen. Die hierbei verwendete Versiegelungsklebstoffzusammensetzung ist so zusammengesetzt, dass sie zwei unterscheidbare Spitzentemperaturen bei der Differentialscanning-Kalorimetrie vorsieht. Genauer beinhaltet die Versiegelungsklebstoffzusammensetzung Bisphenol-F-Harz (und/oder Naphtalenharz) als einen ersten Hauptbestandteil aus Harz, Cyanatharz als einen zweiten Hauptbestandteil aus Harz, und ein Härtemittel mit relativ geringer Aushärtgeschwindigkeit, wie zum Beispiel 4,4'-Dihydroxybiphenyl oder Nonylphenol. Die Versiegelungsklebstoffzusammensetzung beinhaltet ebenso einen anorganischen Füllstoff wie Siliciumdioxidpulver und/oder Aluminiumoxidpulver.
  • Nachdem der in der Klebstoffversiegelung 4 enthaltene anorganische Füllstoff genügend abgesetzt ist, wird die Klebstoff versiegelung 4 auf eine Temperatur von z. B. 150°C zum ersten Aushärten erwärmt, wie in 1c gezeigt. Beim ersten Aushärten schreitet die Aushärtreaktion (Polymerisation) hauptsächlich in Bezug auf den ersten Hauptbestandteil aus Harz voran, dessen Aushärttemperatur relativ gering ist, während die Aushärtreaktion in Bezug auf den zweiten Hauptbestandteil aus Harz kaum stattfindet. Auf diese Weise wird ein Chip-Substrat-Aufbau 10 zubereitet, der den Halbleiterchip 2 umfasst, der an das Substrat 1 durch das Flip-Chip-Bonden gebondet ist, wobei die Klebstoffversiegelung 4 zwischen den Chip 2 und das Substrat 1 dazwischen gefügt ist.
  • Danach werden Anordnungen von Bondhügeln 6 auf dem Substrat 1 gebildet, und der Chip-Substrat-Aufbau 10 wird auf einer Hauptplatine 5 über die Bondhügel 6 durch Aufschmelzlöten, wie in 1d gezeigt, angebracht. Beim Aufschmelzlöten wird der Chip-Substrat-Aufbau 10, der mit den Bondhügeln 6 versehen ist, auf eine Temperatur erwärmt, die gleich oder höher ist als der Schmelzpunkt des Lötmaterials der Bondhügel 9, und die in der Lage ist, zu bewirken, dass die Klebstoffversiegelung 4 ein zweites Aushärten erfährt. Durch dieses zweite Erwärmen werden die Bondhügel 6 erneut geschmolzen, um den Chip-Substrat-Aufbau 10 an die Hauptplatine 5 zu bonden. Ferner wird während des Verlaufs der Erwärmung für das zweite Aushärten die Klebstoffversiegelung 4 einmal erweicht und dann erhärtet, während die bei dem ersten Aushärten erzeugten Wärmespannungen entspannt werden. Da die Wärmespannungen von der Klebstoffversiegelung 4 beim zweiten Aushärten entspannt werden, wird verhindert, dass die Klebstoffversiegelung 4 Sprünge oder unerwartete Ablösung von dem Chip 2 und dem Substrat 1 erleidet. Daher kann der Halbleiterchip 2 zuverlässig an das Substrat 1 gebondet werden, wodurch eine gute Halbleitervorrichtung 100 bereitgestellt wird.
  • Als nächstes wird eine Beschreibung über spezifische Beispiele der vorliegenden Erfindung und Vergleichsbeispiele gemacht.
  • [Beispiel 1]
  • (Zubereitung der Versiegelungsklebstoffzusammensetzung)
  • Eine Versiegelungsklebstoffzusammensetzung wurde zubereitet, indem man 100 Gewichtsanteile Bisphenol-F-Harz (EXA-830, erhältlich von Dainippon Ink and Chemicals, Incorporated) als einen ersten Hauptbestandteil aus Harz, 100 Gewichtsanteile Cyanatesterharz (L 1,0 erhältlich von Asahi Kasei Epoxy Corporation) als einen zweiten Hauptbestandteil aus Harz, 15 Gewichtsanteile 4,4'-Dihydroxybiphenyl (erhältlich von Wako Pure Chemicals Industries, Ltd.) als ein Härtemittel, 370 Gewichtsanteile eines Siliciumdioxidfüllstoffs (SO-E5, erhältlich von Admatechs Co., Ltd.) als ein anorganischer Füllstoff, 1 Gewichtsanteil γ-Glycidoxypropyltrimethoxysilan (KBM403, erhältlich Shin-Etsu Chemical Co., Ltd.) als ein erstes Haftmittel, und 1 Gewichtsanteil γ-Mercaptopropyltrimethoxysilan (KBM803, erhältlich von Shin-Etsu Chemical Co., Ltd.) als ein zweites Haftmittel mischt.
  • (Differentialscanning-Kalorimetrie)
  • Das Aushärtverhalten der Versiegelungsklebstoffzusammensetzung wurde thermodynamisch unter Verwendung eines Differentialscankalorimeters (DSC100, erhältlich von Seiko Instruments Inc.) bestimmt. Bei der Messung wurde die Versiegelungsklebstoffzusammensetzung bei einer Steigerungsrate von 5°C/min erwärmt, und ein Temperaturbereich von 25–280°C wurde gescannt. In dem durch die Messung erhaltenen DSC-Diagramm zeigte die Versiegelungsklebstoffzusammensetzung zwei Spitzentemperaturen, von denen eine 153°C betrug und dem Bisphenol-F-Harz zugeordnet werden konnte, während die andere Spitze 197°C be trug, die von dem Cyanatesterharz ausging. Die beiden Spitzen waren thermodynamisch voneinander unterscheidbar. Die Resultate werden in Tabelle 1 dargestellt. Auf diese Weise wurde herausgefunden, dass die Aushärtreaktion der Versiegelungsklebstoffzusammensetzung aus Beispiel 1 in zwei Stufen abläuft.
  • (Messung des Glassübergangspunkts)
  • Der Glasübergangspunkt der Versiegelungsklebstoffzusammensetzung wurde unter Verwendung eines Viskoselastizitätsmessinstruments (DMS110 erhältlich von Seiko Instruments Inc.) bestimmt. Die Messung wurde in Bezug auf zwei Proben der Versiegelungsklebstoffzusammensetzung durchgeführt. Eine Probe war nur der ersten Erwärmung, die bei 150°C für 120 Minuten durchgeführt wurde, unterzogen worden, während die andere Probe der zweiten Erwärmung unterzogen wurde, die bei 245°C für 90 Sekunden nach der ersten Erwärmung durchgeführt wurde. Bei der Messung wurden die beiden Proben erwärmt, während die Erwärmungstemperatur bei einer Rate von 5°C/Minute in einem Temperaturbereich von 25–300°C gesteigert wurde. Als Ergebnis betrug der Glasübergangspunkt der Probe, die nur der ersten Erwärmung unterzogen wurde, 158°C, während der Glasübergangspunkt der Probe, die zusätzlich der zweiten Erwärmung unterzogen wurde, 172°C betrug. Die Resultate werden in Tabelle 1 dargestellt. Auf diese Weise wurde herausgefunden, dass die Aushärtreaktion der Versiegelungsklebstoffzusammensetzung aufgrund der zweiten Erwärmung weiter abläuft.
  • (Test auf Einflüsse von Wärmespannung)
  • Ein LSI-Chip (20 × 20 mm) wurde auf ein Aufbausubstrat (50 × 50 × 15 mm) durch Flip-Chip-Bonden über 4000 Lötbondhügel (Abstand 225 μm) aus Sn-3,2% Ag-0,7% Cu (Schmelzpunkt: 214°C) gebondet. Dann wurde der Spalt zwischen dem Substrat und dem Chip mit der oben beschriebenen Versiegelungsklebstoffzusam mensetzung versiegelt, während das Substrat bei 70°C gehalten wurde. Danach wurde das erste Erwärmen bei 150°C für zwei Stunden durchgeführt, um das erste Aushärten der Klebstoffversiegelung durchzuführen. Dann wurde das Aufschmelzerwärmen (oder zweites Erwärmen) zwei Mal bei 245°C für 90 Sekunden durchgeführt, was das tatsächliche Anbringen von BGA-Kugeln und das Anbringen auf eine Hauptplatine simuliert. Dann wurde das Substrat durch Flächenschleifen entfernt, um die Oberfläche auf die Bondhügelbeschaffung und die Entfernung von Klebstoffversiegelung zu überprüfen. Bei dem Test wurden weder die Entfernung von Klebstoffversiegelung, noch das Kurzschließen zwischen den Lötbondhügeln beobachtet.
  • Ferner wurde die Beschädigung der LSI-Chipelektroden ebenfalls durch Vertikalschleifen einer weiteren Probe des Chip-Substrat-Aufbaus überprüft, der eine Laminatstruktur aus einem Substrat, einer Klebstoffversiegelung und einem LSI-Chip aufweist, die durch die oben beschrieben Verfahrensschritte vorgesehen wird. Als Ergebnis wurde keine Beschädigung an der Verbindung zwischen den Elektroden und den Bondhügeln gefunden, und die Bondhügel wurden nicht von den Chipelektroden entfernt.
  • Die Resultate werden in Tabelle 1 dargestellt.
  • (Bestimmung der Gelierzeit)
  • Die Gelierzeit der Versiegelungsklebstoffzusammensetzung bei Erwärmung bei 150°C (die erste Erwärmungstemperatur) wurde unter Verwendung eines Gelierzeittestapparats (153-GTR, erhältlich von Yasuda Seiki Ltd.) gemessen. Die Gelierzeit ist die Zeit, die zum Gelieren der Harzzusammensetzung notwendig ist. Die Gelierzeit der Versiegelungsklebstoffzusammensetzung in Beispiel 1 betrug 3 Minuten, was in Tabelle 1 angegeben ist.
  • (Bestimmung der Viskosität)
  • Die Viskosität der Versiegelungsklebstoffzusammensetzung bei 100°C wurde unter Verwendung eines Rheometers (RDA-III erhältlich von Rheometric Scientific F. E. Ltd.) gemessen. Die Viskosität der Versiegelungsklebstoffzusammensetzung in Beispiel 1 betrug 850 cps, was in Tabelle 1 angegeben ist.
  • (Test auf Absetzung der anorganischen Füllstoffs)
  • Ein LSI-Chip (20 × 20 mm) wurde auf ein Aufbausubstrat (50 × 50 × 15 mm) über Lötbondhügel aus Sn-3,2% Ag-0,7% Cu (Schmelzpunkt: 214°C) gebondet. Dann wurde der Spalt zwischen dem Substrat und dem Chip mit der oben beschriebenen Versiegelungsklebstoffzusammensetzung versiegelt, während das Substrat bei 70°C gehalten wurde. Danach wurde das erste Erwärmen bei 150°C für zwei Stunden durchgeführt, um das erste Aushärten der Klebstoffversiegelung durchzuführen. Die Probe, die eine Laminatstruktur eines Substrats, einer Klebstoffversiegelung und eines LSI-Chips aufwies, wurde vertikal abgeschliffen, um die Absetzbedingungen des in der Versiegelungsklebstoffzusammensetzung enthaltenen anorganischen Füllstoffs zu überprüfen. Als Ergebnis war der anorganische Füllstoff zum Substrat hin abgesetzt, und die Klebstoffversiegelung wies eine Zweischichtstruktur auf, die eine erste Schicht aufwies, die eine große Menge anorganischen Füllstoffs beinhaltete, und eine zweite Schicht, die wenig anorganischen Füllstoff beinhaltet.
  • (Temperaturwechselprüfung)
  • Eine Temperaturwechselprüfung wurde in Bezug auf 25 Proben durchgeführt, die durch dasselbe Verfahren zubereitet wurden, wie das zur Zubereitung einer Probe zum Überprüfen der Einflüsse der Wärmespannung. Genauer wurde jede der Proben zuerst bezüglich ihres elektrischen Anfangswiderstandes an jeder der Bondhügelverbindungen gemessen. Dann wurde die Probe Temperaturwechseln im Bereich von –65 bis 125°C unterzogen. Genauer wurde ein Wechsel 2.000 Mal wiederholt, der aus Kühlen bei –65°C für 15 Minuten, Belassen bei Raumtemperatur für 10 Minuten und Erwärmen bei 125°C für 15 Minuten bestand. Danach wurde der elektrische Widerstand an jeder der Bondhügelverbindungen gemessen, um auf jedweden Leitungsfehler zu testen. Ferner betrug eine Steigerung des elektrischen Widerstands nicht mehr als 10%, was akzeptabel war.
  • (Feuchtigkeitsbeständigkeitstest)
  • Eine Feuchtigkeitsbeständigkeitstest wurde in Bezug auf 25 Proben durchgeführt, die durch dasselbe Verfahren zubereitet wurden, wie das zur Zubereitung einer Probe zum Überprüfen der Einflüsse der Wärmespannung. Genauer wurde jede der Proben zuerst bezüglich ihres elektrischen Anfangswiderstandes an jeder der Bondhügelverbindungen bei einer Temperatur von 25°C unter einer relativen Feuchtigkeit von 60% gemessen. Dann wurde die Probe bei einer Temperatur von 121°C unter einer relativen Feuchtigkeit von 85% belassen. Nach Ablauf von 1.000 Stunden wurde der elektrische Widerstand an jeder der Bondhügelverbindungen gemessen, um auf jedweden Leitungsfehler zu testen. Ferner betrug eine Steigerung des elektrischen Widerstands nicht mehr als 10%, was akzeptabel war.
  • [Beispiel 2]
  • Eine Versiegelungsklebstoffzusammensetzung wurde auf eine dem Beispiel 1 ähnliche Weise zubereitet. Der Unterschied der Versiegelungsklebstoffzusammensetzung aus Beispiel 2 zu der aus Beispiel 1 liegt darin, dass das Größenverhältnis von Bisphenol-F-Harz (EXA-830, erhältlich von Dainippon Ink and Chemicals, Incorporated) auf 75 Gewichtsanteile reduziert wurde, während 25 Gewichtsanteile Naphtalenharz (HP4032D erhält lich von Dainippon Ink and Chemicals, Incorporated) weiter als ein dritter Hauptbestandteil aus Harz hinzugefügt wurde. Danach wurde in ähnlicher Weise, wie in Beispiel 1, die Differentialscanning-Kalorimetrie und die Messung von Glasübergangspunkt, Gelierzeit und Viskosität durchgeführt. Ferner wurden Proben des Chip-Substrat-Aufbaus, die jede eine aus dieser Harzzusammensetzung gebildete Klebstoffversiegelung umfassten, zubereitet und auf Einflüsse durch Wärmespannung, Absetzen von anorganischem Füllstoff, Temperaturwechselbeständigkeit und Feuchtigkeitsbeständigkeit auf dieselbe Weise wie in Beispiel 1 überprüft.
  • Bei der Differentialscanning-Kalorimetrie zeigte die Versiegelungsklebstoffzusammensetzung zwei Spitzentemperaturen, von denen eine 146°C betrug und dem Bisphenol-F-Harz und dem Naphtalenharz zugeordnet werden konnte, während die andere Spitze 195°C betrug, die dem Cyanatesterharz innewohnt. Der Glasübergangspunkt nach der ersten Erwärmung betrug 172°C, während der Glasübergangspunkt nach der zweiten Erwärmung 186°C betrug. Dieses Ergebnis zeigte, dass die Aushärtreaktion der Harzzusammensetzung aufgrund der zweiten Erwärmung weiter ablief. Die Gelierzeit betrug 3 Minuten, und die Viskosität betrug 1.000 cps. Bei dem Test auf Einflüsse von Wärmespannung wurden die Entfernung der Klebstoffversiegelung oder das Kurzschließen zwischen Bondhügeln nicht beobachtet. Ferner zeigte die Betrachtung des vertikalen Schnittes des Substrat-Versiegelungs-Chip-Laminats keine Beschädigung der Bondverbindung zwischen den Elektroden und den Bondhügeln. Bei dem Test der Absetzung des anorganischen Füllstoffs wurde die Zweischichtstruktur ähnlich der aus Beispiel 1 beobachtet. Bei der Temperaturwechselprüfung und der Feuchtigkeitsbeständigkeitsprüfung wurden keine Leitungsfehler an irgendeiner der Verbindungen jeder Probe gefunden, und eine Steigerung des elektrischen Widerstands betrug nicht mehr als 10%. Die Resultate werden in Tabelle 1 dargestellt.
  • [Beispiel 3]
  • Eine Versiegelungsklebstoffzusammensetzung wurde auf eine dem Beispiel 1 ähnliche Weise zubereitet. Der Unterschied der Versiegelungsklebstoffzusammensetzung dieses Beispiels zu der aus Beispiel 1 liegt darin, dass das Größenverhältnis von Bisphenol-F-Harz (EXA-830, erhältlich von Dainippon Ink and Chemicals, Incorporated) auf 50 Gewichtsanteile reduziert wurde, während 50 Gewichtsanteile Naphtalenharz (HP4032D erhältlich von Dainippon Ink and Chemicals, Incorporated) weiter als dritter Hauptbestandteil aus Harz hinzugefügt wurde. Danach wurde in ähnlicher Weise, wie in Beispiel 1, die Differentialscanning-Kalorimetrie und die Messung von Glasübergangspunkt, Gelierzeit und Viskosität durchgeführt. Ferner wurden Proben des Chip-Substrat-Aufbaus, die jede eine aus dieser Harzzusammensetzung gebildete Klebstoffversiegelung umfassten, zubereitet und auf Einflüsse durch Wärmespannung, Absetzen von anorganischem Füllstoff, Temperaturwechselbeständigkeit und Feuchtigkeitsbeständigkeit auf dieselbe Weise wie in Beispiel 1 überprüft.
  • Bei der Differentialscanning-Kalorimetrie zeigte die Versiegelungsklebstoffzusammensetzung zwei Spitzentemperaturen, von denen eine 140°C betrug und dem Bisphenol-F-Harz und dem Naphtalenharz zugeordnet werden konnte, während die andere Spitze 194°C betrug, die dem Cyanatesterharz innewohnt. Der Glasübergangspunkt nach der ersten Erwärmung betrug 185°C, während der Glasübergangspunkt nach der zweiten Erwärmung 199°C betrug. Dieses Ergebnis zeigte, dass die Aushärtreaktion der Harzzusammensetzung aufgrund der zweiten Erwärmung weiter ablief. Die Gelierzeit betrug 3 Minuten, und die Viskosität betrug 1.150 cps. Bei dem Test auf Einflüsse von Wärmespannung wurden die Entfernung der Klebstoffversiegelung oder das Kurzschließen zwischen Bondhügeln nicht beobachtet. Ferner zeigte die Betrachtung des vertikalen Schnittes des Substrat-Versiegelungs-Chip-Laminats keine Beschädigung der Bondverbindung zwischen den Elektroden und den Bondhügeln. Bei dem Test der Absetzung des anorganischen Füllstoffs wurde die Zweischichtstruktur ähnlich der aus Beispiel 1 beobachtet. Bei der Temperaturwechselprüfung und der Feuchtigkeitsbeständigkeitsprüfung wurden keine Leitungsfehler an irgendeinem der Verbindungen jeder Probe gefunden, und eine Steigerung des elektrischen Widerstands betrug nicht mehr als 10%. Die Resultate werden in Tabelle 1 dargestellt.
  • [Vergleichsbeispiel 1]
  • Eine Versiegelungsklebstoffzusammensetzung wurde auf eine dem Beispiel 1 ähnliche Weise zubereitet. Der Unterschied der Versiegelungsklebstoffzusammensetzung dieses Vergleichsbeispiels zu der aus Beispiel 1 liegt darin, dass 15 Gewichtsanteile Imidazol (2MZA-PW erhältlich von Shikoku Chemicals Corporation) als Härtemittel zugesetzt wurde, anstelle von 15 Gewichtsanteilen 4,4'-Dihydroxybiphenyl (erhältlich von Wako Pure Chemicals Industries, Ltd.). Danach wurde in ähnlicher Weise, wie in Beispiel 1, die Differentialscanning-Kalorimetrie und die Messung von Glasübergangspunkt, Gelierzeit und Viskosität durchgeführt. Ferner wurden Proben des Chip-Substrat-Aufbaus, die jede eine aus dieser Harzzusammensetzung gebildete Klebstoffversiegelung umfassten, zubereitet und auf Einflüsse durch Wärmespannung, Absetzen von anorganischem Füllstoff, Temperaturwechselbeständigkeit und Feuchtigkeitsbeständigkeit auf dieselbe Weise wie in Beispiel 1 überprüft.
  • Bei der Differentialscanning-Kalorimetrie zeigte die Versiegelungsklebstoffzusammensetzung nur eine Spitzentemperatur von 162°C, was anzeigt, dass die Versiegelungsklebstoffzusammensetzung nicht in zwei Stufen aushärten kann. Ferner variierte der Glasübergangspunkt vor und nach dem zweiten Erwärmen, der 165°C betrug, nicht. Dieses Ergebnis zeigt, dass die Klebstoffversiegelung beinah vollständig durch das erste Erwärmen ausgehärtet war. Die Gelierzeit betrug 2 Minuten, und die Viskosität betrug 820 cps. Bei dem Test auf die Einflüsse von Wärmespannung wurden die Entfernung der Klebstoffversiegelung oder das Kurzschließen zwischen Bondhügeln beobachtet. Ferner zeigte die Untersuchung des vertikalen Schnittes des Substrat-Versiegelungs-Chip-Laminats Beschädigung der Bondverbindung zwischen den Elektroden und den Bondhügeln. Des Weiteren setzte sich der anorganische Füllstoff bei der Betrachtung der Füllstoffabsetzung nicht ab. Diese Resultate werden in Tabelle 1 dargestellt. Tabelle 1
    Beispiel 1 Beispiel 2 Beispiel 3 Vergleichsbeispiel
    Spitzentemperatur bei DSC (°C) 153 197 146 195 149 194 162
    Glasübergangspunkt (°C) Nach dem ersten Erwärmen 158 172 185 165
    Nach dem zweiten Erwärmen 172 186 199 163
    Einflüsse von Wärmespannung Kurzschließen von Bondhügeln Nein Nein Nein Ja
    Entfernung von Harz Nein Nein Nein Ja
    Elektrodenbeschädigung Nein Nein Nein Ja
    Gelierzeit (min.) 3 3 3 2
    Viskosität (cps) 850 1.000 1.150 820
    Zweischichtige Struktur aufgrund des Absetzens von anorganischem Füllstoff Ja Ja Nein Nein
  • [Auswertung]
  • Bei jedem der Beispiele 1–3 wird die Versiegelungsklebstoffzusammensetzung, da sie bei der Differentialscanning-Kalorimetrie zwei Spitzentemperaturen aufwies, so angesehen, dass sie in zwei Stufen durch Erwärmen auf Temperaturen aushärtet, die den Spitzentemperaturen entsprechen. Daher erfährt die Klebstoffversiegelung bei der Aufschmelzerwärmung zum Anbringen des Chip-Substrat-Aufbaus auf die Hauptplatine die zweite Aushärtung. Als Ergebnis können die Wärmespannungen, die beim ersten Aushärten in der Versiegelungsklebstoffzusammensetzung erzeugt werden können, entspannt werden, um die folgende Entfernung der Klebstoffzusammensetzung oder Kurzschließen zwischen den Lötbondhügeln zu verhindern.
  • Im Gegensatz zu den Beispielen 1–3 zeigte die Versiegelungsklebstoffzusammensetzung bei dem Vergleichsbeispiel nur eine einzige Spitzentemperatur bei der Differentialscanning-Kalorimetrie, so dass sie nicht in zwei Stufen aushärten kann.
  • Daher können die Wärmespannungen, die beim Aushärten in der Versiegelungsklebstoffzusammensetzung erzeugt werden können, nicht zu der Zeit der Aufschmelzerwärmung zum Anbringen des Chip-Substrat-Aufbaus auf die Hauptplatine entspannt werden.
  • Dies bewirkt unerwartetes Entfernen der Klebstoffversiegelung und Kurzschließen zwischen den Lötbondhügeln.

Claims (13)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Bonden eines Halbleiterchips (2) an ein Substrat (1) über Bondhügel (3) durch Flip-Chip-Bonden, um einen Chip-Substrat-Aufbau bereitzustellen; Laden einer Versiegelungsklebstoffzusammensetzung (4) zwischen den Halbleiterchip (2) und das Substrat (1) um eine Klebstoffversiegelung bereitzustellen, wobei die Versiegelungsklebstoffzusammensetzung (4) mindestens einen ersten Hauptbestandteil aus Harz, einen zweiten Hauptbestandteil aus Harz und ein Härtemittel umfasst, wobei die Versiegelungsklebstoffzusammensetzung (4) in der Lage ist, in zwei Stufen auszuhärten; Erhitzen der Klebstoffversiegelung (4) zum ersten Aushärten; Platzieren des Chip-Substrat-Aufbaus (1, 2) auf einer Hauptplatine (5), wobei ein Lötmaterial (6) zwischen dem Substrat (1) und der Hauptplatine (5) dazwischen gefügt ist; und Erhitzen der Klebstoffversiegelung (4) zum zweiten Aushärten, während das Lötmaterial (6) aufgeschmolzen wird, um den Chip-Substrat-Aufbau (1, 2) an die Hauptplatine (5) zu bonden.
  2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei die Versiegelungsklebstoffzusammensetzung (4) mindestens zwei Spitzentemperaturen bei der Differentialscanning-Kalometrie zeigt.
  3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 2, wobei die beiden Spitzentemperaturen eine niedrigere Spitzentemperatur, die in einem Bereich von 110–170°C liegt, und eine höhere Spitzentemperatur, die in einem Bereich von 180–240°C liegt, umfassen.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 2 oder 3, wobei der erste Hauptbestandteil aus Harz der Versiegelungsklebstoffzusammensetzung (4) aus der Gruppe ausgewählt wird, die aus einem Bisphenolharz, einem cycloaliphatischen Epoxidharz und einem Naphtalenharz besteht.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung nach irgendeinem der Ansprüche 2 bis 4, wobei der zweite Hauptbestandteil aus Harz der Versiegelungsklebstoffzusammensetzung (4) ein Cyanatharz umfasst.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 5, wobei das Cyanatharz ein Cyanatesterharz umfasst.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 6, wobei das Härtemittel der Versiegelungsklebstoffzusammensetzung (4) aus der Gruppe ausgewählt wird, die aus 4,4'-Dihydroxybiphenyl, Nonylphenol und Tetramethylbishphenol A besteht.
  8. Verfahren zur Herstellung einer Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 7, wobei die Versiegelungsklebstoffzusammensetzung (4) des Weiteren einen anorganischen Füllstoff umfasst, wobei das Verfahren ferner den Schritt umfasst, den anorganischen Füllstoff zum Substrat (1) abzusetzen, um eine Zweischichtstruktur in der Klebstoffversiegelung (4) zu bilden, wobei der Schritt des Absetzens des anorganischen Füllstoffs vor dem ersten Aushärtschritt für die Klebstoffversiegelung (4) durchgeführt wird.
  9. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8, wobei der anorganische Füllstoff aus der Gruppe ausgewählt wird, die aus Siliciumdioxidpulver und Aluminiumoxidpulver besteht.
  10. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8 oder 9, wobei die Versiegelungsklebstoffzusammensetzung (4) ferner ein Haftmittel umfasst.
  11. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 10, wobei das Haftmittel aus der Gruppe ausgewählt wird, die aus Vinyltrichlorosilan, Vinyl-tris(2-methoxyethoxy)silan, γ-Methacryloxypropyltrimethoxysilan, γ-Methacryloxypropyltriethoxysilan, β-(3,4-Epoxycyclohexyl)ethyltrimethoxysilan, γ-Glycidoxypropyltrimethoxysilan, γ-Glycidoxypropyltriethoxysilan, γ-Chlorpropyltrimethoxysilan, γ-Mercaptopropyltrimethoxysilan, γ-Aminopropyltriethoxysilan, N-Phenyl-γ-aminopropyltrimethoxysilan, N-β-Aminoethyl-γ-aminopropyl-trimethoxysilan und N-β-Aminoethyl-γ-aminopropylmethyldimethoxysilan besteht.
  12. Verfahren zur Herstellung einer Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 11, wobei die Versiegelungsklebstoffzusammensetzung (4) eine Viskosität von nicht mehr als 1.000 cps bei 100°C aufweist.
  13. Verfahren zur Herstellung einer Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 12, wobei die Versiegelungsklebstoffzusammensetzung (4) nach dem Ablauf von nicht weniger als drei Minuten geliert bei einer Erhitzungstemperatur für das erste Aushärten.
DE60223211T 2001-09-11 2002-03-22 Verfahren zur Herstellung eines Halbleiterbauelements Expired - Lifetime DE60223211T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001275238A JP3566680B2 (ja) 2001-09-11 2001-09-11 半導体装置の製造方法
JP2001275238 2001-09-11

Publications (2)

Publication Number Publication Date
DE60223211D1 DE60223211D1 (de) 2007-12-13
DE60223211T2 true DE60223211T2 (de) 2008-08-14

Family

ID=19100138

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60223211T Expired - Lifetime DE60223211T2 (de) 2001-09-11 2002-03-22 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (6)

Country Link
US (2) US6869822B2 (de)
EP (1) EP1291909B1 (de)
JP (1) JP3566680B2 (de)
KR (1) KR100884295B1 (de)
DE (1) DE60223211T2 (de)
TW (1) TW535206B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219211A1 (en) * 2002-05-22 2003-11-27 Yu-Sik Kim Method for aligning optical axis of an optical module
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
JP2006261565A (ja) * 2005-03-18 2006-09-28 Alps Electric Co Ltd 電子機能部品実装体及びその製造方法
JP4757070B2 (ja) * 2006-03-27 2011-08-24 富士通株式会社 半田付け用フラックス及び半導体素子の接合方法
JP2007335741A (ja) * 2006-06-16 2007-12-27 Sony Computer Entertainment Inc 半導体装置およびその製造方法
IT1403421B1 (it) * 2010-12-23 2013-10-17 St Microelectronics Srl Sensore magnetoresistivo integrato, in particolare sensore magnetoresistivo triassiale e suo procedimento di fabbricazione

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
DE69222670T2 (de) * 1991-02-26 1998-03-12 Toray Industries Epoxyharzzusammensetzung zur Verkapselung einer Halbleiteranordnung
US5261156A (en) * 1991-02-28 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of electrically connecting an integrated circuit to an electric device
JP2773471B2 (ja) * 1991-07-24 1998-07-09 日本電気株式会社 情報処理装置
KR930010722A (ko) * 1991-11-26 1993-06-23 정용문 실시간 처리 시스템의 처리 속도측정장치
JP3454977B2 (ja) * 1995-07-17 2003-10-06 株式会社東芝 半導体装置及びその製造方法
DE19638630B4 (de) * 1996-09-20 2004-11-18 Siemens Ag UV- und thermisch härtbare Gießharzformulierung und ihre Verwendung zum Unterfüllprozeß bei elektrischen und elektronischen Bauelementen
AU4571297A (en) * 1996-10-08 1998-05-05 Hitachi Chemical Company, Ltd. Phase-separation structure, resin composition comprising said structure, molding material for sealing electronic component, and electronic component device
JP3613367B2 (ja) * 1997-01-17 2005-01-26 ヘンケル コーポレイション 熱硬化性樹脂組成物
WO1999005196A1 (en) * 1997-07-24 1999-02-04 Loctite Corporation Thermosetting resin compositions useful as underfill sealants
JP3283451B2 (ja) 1997-10-09 2002-05-20 住友ベークライト株式会社 液状注入封止アンダーフィル材
JP3591758B2 (ja) 1997-10-09 2004-11-24 住友ベークライト株式会社 液状注入封止アンダーフィル材
JPH11135551A (ja) * 1997-10-31 1999-05-21 Sony Corp 半導体装置及び半導体素子の実装方法
US6071371A (en) * 1998-02-02 2000-06-06 Delco Electronics Corporation Method of simultaneously attaching surface-mount and chip-on-board dies to a circuit board
US6191952B1 (en) * 1998-04-28 2001-02-20 International Business Machines Corporation Compliant surface layer for flip-chip electronic packages and method for forming same
US6057402A (en) * 1998-08-12 2000-05-02 Johnson Matthey, Inc. Long and short-chain cycloaliphatic epoxy resins with cyanate ester
JP2000195904A (ja) * 1998-12-25 2000-07-14 Sumitomo Bakelite Co Ltd 半導体素子の組立方法
JP2000260819A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
JP3447620B2 (ja) * 1999-07-05 2003-09-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ実装型半導体装置の製造方法
US6258626B1 (en) * 2000-07-06 2001-07-10 Advanced Semiconductor Engineering, Inc. Method of making stacked chip package

Also Published As

Publication number Publication date
EP1291909B1 (de) 2007-10-31
US20030049888A1 (en) 2003-03-13
US20050110169A1 (en) 2005-05-26
JP3566680B2 (ja) 2004-09-15
EP1291909A3 (de) 2004-06-09
KR100884295B1 (ko) 2009-02-18
DE60223211D1 (de) 2007-12-13
KR20030022669A (ko) 2003-03-17
US6869822B2 (en) 2005-03-22
JP2003086630A (ja) 2003-03-20
TW535206B (en) 2003-06-01
EP1291909A2 (de) 2003-03-12

Similar Documents

Publication Publication Date Title
DE60109983T2 (de) Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
DE69818185T2 (de) Halbleiterverpackung und deren Herstellungsmethode
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE10213296B9 (de) Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
DE10297225B4 (de) Plättchenbefestigungsklebstoffe insbesondere für Halbleiteranwendungen
DE69830623T2 (de) Klebstoff zum verbinden von schaltelementen, leiterplatte und verfahren zur herstellung derselben
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE69725926T2 (de) Fügemethode für Substrate und Struktur
DE10163799B4 (de) Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
DE69628767T2 (de) Packung einer Halbleitereinheit, Packungsmethode einer Halbleitereinheit und Einkapselungsmasse für eine Packung einer Halbleitereinheit
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
DE102007060313A1 (de) Wafer Level Package (WLP) mit guter CTE-Eigenschaft und Verfahren zu deren Herstellung
DE102007063341A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102008025319A1 (de) CMOS-Bildsensorchipgrößenpackageeinheit mit einer Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102008003160A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102007063301A1 (de) RF-Modulpackage
DE102005019553A1 (de) Füllmassenstruktur und Verfahren für WL-CSP
DE102008031358A1 (de) Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung
DE102009044714B4 (de) Halbleiter-Bauelement, Halbleitermodul und Verfahren zum Montieren des Halbleiter-Bauelements und zum Handhaben des Halbleitermoduls
DE69535512T2 (de) Flip-chip-verbindung mit nichtleitendem klebmittel
DE60223211T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP1398828A2 (de) Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE10355068A1 (de) Integriertes Schaltkreispackage mit vergrößerter Chip-Klebefläche
DE102004050792A1 (de) Bauelemente-Modul für Hochtemperaturanwendungen und Verfahren zum Herstellen eines derartigen Bauelemente-Moduls

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE