TW535206B - Semiconductor device and method of making the same - Google Patents

Semiconductor device and method of making the same Download PDF

Info

Publication number
TW535206B
TW535206B TW091105358A TW91105358A TW535206B TW 535206 B TW535206 B TW 535206B TW 091105358 A TW091105358 A TW 091105358A TW 91105358 A TW91105358 A TW 91105358A TW 535206 B TW535206 B TW 535206B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
wafer
manufacturing
resin
Prior art date
Application number
TW091105358A
Other languages
English (en)
Inventor
Tomohisa Yagi
Nobuhiro Imaizumi
Yasuhiro Usui
Kenji Fukuzono
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW535206B publication Critical patent/TW535206B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

535206 A7 ----- B7 五、發明説明（1 ) Μϋ 1 發明的領域 本發明是關於一種製作包含以插在該半導體晶片與 基材之間接著劑密封，而利用覆晶接合使半導體晶片接合 在基材之型式的半導體元件的方法。本發明也關於一種可 以使用此方法製成的半導體元件。 2.相關技藝的說明 在咼階設備的使用，諸如超級電腦，之半導體元件 中，LSI晶片是利用覆晶接合而被接合在1^(：^1(多晶片模組) 基材，以焊料凸塊而實現高效能及高密度的安裝。通常在 覆晶接合中，該大規模積體電路（LSI)晶片與MCM基材之 間的間隙是利用樹脂密封以避免空氣或灰塵進入該間隙 中。 隶近復曰曰接合也越來越多被使用於製作用於被使用 在中階或低階設備之半導體元件。在此半導體元件中，諸 如一拼成的基材或或玻璃陶瓷基材通常是被使用在鑲嵌 LSI晶片以實現成本降低。不過，在熱膨脹係數上，這些類 型的基材非常不同於LS晶片，其可能導致大熱應力的產 生’因此會產生焊料由基材的電極及/或該晶片的電極上意 想不到的分離。因此，在用於中階或低階設備之半導體元 件中’在接合間隙的接著劑密封是需要的，除了避免空氣 及/或灰塵的進入，同時提升在晶片與基材之間的接合可靠 度。 舉例來說’曰本專利公報ΙΡ-Α-1]μι〇648〇號和 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） 4 ................!»%------*-----------訂---------------囔· (讀先閲讀背面之注意事項再填寫本頁) 535206 A7 ________ B7 五、發明説明（2 ) JP-A-1M06481號提出具有用於提升基材與晶片之間的接 合可靠度之相當高的黏著力的密封黏著劑的使用。 為提供一半導體元件，大規模積體電路晶片利用覆晶 接合而被鑲嵌在基材上，同時接合部分以樹脂密封。然後 大規模積體電路與基材的組合物以基材朝向主機板的方式 被安裝在主機板，藉此提供一半導體元件。在將晶片_基材 組合物安裝在主機板中，BGA(球柵陣列）、csp(晶片尺度 封裝）或PGA(接腳柵陣列）可以被使用，經由焊料凸塊或焊 料接腳而將基材安裝在主機板上。在這些方法中的任一 個，晶片_基材組合物與主機板利用焊料的凸塊或接腳的流 回而接a在起。因此，晶片與基材組合物在高溫下進行 加熱。結果因為LSI晶片與基材的變形或因為該接著劑密封 中產生的熱應力，該黏著劑密封可能會裂損及/或由基材及 或晶片釋出。這能導致焊料凸塊或接腳的移除，其依序可 能造成晶片電極的損害。此一損害在該LSI晶片的周邊部分 的電極是相當顯著的，因為LSI晶片在周邊部分有相當大的 翹曲而且，用於將晶片接合在基材上的凸塊可能藉由流回 加熱而被再熔解，同時流進形成在該接著劑密封中之這可 能造成裂縫中相鄰的凸塊彼此電氣連接，而產生凸塊的短 路。在此方法中，先前技藝用於半導體製造的方法關於 晶片和基材之間的接合可靠度仍然是不足的。 發明摘要 因此本發明的目的是提供一種製造在半導體晶片與 基材之間具有高可靠的接合，雖然該晶片_基材組合物稍候 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐)'
(請先閲讀背面之注意事項再填窝本頁} 訂， 五、發明説明（3 ) 而鑲嵌在主機板，之半導體元件 被加熱以藉由在流動焊接 的方法。 本發明的另一個 體元件。 目的是提供一種用此方法製造半導 依據本毛明的第—個概念，一種用於製造半導體元件 供。依據此方法’半導體晶片首先經由覆晶接 妾合在基材上。然後—密封接著劑組成物被裝入半 =晶之間以提供接著劑密封。該密封接著劑組 一至）包含弟一主要的樹脂成分、第二主要樹脂成分和 —硬化劑’使得該密封接著劑組成物可以在兩階段中硬 化。然後’該接著劑密封被加熱以初步的硬化。之後，該 晶片-基材組合物利用焊料材料插入該基材與主機板^ ^而被放在主機板上。最後，該接著劑密封被加熱進行 弟—人硬化’同時該焊料材料流回以將晶片_基材組合物接 合在主機板上。 使用這種方法，半導辦曰y彳宜 干令體曰曰片與基材之間的接合的可靠 度，於經由流回焊接而將該基材鑲嵌在主機板時不會變 是。該用於導體晶片與基材之間的密封之密封接著劑組成 物是兩階段硬化。特別地’該密封接著劑組成物的第—主 要成分在基材（也就是該半導體元件與歸之間的接合組 合物）被接合在主機板上之前進行初步的接合，由此保護該 覆晶接合。此處，初步硬化是指硬化反應是發生在第一主 要成分，但是幾乎不會發生在第二主要成分，其因而保持 在沒有固化的狀態。然後，因為用於將晶片_基材組合物安 五、發明説明（4 ) t在主機板上之流回焊接的熱量，該接著劑密封進行第二 別地’該密封接著劑組成物之未固化的第二: 加熱軟化，使得整個接著劑密封-起軟化，接 化:ή ΠΤ第二次硬化。在接著劑密封的初步軟 1.在初步硬化緩和之後，接著劑密封先產生的埶庫 因此，在流回烊接中，所不想要的應力不會由接= 搶封傳送到基材或半導體晶片。因此，它可以避: 密封由基材或半導體晶片之不預期的移除。 者』 依據先前的技藝，在覆晶接合部分具有的接著劑密封 在晶片-基材組合物被安裝在主機板之前被加熱而完全被 硬化。因此’當接著劑密封在用於將晶片_基材組合_ 在主機板上之流回焊接期間是處在高溫情況，該接著劑密 封因為產生在該接著劑密封中之熱應力，而可能由基材或 半導體晶片上被移除。另一方面，依據本發明該接著劑密 封'第二次硬化是發生在用於流回焊接之加熱期間，使= 在接著劑密封中產生的應力可以被緩解。因此，本發明可 以避免上述先前技藝的缺點。 依據本發明之該密封接著劑組成物的第一個主要成 分可以使得其在第-溫度（初步硬化溫度）硬化，其是低於 焊料材料的熔點，反之密封接著劑組成物的第二個主要成 分是在等於或高於焊料材料熔點的第二溫度（第二硬化溫 度）硬化。第一主要樹脂成分的例子包括雙酚樹脂（例如雙 酚F樹脂、雙酚A樹脂）、環脂肪族環氧樹脂和萘基樹脂^ 第二主要樹脂成分的較佳實施例是氰酸鹽樹脂，諸如氰酸 535206 A7 ______ B7 五、發明説明（5 ) 醋樹脂。 對於用於岔封接著劑組成物的硬化劑而言，舉例來 說，由4,4’-二羥基雙酚、壬酚或四甲基雙酚八所做成。 口亥洽封接者劑組成物在示差掃瞒卡計中較好至少具 有兩個峰值溫度。更好是，該密封接著劑組成物包含一位 於110-170°C範圍之間的較低峰值溫度，和一位於18〇_24〇 C範圍之間的較高峰值溫度。此一峰值溫度使其可能在一 適當的方式中進行接著劑密封兩階段硬化。 包含在岔封接著劑組成物之硬化劑的較佳實施例包 括4,4’-二羥基雙酚、壬酚或四甲基雙酚A。如該主要的樹 脂成分，硬化劑的選擇是相當重要的，因為如果硬化劑沒 有適當地選擇時，此兩種不同的主要樹脂成分可以在相同 的溫度範圍中硬化。對於本發明而言，該硬化計較好應該 提供一低硬化速度。 該密封接著劑組成物可能進一步包含無機填充物，而 且该方法進一步包含使無機填充物沈降在用於形成兩層結 構之接著劑密封的步驟。在此情況中，在用於接著劑密封 之初步硬化步驟之前，進行該無機填充物的沈降。 該無機填充物較好可以是矽石粉體、氧化鋁粉或其組 合物。 對於改善無機填充物與該樹脂成分之間的親和力而 言，該密封接著劑組成物可能進一步包含耦合劑。該耦合 劑的貫施例包含乙烯基三氯矽烷、乙烯基三（2•甲氧基乙氧 基）矽烷、甲基丙烯酸氧丙基三甲氧矽烷、7_甲基丙烯 本紙張尺度適用中國國家標準（CNS) A4規格（21〇χ297公爱） (請先閲讀背面之注意事項再填寫本頁) 、?τ— .¾. 535206 五、發明説明（6 ) 酸氧丙基三乙氧矽烷、0-(3,4-環氧基環己基）乙基三甲氧 矽烷、r-縮水甘油氧丙基三曱氧矽烷、y •縮水甘油氧丙 基二乙氧石夕烧、三氯丙基三甲氧石夕烧、硫醇丙基三 甲氧矽烷、r_胺丙基三甲氧矽烷、Ν_苯基·r_胺丙基三甲 氧石夕烧、N-f胺乙基胺丙基三甲氧矽烷和N^_胺乙 基-r -胺丙基甲基二甲氧矽烷。 該密封接著劑組成物較好具有在i〇〇 〇c時不超過 lOOOcps的黏度，而且該密封接著劑組成物用於初步硬化之 加熱溫度下保持不小於3分鐘之後會形成凝膠。對於沈降該 然機填充物而言，這些需求是必須被符合的。 依據本叙明的第二個概念，一半導體元件被提供， 包含一基材、經由凸塊被接合在該基材上的半導體晶片 形成在該基材與半導體晶片之間的接著劑密封。該接著 山封至v包3第一主要樹脂成分和第二主要樹脂成分， 者疋由4,4 - 一羥基聯苯、壬酚或四甲基雙酚a組成之群 中選出的硬化劑所硬化。該第一主要樹脂成分是由雙_ 脂、環脂肪族環氧樹脂和萘基樹脂組成之群組中選出。 ^據本發明的第三個概念，一半導體元件被提供， • 土材、、、二由凸塊被接合在該基材上的半導體晶片 =成在該基材與半導體晶片之間的接著劑密封。該接 -封匕5無機填充物。再者，該接著劑密封包含接在基材 上’同時包含較高密度的無機填充物的第-部份，以：接 在該半導體晶片，同時包含較低密度無機填充物之第二部 份。 口丨 装 和劑 組 其 和劑 本紙張尺度適用中國a^(CNS)A^7l^^
、T. (請先閲讀背面之注意事項再填寫本頁) .¾. 五、發明説明（7 ) 依據第三個概念，該接著劑穷 充物，所以具有較高彈性模數，同㈣度的無機填 度的無機填充物，因此具有較低彈:模:=有::密 =中’具有較低彈性模數第二部份作為用 = =岔封施加至半導體晶片上的應力之緩衝器。結果由^片者 2與凸塊之間的接合損壞可以被避免，由此提供— 月豆晶片對基材之高接合可靠度。 、 本發明之其他的目的、 例與伴隨的圖式之詳細說明 里·式之概要說明 特徵與優點將由下面較佳實施 而變的更明顯。 第la至Id圖說明依據本發明每 曰 豕+〜月之貝施例用於製造半導體 晶片的連續處理步驟。 且 施例的詳細説明 本發明的較佳實施例將參考第匕1(1圖而被詳細說明 於下。 首先，如第U圖所示，半導體晶片2經由焊料凸塊3(覆 晶接合）被接合在基材丨。半導體晶片2較低的表面上具有多 數的電極（未顯示），反之，基材丨的上表面則具有佈線的圖 式（未頒示）。如此覆晶接合的結果，半導體晶片2的該些電 極與基材1的佈線圖式經由焊料凸塊3而電氣接觸。在此狀 〜中基材1與晶片2之間界定出一小的間隙。 然後’如第lb圖所示，被保持在大約70的一未固化 的在封接著劑組成物，被射進基材1與半導體晶片2之間的 間隙，以提供接著劑密封4。此處所使用的密封接著劑組成 535206 A7 -—---— B7___ 五、發明説明（8 ) — --- 7被組成以在7F靖瞒卡計中具有兩個不同的峰值溫度。 ^別地’該密封接著劑組成物含有料F樹脂（及/或萘基樹 脂）作為第-主要樹脂成分，氰酸鹽樹脂作為第二主要樹脂 成刀以及依據有相當低的硬化速度，舉例來說諸如，_ f㈣聯苯、壬紛之硬化劑。該㈣接著劑組成物也含有 諸如矽石粉體及/或氧化鋁粉的無機填充物。 /在包含於該接著劑密封4中的無機填充物被充分沈降 之後，該接著劑密封4被加熱至大約15〇“溫度以初步硬 化，如第1C圖所示。在初步硬化中，該硬化反應（聚合反映） 主要是針對硬化溫度相當低的第一主要樹脂成分來進行， 反之该硬化反幾乎不會發生在第二主要樹脂成分。在此方 晶片·基材組合物被製備，其包含經由覆晶接合以接 者劑密封插入該晶片2與基材！之間，而將帛導體晶片2接合 在基材1上。 其後，在基材1上形成凸塊陣列6，而且該晶片_基材組 合物10藉由流回焊接經該些凸塊6而被安裝在主機板5上， 如第la圖所示。在流回焊接中，具有該些凸塊6的晶片-基 材組合物10被加熱至等於或高於凸塊9之焊料材料的熔點 的溫度，而且其可以造成該接著劑密封4進行第二次硬化。 猎此第二次硬化，該些凸塊6被再熔化而將該晶片_基材組 合物10接合在主機板5上。再者，在用於第二次硬化的加熱 期間，該接著劑密封4一旦被軟化並且硬化，同時解除在初 步硬化所產生的應力。因為熱應力在第二次硬化中被解 除，該接著劑密封4可免於破裂或與晶片2和基材丨不預期的 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）
---- (請先閲讀背面之注意事項再填窝本頁) .訂— 535206 A7 B7 五、發明説明（9 刀衣。因此，半導體晶片2可以可靠地接合在基材i上，藉 此提供一良好的半導體元件丨〇〇。 (請先閲讀背面之注意事項再填寫本頁) 接著，將對本發明之特地實施例與比較實施例作一說 明。 [實施例1 ] (密封接著劑組成物的製備） 稭由混合100份重量作為第一主要樹脂成分的雙 樹脂（由Dainippon墨水與化學品公司獲得之ΕχΑ_83〇)、丨〇〇 份重量作為第二主要樹脂成分的氰酸鹽酯類樹脂（由Aahi Kasei環氧樹脂公司）、15份重量作為硬化劑之七4，-二羥基 聯苯（由Wako純化學品有限公司獲得广別份重量作為無機 填充料的矽石填充料（由Admatechs有限公司獲得s〇_E5)、工 份重量作為第一耦合劑之p縮水甘油氧丙基三甲氧矽烷 (由Shin-Estu化學品有限公司獲得KBM4〇3)* i份重量作為 第二耦合劑之r -硫醇丙基三甲氧矽烷（由Shin_Estu化學品 有限公司獲得KBM8G3)而製成的密封接著劑組成物。 (示差掃猫熱分析） 密封接著劑組成物的硬化行為可以使用示差掃瞄熱 卡計（由Seiko儀器公司獲得之〇叱1〇〇)進行熱力學測定。在 此測量中，該密封接著劑組成物是以5。〔〕/分鐘的增加速率 被加熱，而且掃目苗的溫度範圍為25_28(Γ(：。在測量獲得的 DSC圖中，該密封接著劑組成物具有兩個峰值溫度，一是 由雙紛續脂而來的153。〇，而另一是起源於氰酸鹽酯類樹 脂的197°C。這兩個峰彼此是熱力學可區分的。結果列於表 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） 12 5352〇6 A7 ------- B7 ' - - ------------ " 1 - - 五、發明説明（1〇 ) 1中。在此方法中，已經發現實施例1的密封接著劑組成物 是進行兩階段的硬化反應。 (破璃轉移點的測量） 該密封接著劑組成物的玻璃轉移點是使用黏彈測量 儀器決定（由Seiko儀器公司獲得之DMS110)。對兩個密: 接著劑組成物的樣品進行測量。一個樣品只在15〇它進行初 步的加熱120分鐘，另一樣品則在初步加熱之後，於245它 進行第二次加熱9〇秒。在此測量中，兩個樣品是以5。(〕/分 鐘的增加速率在25-300X：的溫度範圍被加熱。結果，只進 行初步加熱的樣品的玻璃轉移點是158它，但是額外進行第 二次加熱的樣品的玻璃轉移點是172t：。結果列於表丨中。 在此方法中，可以發現該密封接著劑組成物因為第二次加 熱而進一步進行硬化反應。 (熱應力影響的試驗） 一大規模積體電路晶片（20*20公釐）藉由覆晶接合經 4000個錫-3.2%銀-〇.7%銅（熔點：214〇c)之焊接凸塊 距：225微米）被接合在積層（5〇*5〇*15公釐）的基材上。然 後，該基材與晶片之間的間隙以上述的密封接著劑組成物 密封，同時將基材保持在7(TC。其後，在15〇t進行初步加 熱兩小時，以進行接著劑密封的初步硬化。然後在以〗^進 行兩次90秒的流回加熱，其模擬BGA球的實際安裝，而且 被安裝在主機板上。然後，該基材利用平面研磨移除，檢 查凸塊條件之暴露表面與接㈣密封的去除。在此試驗 中’在沒有觀察料接凸塊之間接著劑㈣的去除與短路。
本紙張尺度適用中國國家標準（CNS) Α4規格（210X297&U (請先閲讀背面之注意事項再填寫本頁) 、τ 餐· 13 發明説明（11 ) 再者，藉由垂直研磨具有基材、接著劑密封與藉由上 述處理步驟所提供的大規模積體電路晶片之積層結構的另 一個晶片-基材樣品，檢視對LSI晶片電極的損害。鲈果， 在電極與凸塊之間的連接觸媒有發現損害，而且該些凸塊 沒有由該些晶片電極被移除。 結果如第1圖所示。 (凝膠時間的測定） 习在15〇°C(初步加熱溫度）下該密封接著劑組成物的凝 膠蚪間是使用凝膠試驗機（由Yasuda Seiki有限公司獲得 153_GTR)來測定。凝膠時間是該樹脂組成物凝膠所需要的 呀間。貝細例1中之密封接著劑組成物的凝膠時間是3分 鐘，其列於表1中。 (黏度的測定） 使用流變儀（由流變科學F E·有限公司獲得iRDA-m) 測里在100 C之密封接著劑組成物的黏度。在實施例丨中之 後封接著齊彳組成物的黏度是$ 5 〇CpS，其列於表1中。 (無機填充物沈積的測定） LSI日日片（20*20公釐）經錫.3.2%銀-0.7%銅（熔點·· 214 C)之焊接凸塊（節距·· 225微米）被接合在積層（5〇*5〇*15公 釐）的基材上。然後，該基材與晶片之間的間隙以上述的密 封接著劑組成物密封接著劑組成物密封，同時將基材保持 在70C。其後，在1501進行初步加熱兩小時。有基材、接 著劑岔封與LSI晶片之積層結構的樣品，被垂直地研磨以檢 查包含在該密封接著劑組成斗勿中之無機帛充物的沈降情 535206 A7 -------- B7 ___ 五、發明説明（l2 ) 況。結果’該無機填充物被沈降在基材中，而且該接著劑 密封具有包含有大量無機填充物之第一層與有微量無_ 充物之第二層的雙層結構。 (溫度循環試驗） 利用與用於檢查熱應力影響的樣品之相同的製備方 法所製作之25個樣品進行熱循環試驗。特別地，首先在每 一個凸塊連接處測量每一個樣品的起始電阻。然後，樣品 在-65至125°C範圍進行熱循環。特別地，一個循環重複2〇〇〇 -人，孩循裱是在-65 C冷卻15分鐘、在室溫下1〇分鐘並且在 125 C加熱15分鐘。其後測量每一個凸塊連接處的電阻，以 檢查任一導電衰退。再者，電阻增加不超過1〇%是可以接 受的。 (耐潮濕試驗） 利用與用於檢查熱應力影響的樣品之相同的製備方 法所製作之25個樣品進行耐潮濕試驗。特別地，在25。〇相 對濕度60%下測量每一個凸塊連接處的起始電阻。然後， 使每一個樣品停留在121它相對濕度85%下。在1〇〇〇小時的 時間之後，量每一個凸塊連接處的電阻，以檢查任一導電 衰退。再者，電阻增加不超過1〇Q/❹是可以接受的。 [實施例2] 以類似實施例1的方式製備密封接著劑組成物。實施 例2之密封接著劑組成物與實施例1的差異是雙酚ρ樹脂（由 Damippon墨水與化學品公司獲得之EXA-830)的比例被降 低至75份重量，同時進一步加入25份重量的萘基樹脂（由 本紙張尺度適用中國國家標準（CNS) Α4規格（21〇X297公爱） 15 ..... .....訂 ...... (請先閲讀背面之注意事項再填窝本頁) 結 個 535206 五、發明説明（n ιρροη墨水與化學品公司獲得之作為第三主 要樹脂成分。之後，與實施⑷相似的方式，進行示差制 熱分析和破璃轉移點的測量、凝膠時間和黏度。再者，每 一個包含由該些樹脂組成物形成之接著劑密封的晶片-基 材組合物的樣品被製備，並以與實施例工相同的方式檢查熱 應力影響、無機填充物的沈降、耐熱循環和耐潮濕性。 在不差知喊熱分析中，該密封接著劑組成物具有兩個 峰值溫度，一是由雙酚F樹脂和萘基樹脂而來的146它，而 另一疋起源於氰酸鹽酯類樹脂的195。〔：。在初步硬化之後該 玻离轉私,、、、占疋172 c，而且第二次加熱之後玻璃轉移溫度是 186 C、、。果顯示因為第二次加熱該樹脂組成物進一步進行 硬化反應。凝膠時間是3分鐘，而且黏度是麵eps。在熱 應力影響試驗巾，沒有觀察職接«密封的移除或凸塊 之間的&路。再者’該基材密封晶片積層的垂直截面觀 察，顯示該些電極與該些凸塊之間的接合沒有損壞。在無 機填充物沈降試驗中，可以觀察到類似實施例i的兩層 構。在熱循環試驗與耐潮濕試驗中，#一個樣品的每一 接點沒有發現導電衰退，而且電阻增加不超過跳。這 結果列於表1中。 [實施例3] 以類似實施例1的方式製備密封接著劑組成物。實施例 3之密封接著劑組成物與實施例i的差異是雙紛f樹脂（由 DainiPP〇n墨水與化學品公司獲得之EXA-830)的比例被降 低至50份重量，同時進一步加入5〇份重量的萘基樹脂 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公董） 16 --訂 ^w. (請先閲讀背面之注意事項再填寫本頁) 535206
心顿得嫌咖嶋第三主 =:。之後，與實施例1相似的方式，進行示差掃猫 熱刀析和坡璃轉移點的測量、凝膠時間和黏度。再者，每 二t由該些樹脂組成物形成之接著劑密封的晶片-基 材組合物的樣品被製備， 興只知例1相同的方式檢查熱 Μ衫曰、無機填充物的沈降、耐熱循環和耐潮渴性。 在示差掃目苗熱分析中，該密封接著劑組成物具有兩個 峰值溫度…是由雙盼F樹脂和蔡基樹脂而來的峨，而 另一是氰酸鹽酯類樹脂的本性之19代。在初步硬化之後該 玻璃轉移以185ΐ，而且第二次加熱之後玻璃轉移溫度是 19 9 C、、、口果顯不因為第二次加熱該樹脂組成物進一步進行 更化反應、/旋膠日寸間是3分鐘，而且黏度是1150cps。在熱 應力〜# 4¼中，沒有觀察到該接著劑密封的移除或凸塊 ―門的短路。再者’該基材密封-晶片積層的垂直截面觀 ^顾不忒些電極與該些凸塊之間的接合沒有損壞。在無 機填充物沈降試驗中，可以觀察龍似實施例丨的兩層結 構。在熱循環試驗與耐潮濕試驗中，每一個樣品的每一個 接點/又有發現導電衰退，而且電阻增加不超過1〇%。這些 結果列於表1中。 [比較實施例1 ] 以類似實施例1的方式製備密封接著劑組成物。此比較 只施例之密封接著劑組成物與實施例1的差異是以15份重 里的味嗤（由Shikoku化學公司獲得之2MZA-PW)取代15份 重1的4,4’_二羥基聯苯（由Wako純化學品有限公司獲得）作 17 (請先閲讀背面之注意事項再填寫本頁) .、可| 餐- 本紙張尺度適用中國國家標準（®S) A4規格（210X297公釐） 535206 A7 __B7 _ 五、發明説明（15 ) 為硬化劑。之後，與實施例1相似的方式，進行示差掃目苗熱 分析和玻璃轉移點的測量、凝膠時間和黏度。再者，每一 個包含由該些樹脂組成物形成之接著劑密封的晶片-基材 組合物的樣品被製備，並以與實施例1相同的方式檢查熱應 力影響、無機填充物的沈降、耐熱循環和耐潮濕性。 在示差掃猫熱分析中，該密封接著劑組成物僅具有一 個162°c的峰值溫度，其表示該密封接著劑組成物沒有進行 兩階段的硬化。在第二次加熱之前與之後玻璃轉移點沒有 改變，其是165°C。此結果顯示在初步加熱時，該密封接著 劑組成物幾乎完全被硬化。凝膠時間是2分鐘，而且黏度是 820cps。在熱應力影響試驗中，可觀察到該接著劑密封的 移除或凸塊之間的短路。再者，該基材密封-晶片積層的垂 直截面觀察，顯示該些電極與該些凸塊之間的接合有損 壞。而且，在無機填充物沈降觀察中，沒有發現無機填充 物沈降。這些結果列於表1中。 表1 實施例1 實施例2 實施例3 比較實施例1 在DSC中的峰值溫度(°C) 153 197 146 195 149 194 162 玻璃轉移點 (°C) 初步加熱之後 158 172 185 165 第二次加熱 之後 172 186 199 163 熱應力的影響 凸塊短路 無 無 無 是 樹脂移除 無 無 無 是 電極損壞 無 無 無 是 凝膠時間（分鐘） 3 3 3 2 黏度(cps) 850 1000 1150 820 因為無機填充物的沈降造 成的兩層結構 是 是 無 無 18 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 535206 五、發明説明（l6 ) [評估] 在實施例1-3中，因為密封接著劑組成物在示差掃瞒敎 卡計中具有兩個峰值溫度，它被認為藉由加熱至相對於峰 值溫度的溫度而進行兩階段硬化。因此在用於將晶片-基材 組合物安裝在主機板之流回加熱中，該密封接著劑組成物 進行第二次硬化。結果因為初步硬化在該密封接著劑組成 物中產生的熱應力可以被解除以避免後續接著劑密封的移 除或焊料凸塊之間的短路。 於貫施例1-3相反的，比較實施例中的密封接著劑組成 物在示差掃瞄熱卡計中只具有一個峰值溫度，所以它不是 進行兩階段的硬化。因此，在硬化時於該密封接著劑組成 物中產生的熱應力無法在用於將晶片-基材組合物安裝在 主機板之流回加熱中被解除。這會造成該接著劑密封之不 預期的移除以及焊料凸塊之間的短路。 本發明以此方式被說明，應該暸解的是其可以許多方 法進行改變。這些變化應該不會偏離本發明的精神與範 圍，而且對於熟悉該技藝者所顯而易見的是所有的修正與 變化都被涵蓋在附錄申請專利範圍中。 本紙張尺度適用中國國家標準 (CNS) A4規格（210X297公釐)

Claims (1)

  1. 535206
    、申請專利範園 1 ·種製造半導體元件的方法，包含下述步驟： 藉覆晶接合經凸塊將半導體晶片接合在基材上，r 提供一晶片-基材組合物； 將密封黏著劑組成物載入半導體晶片與基材之間 以提供接著劑密封，該密封黏 著劑組成物至少包含第一主要樹脂成分、第二主要 樹脂成分和硬化劑，該密封黏著劑組成物可以兩階段硬 化； 加熱接著劑密封以初步硬化； 利用焊料材料插入基材與主機板之間，而將晶片_ 基材組合物放置在主機板上；和 加熱4接著劑岔封以第一次硬化，同時流回用於將 該晶片-基材組合物接合在主機板上的該焊料材料。 2·如申請專利範圍第1項之製造半導體元件的方法，其 该密封黏著劑組成物在示差掃瞄熱分析中至少具有 個峰值溫度。 3. 如申請專利範圍第2項之製造半導體元件的方法，其， "亥一峰值/里度包含一位在11 170 °c範圍之較低的峰值 溫度，和一位在180_24(rc範圍之較高的峰值溫度。 4. 如申請專利範圍第2項之製造半導體元件的方法，其中 該密封黏著劑組成物的第一主要樹脂成分是由雙酚樹 脂、環脂肪族環氧樹脂與萘基樹脂組成之群組選出。 5. 如申請專利範圍第2項之製造半導體元件的方法，其 該密封黏著劑組成物的第二主要樹脂成分包含氰酸 中 中 中 鹽 (請先閲讀背面之注意事項再填窝本頁) 訂丨 本紙張尺度適用中關家標準（CNS) A4規格⑽X297公董） 20 ^5206 A8 B8 C8 D8 、申睛專利範園 樹脂。 (請先閲讀背面之注意事項再填窝本頁) 6.如申請專利範圍第5項之製造半導體元件的方法，其中 該氰酸鹽樹脂包含氰酸酯樹脂。 7·如申請專利範圍第1項之製造半導體元件的方法，其中 该岔封黏著劑組成物的硬化劑是由4,4，-二羥基聯苯、 壬盼或四曱基雙紛A組成之群組中選出。 8·如申請專利範圍第丨項之製造半導體元件的方法，其中 該密封黏著劑組成物進一步包含一種無機填充物，該方 法進一步包含使該無機填充物在該基材沈降，以在該接 著劑密封中形成雙層結構，該無機填充物沈降步驟是在 用於該接著劑密封之初步硬化步驟之前被進行。 、^τ— 9·如申請專利範圍第8項之製造半導體元件的方法，其中 該無機填充物是由矽石粉體與氧化鋁粉體組成的群組 選出。 10·如申請專利範圍第8項之製造半導體元件的方法，其中 该岔封黏著劑組成物進一步包含一耦合劑。 11·如申請專利範圍第10項之製造半導體元件的方法，其 中該耦合劑是由乙烯基三氯矽烷、乙烯基三（2-甲氧基 乙氧基）矽烷、曱基丙烯酸氧丙基三曱氧矽烷、 曱基丙烯酸氧丙基三乙氧矽烷、3,4-環氧基環己基） 乙基二甲氧石夕烧、T -縮水甘油氧丙基三甲氧石夕烧、γ -細水甘油氧丙基三乙氧矽烷、τ -三氯丙基三甲氧矽 烷、r-硫醇丙基三甲氧矽烷、τ_胺丙基三甲氧矽烷、 Ν-苯基-τ -胺丙基三甲氧矽烷、Ν_ $ —胺乙基1 _胺丙基 21 535206 第 萘 •機填 A8 B8 C8 D8 、申請專利範圍 一甲氧石夕燒和N-/3-胺乙基-7 _胺丙基甲基二甲氧石夕炫 組成的群組選出。 如申請專利範圍第丨項之製造半導體元件的方法，其中 該密封黏著劑組成物在100°C具有不超過l〇〇〇cps的黏 度。 13·如申請專利範圍第丨項之製造半導體元件的方法，其中 該該密封黏著劑組成物在初步硬化的加熱溫度下經過 不小於3分鐘時間之後發生凝膠。 14. 一種半導體元件，包含： 一基材； 、、二由凸塊被接合在該基材上的半導體元件；和 形成在該基材與該半導體晶片之間的黏著劑密封； #其中該黏著劑密封至少包含一第一主要樹脂和一 第一主要樹脂，兩者都被由4,4，-二羥基聯苯、壬酚或 四甲基雙盼A組成之群組中選出之硬化劑硬化，該 一 ^要樹脂成分是由雙盼樹脂、環脂肪族環氧樹脂與 基樹脂組成之群組中選出。 15=申請專利範圍第14項之半導體元件，其中該密封黏 著劑組成物進一步包含一種無機填充物。 16.如中請專利範圍第15項之半導體元件，其中該無 充物是由矽石粉體與氧化鋁粉體組成 7”、 著d組成物進一步包含一耦合劑。 18. —種半導體元件，包含： 本紙張尺“中^5^_ A4規格⑵ :;::……：…鲁……----------------------訂---------------------· (請先閲讀背面之注意事項再填寫本頁) 22 535206 A8 B8 C8 D8 六、申請專利範圍 一基材； (請先閲讀背面之注意事項再填寫本頁) 一經由凸塊被接合在該基材上的半導體元件；和 形成在該基材與該半導體晶片之間的黏著劑密 封，該接著劑密封包含一無機填充物； 其中該接著劑密封包括接在基材上並且包含較高 密度之無機填充物之第一部份，和接在該半導體晶片並 且含有較低密度之無機填充物的第二部份。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 23
TW091105358A 2001-09-11 2002-03-20 Semiconductor device and method of making the same TW535206B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001275238A JP3566680B2 (ja) 2001-09-11 2001-09-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW535206B true TW535206B (en) 2003-06-01

Family

ID=19100138

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091105358A TW535206B (en) 2001-09-11 2002-03-20 Semiconductor device and method of making the same

Country Status (6)

Country Link
US (2) US6869822B2 (zh)
EP (1) EP1291909B1 (zh)
JP (1) JP3566680B2 (zh)
KR (1) KR100884295B1 (zh)
DE (1) DE60223211T2 (zh)
TW (1) TW535206B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219211A1 (en) * 2002-05-22 2003-11-27 Yu-Sik Kim Method for aligning optical axis of an optical module
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
JP2006261565A (ja) * 2005-03-18 2006-09-28 Alps Electric Co Ltd 電子機能部品実装体及びその製造方法
JP4757070B2 (ja) * 2006-03-27 2011-08-24 富士通株式会社 半田付け用フラックス及び半導体素子の接合方法
JP2007335741A (ja) * 2006-06-16 2007-12-27 Sony Computer Entertainment Inc 半導体装置およびその製造方法
IT1403421B1 (it) * 2010-12-23 2013-10-17 St Microelectronics Srl Sensore magnetoresistivo integrato, in particolare sensore magnetoresistivo triassiale e suo procedimento di fabbricazione

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
DE69222670T2 (de) * 1991-02-26 1998-03-12 Toray Industries Epoxyharzzusammensetzung zur Verkapselung einer Halbleiteranordnung
US5261156A (en) * 1991-02-28 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of electrically connecting an integrated circuit to an electric device
JP2773471B2 (ja) * 1991-07-24 1998-07-09 日本電気株式会社 情報処理装置
KR930010722A (ko) * 1991-11-26 1993-06-23 정용문 실시간 처리 시스템의 처리 속도측정장치
JP3454977B2 (ja) * 1995-07-17 2003-10-06 株式会社東芝 半導体装置及びその製造方法
DE19638630B4 (de) * 1996-09-20 2004-11-18 Siemens Ag UV- und thermisch härtbare Gießharzformulierung und ihre Verwendung zum Unterfüllprozeß bei elektrischen und elektronischen Bauelementen
KR100336260B1 (ko) * 1996-10-08 2002-05-13 이사오 우치가사키 상분리구조물, 그 구조물을 함유하는 수지조성물, 전자부품 씰링용 성형재료 및 전자부품장치
JP3613367B2 (ja) * 1997-01-17 2005-01-26 ヘンケル コーポレイション 熱硬化性樹脂組成物
DE69833865T2 (de) * 1997-07-24 2006-10-05 Henkel Corp., Rocky Hill Hitzehärtende harzzusammensetzungen verwendbar als unterfüllungs dichtungsmassen
JP3283451B2 (ja) 1997-10-09 2002-05-20 住友ベークライト株式会社 液状注入封止アンダーフィル材
JP3591758B2 (ja) 1997-10-09 2004-11-24 住友ベークライト株式会社 液状注入封止アンダーフィル材
JPH11135551A (ja) * 1997-10-31 1999-05-21 Sony Corp 半導体装置及び半導体素子の実装方法
US6071371A (en) * 1998-02-02 2000-06-06 Delco Electronics Corporation Method of simultaneously attaching surface-mount and chip-on-board dies to a circuit board
US6191952B1 (en) * 1998-04-28 2001-02-20 International Business Machines Corporation Compliant surface layer for flip-chip electronic packages and method for forming same
US6057402A (en) * 1998-08-12 2000-05-02 Johnson Matthey, Inc. Long and short-chain cycloaliphatic epoxy resins with cyanate ester
JP2000195904A (ja) * 1998-12-25 2000-07-14 Sumitomo Bakelite Co Ltd 半導体素子の組立方法
JP2000260819A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
JP3447620B2 (ja) * 1999-07-05 2003-09-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ実装型半導体装置の製造方法
US6258626B1 (en) * 2000-07-06 2001-07-10 Advanced Semiconductor Engineering, Inc. Method of making stacked chip package

Also Published As

Publication number Publication date
DE60223211T2 (de) 2008-08-14
JP2003086630A (ja) 2003-03-20
DE60223211D1 (de) 2007-12-13
US20030049888A1 (en) 2003-03-13
US20050110169A1 (en) 2005-05-26
KR20030022669A (ko) 2003-03-17
KR100884295B1 (ko) 2009-02-18
EP1291909A3 (en) 2004-06-09
EP1291909B1 (en) 2007-10-31
EP1291909A2 (en) 2003-03-12
US6869822B2 (en) 2005-03-22
JP3566680B2 (ja) 2004-09-15

Similar Documents

Publication Publication Date Title
US7341642B2 (en) Manufacturing method for electric device
JP3853979B2 (ja) 半導体装置の製法
WO1998028788A1 (en) Manufacture of semiconductor device
JP5499516B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP3999840B2 (ja) 封止用樹脂シート
WO2004059721A1 (ja) 電子部品装置
TW535206B (en) Semiconductor device and method of making the same
JP3911088B2 (ja) 半導体装置
JP3976395B2 (ja) 半導体装置
JP3779091B2 (ja) 封止用樹脂組成物
JP3957244B2 (ja) 半導体装置の製法
KR102012789B1 (ko) 반도체 장치
JP5585542B2 (ja) 接着フィルムおよびその用途ならびに半導体装置の製造方法
JP7276105B2 (ja) アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置
TWI251011B (en) Epoxy resin composition
JP7149099B2 (ja) 半導体装置の製造方法
JP2008189760A (ja) アンダーフィル剤、それを用いた半導体装置および半導体装置の製造方法
JP4876882B2 (ja) フリップチップ実装方法
Lee et al. The Effect of the Thermal Mechanical Properties of Nonconductive Films on the Thermal Cycle Reliability of 40-$\mu $ m Fine Pitch Cu-Pillar/Ni/SnAg Microbump Flip-Chip Assembly
JPH11204556A (ja) 半導体装置の製法
JP2002121356A (ja) エポキシ樹脂組成物及び半導体装置
JP2004067930A (ja) 液状封止樹脂組成物及びこれを用いた半導体装置並びに半導体装置の製造方法
JP3939849B2 (ja) 半導体装置の製法
TW202411382A (zh) 積層膜及半導體裝置之製造方法
JP2001261788A (ja) 封止用エポキシ樹脂組成物

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees