DE60131984T2 - Arbitrierungsvorrichtung - Google Patents

Arbitrierungsvorrichtung Download PDF

Info

Publication number
DE60131984T2
DE60131984T2 DE60131984T DE60131984T DE60131984T2 DE 60131984 T2 DE60131984 T2 DE 60131984T2 DE 60131984 T DE60131984 T DE 60131984T DE 60131984 T DE60131984 T DE 60131984T DE 60131984 T2 DE60131984 T2 DE 60131984T2
Authority
DE
Germany
Prior art keywords
memory
master
priority
decision circuit
assigned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60131984T
Other languages
English (en)
Other versions
DE60131984D1 (de
Inventor
Tetsuro Takizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Application granted granted Critical
Publication of DE60131984D1 publication Critical patent/DE60131984D1/de
Publication of DE60131984T2 publication Critical patent/DE60131984T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Entscheidungsvorrichtung zum Entscheiden zwischen Speichermastern, die für die Verwendung eines Speichers autorisiert sind, wenn eine Mehrzahl von Speichermastern Zugriff auf den Speicher anfordert.
  • Hintergrundtechnik
  • Bei einem System, das eine Mehrzahl von Speichermastern umfasst, die einen Speicher gemeinsam nutzen, ordnet ein Speicherentscheidungsschaltkreis Speichernutzungsrechte den jeweiligen Speichermastern zu und bestimmt somit die Prioritätsordnung der Speichermaster. Es gibt, wie folgt, drei bekannte herkömmliche Verfahren zur Bestimmung der Prioritätsordnung:
    • 1. ein Verfahren zum festen Voreinstellen der Prioritätsordnung;
    • 2. ein Verfahren zum Variieren der Einstellungen der Prioritätsordnung im voraus, um zum Beispiel verschiedene Anwendungen zu bearbeiten;
    • 3. ein Verfahren zum Variieren der Prioritätsordnung durch eine Round-Robin-Ablaufplanung.
  • Ein DRAM (dynamischer Speicher mit wahlfreiem Zugriff, [engl.: Random Access Memory]), wie zum Beispiel SDRAM, DDR SDRAM, Direct-Rambus, weist eine Mehrzahl von Bänken auf.
  • Adressen, die dem DRAM zugeordnet sind, umfassen eine Bankadresse zum Anzeigen der Stelle jeder Bank, eine Zeilenadresse zum Anzeigen der Stelle einer Seite in jeder Bank und eine Spaltenadresse zum Anzeigen einer Stelle in jeder Seite.
  • Es wird angenommen, dass nachdem auf eine Seite eines DRAMs zugegriffen worden ist, Zugriff auf eine andere Seite in der gleichen Bank erfolgt. In diesem Fall ist es erforderlich, die in einem Abtastverstärker gespeicherten Daten in Speicherzellen des DRAMs zurückzuschreiben, bevor auf die andere Seite zugegriffen wird, um die Daten der anderen Seite in den Abtastverstärker einzulesen.
  • In dieser Weise werden, wenn aufeinanderfolgend auf verschiedene Seiten zugegriffen wird, um Seiten in der gleichen Bank zu schalten, wiederholt die Daten im Abtastverstärker in die Speicherzellen des DRAMs zurückgeschrieben, und dann werden die Daten der nächsten Zugriffsseite in den Abtastspeicher eingelesen. Somit besteht Bedarf nach einem Zeitintervall, bevor ein nachfolgender Zugriff erfolgt. Andererseits erfordert ein Zugriff auf eine Seite in einer anderen Bank kein derartiges Zeitintervall und diese Abläufe können parallel durchgeführt werden.
  • Außerdem werden im DRAM Lesedaten und Schreibdaten unter Verwendung der gleichen gemeinsamen Signalleitung übertragen. Dementsprechend ist es erforderlich, eine bestimmte Periode eines Zeitintervalls vorzusehen, bevor ein Betrieb von Lesen auf Schreiben oder von Schreiben auf Lesen beim Auftreten eines Änderungszugriffes umgeschaltet wird, um eine Kollision der Daten zu verhindern. Das heißt, ein darauffolgender Zugriff auf andere Seiten in der gleichen Bank oder ein Betrieb, der Änderungen der Zugriffstypen (Lesen/Schreiben) hervorruft, verschlechtert die Datenübertragungsleistung.
  • Gemäß dem herkömmlichen Verfahren zum Festlegen einer Prioritätsordnung ist es sehr wahrscheinlich, dass die Datenübertragungsleistung aufgrund der hohen Möglichkeiten des oben genannten Zustands gestört wird.
  • EP 0 935 199 A2 offenbart ein Speichersystem, das eine Mehrzahl von Übertragungszieleinheiten, die Übertragungsanforderungsinformationen ausgeben, die Speicherbereichsinformationen, die die Speicherbereiche anzeigen, auf die zuzugreifen ist, und Begrenzungsinformationen umfassen, die Zeitgrenzen für eine laufende Übertragung anzeigen, wenn die Anforderung, Daten an einen SDRAM zu übertragen, erfolgt, und einen Entscheider umfasst, der eine der Übertragungszieleinheiten aktiviert, die die zuvor genannte Übertragungsanforderungsinformationen ausgeben, um Daten zum SDRAM zu übertragen. Es ist ferner offenbart, zu beurteilen, ob die Übertragungsanforderungsinformationen die Grenzen überschreiten, die von den zuvor genannten Grenzinformationen angegeben werden, oder nicht, und um dadurch den Zugriff als höchste Priorität auszuwählen, der von den Übertragungsanforderungsinformationen angegeben wird, die als höchstwahrscheinlich die Grenzen überschreitend beurteilt werden und die Eigenschaft, bei welcher die Übertragungsanforderungsinformationen entsprechend dem Zugriff auf eine Bank, die sich von der Bank unterscheidet, auf die zuletzt in dem momentanen Zugriff zugegriffen wurde, höhere Priorität erhält und über die Übertragungsanforderungsinformationen entsprechend dem Zugriff auf die zuletzt zugegriffene Bank ausgewählt wird.
  • EP 0 843 262 A2 offenbart eine Vorrichtung zum Auswählen einer Anforderung, die an einen Speicher von einer Mehrzahl von Speicherzugriffsanforderungen in einem Datenverarbeitungssy stem ausgegeben wird, bei welcher, um das Problem von Zeitverlusten bei Wechseln vom Bearbeiten einer Leseanforderung zu einer Bearbeitung einer Leseanforderung zu behandeln, wobei die Leseanforderung an die verfügbare Speicherbank mit Priorität ausgewählt wird, wenn Lesen vorrangig ist und wenn Schreiben Priorität verliehen ist, der Schreibanforderung an einer verfügbare Speicherbank Priorität gegeben wird. Wenn eine Schreibanforderung an die verfügbare Speicherbank ausgewählt wird, gibt die Einstellung Schreiben Priorität, und wenn Lesen von der verfügbaren Speicherbank ausgewählt wird, gibt die Einstellung Lesen Priorität, somit wird angedeutet, dass der gleiche Typ von Anforderung der zuvor ausgewählt wurde, als Priorität gewählt wird.
  • US 5,809,278 offenbart eine Zugriffssteuervorrichtung für einen gemeinsamen Speicher, der in Antwort auf Zugriffsanforderungen von einer Mehrzahl von Vorrichtungen für einen gemeinsamen Speicher eine einzelne Vorrichtung auswählt, wobei die Übertragung von Daten eines für hohe Priorität spezifizierten Übertragungskanals mit Vorzug gegenüber einem Übertragungskanal zugelassen wird, der für niedrige Priorität spezifiziert ist, und wenn Übertragungsanforderungen von Übertragungskanälen der gleichen Priorität miteinander konkurrieren (die hohe Priorität und die niedrige Priorität), der Vorrichtung, die gemäß spezifizierter Prioritätssteuerregeln ausgewählt ist, ermöglicht, Daten zu übertragen, wobei eine Entscheidung, die Round-Robin-Regeln verwendet, explizit als die "spezifizierten Prioritätssteuerregeln" angegeben ist.
  • US 5,941,979 offenbart Zugriffsprioritäten hinsichtlich der Vorrichtungstypen zuzuweisen, die Zugriffsanforderungen ausgeben, und als zusätzliches Kriterium für eine Zugriffsprioritätszuordnung, in Abhängigkeit davon, ob der Speicher, auf den zuzugreifen ist, der Speicher ist, auf den zuvor zugegriffen worden ist.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Entscheidungsvorrichtung bereitzustellen, die die Wahrscheinlichkeit von Wechseln von Zugriffsseiten in der gleichen Bank verringert und die Änderungen von Zugriffstypen, zum Beispiel die Änderung von Lesen zu Schreiben oder von Schreiben zu Lesen, und dadurch die Datenübertragungsleistung verbessert.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Entscheidungsvorrichtung bereitzustellen, die sicherstellt, dass das Speicherbenutzungsrecht an einen bestimmten Speichermaster innerhalb einer spezifizierten Zeitspanne gegeben wird, und somit verhindert wird, dass ein Puffer überläuft oder leerläuft.
  • Offenbarung der Erfindung
  • Um die oben genannten Aufgaben zu erreichen, werden gemäß der vorliegenden Erfindung Entscheidungsvorrichtungen gemäß den unabhängigen Ansprüchen bereitgestellt.
  • Bevorzugte Ausführungsformen sind in den unabhängigen Ansprüchen definiert.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Blockdiagramm, das die schematische Konfiguration einer Entscheidungsvorrichtung der vorliegenden Erfindung zeigt;
  • 2 ist ein Zeitdiagramm jedes Signals, um den Betrieb der Entscheidungsvorrichtung gemäß der ersten oder zweiten Ausführungsform der vorliegenden Erfindung zu erläutern; und
  • 3 ist ein Zeitdiagramm jedes Signals, um den Betrieb der Entscheidungsvorrichtung gemäß der dritten oder vierten Ausführungsform der vorliegenden Erfindung zu erläutern.
  • Beschreibung bevorzugter Ausführungsformen
  • Im Folgenden werden bevorzugte Ausführungsformen der vorliegenden Erfindung im Detail mit Bezug auf die Zeichnungen beschrieben.
  • 1 ist ein Blockdiagramm, das die schematische Konfiguration einer Entscheidungsvorrichtung der vorliegenden Erfindung zeigt. In Bezug auf 1 umfasst die Entscheidungsvorrichtung der vorliegenden Erfindung einen Speicherentscheidungsschaltkreis 13, eine Mehrzahl von Speichermastern 12 und einen Speicher 11. Von den Speichermastern 12 sendet jeder dem Speicherentscheidungsschaltkreis 13 ein Anforderungssignal zum Anfordern des Speichernutzungsrechts, ein Adresssignal, ein Lese-/Schreibsignal zum Anzeigen der Zugriffstypen (Lesen/Schreiben) und ein Belegtsignal zum Anzeigen, dass der Speicher 11 verwendet wird. Der Speicherentscheidungsschaltkreis 13 sendet den Speichermastern 12 ein Bestätigungssignal zum Zuordnen des Speichernutzungsrechts.
  • Wenn jeweilige Speichermaster 12 das Speichernutzungsrecht erhalten wollen, setzen sie das Anforderungssignal und setzen gleichzeitig die Adresssignale und Lese-/Schreibsignale fest. Danach, wenn der Speicherentscheidungsschaltkreis 13 das Bestätigungssignal für einen Speichermaster 12 setzt, setzt der Speichermaster 12 das Belegtsignal, um die Verwendung des Speichers 11 zu beginnen. Der Speichermaster 12 setzt, wenn er die Verwendung des Speichers 11 beendet, das Belegtsignal zurück.
  • Der Speicherentscheidungsschaltkreis 13 überwacht die Anforderungssignale und Belegtsignale von den jeweiligen Speichermastern 12. Wenn wenigstens ein Speichermaster 12 das Anforderungssignal setzt, während alle Speichermaster 12 das Belegtsignal nicht setzen, setzt der Speicherentscheidungsschaltkreis 13 das Bestätigungssignal für einen der Speichermaster 12.
  • Als nächstes wird eine detaillierte Beschreibung der Entscheidungsvorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung gegeben. Der Speicherentscheidungsschaltkreis 13 speichert die Bank, auf die zuletzt zugegriffen wurde, und den Typ des letzten Zugriffs auf den Speicher 11. Wenn ein Speichermaster 12 das Anforderungssignal setzt, vergleicht der Speicherentscheidungsschaltkreis 13 das Adresssignal und das Lese-/Schreibsignal, das von dem Speichermaster 12 ausgegeben wurde, mit der gespeicherten Bank und dem Zugriffstyp.
  • Wenn die Bank, auf die der Speichermaster 12 zugreifen wird, sich von der unterscheidet, auf die bis zu diesem Zeitpunkt zugegriffen worden ist, und auch der Zugriffstyp des Speichermasters 12 dem gespeicherten Zugriffstyp entspricht, ordnet der Speicherentscheidungsschaltkreis 13 dem Speichermaster 12 eine hohe Priorität zu. Andernfalls ordnet der Speicherentscheidungsschaltkreis 13 dem Speichermaster 12 eine niedrigere Priorität zu. Wenn nur der Speichermaster 12 das Anforderungssignal setzt, setzt der Speicherentscheidungsschaltkreis 13 das Bestätigungssignal für den Speichermaster 12, um das Speichernutzungsrecht ungeachtet dem dem Speichermaster 12 zugeordneten Prioritätsrang zu geben.
  • Andererseits setzt der Speicherentscheidungsschaltkreis 13 das Bestätigungssignal für den Speichermaster 12, um das Speichernutzungsrecht zu geben, wenn zwei oder mehr Speichermaster 12 das Anforderungssignal setzen und nur einer von ihnen hohe Priorität hat. Wenn zwei oder mehr Speichermaster 12 hohe Priorität haben, setzt der Speicherentscheidungsschaltkreis 13 das Bestätigungssignal für den Speichermaster 12, der die höchste Priorität mit Bezug auf eine voreingestellte feste Prioritätsordnung hat, um das Speichernutzungsrecht zu geben.
  • Falls alle Speichermaster 12 keine hohe Priorität haben, sondern eine niedrige Priorität, bezieht sich der Speicherentscheidungsschaltkreis 13 auf die voreingestellte feste Prioritätsordnung und setzt das Bestätigungssignal für den Speichermaster 12 mit der höchsten Priorität gemäß der festen Prioritätsordnung, um das Speichernutzungsrecht zu geben.
  • 2 ist ein Zeitdiagramm jedes Signals, um den Betrieb der Entscheidungsvorrichtung gemäß der ersten oder zweiten Ausführungsform der vorliegenden Erfindung zu erklären. In Bezug auf 2 setzt nur Speichermaster 121 das Anforderungssignal zum Zeitpunkt T1. Infolgedessen wird das Speichernutzungsrecht dem Speichermaster 121 gegeben.
  • Zum Zeitpunkt T2 setzen alle Speichermaster 12 (Speichermaster 121 bis 123) die Anforderungssignale. Wie in 2 zu sehen, erhält der Speichermaster 121 niedrige Priorität, da das von dem Speichermaster 121 ausgegebene Signal die gleiche Bank (Bank 0) anzeigt, auf die derzeit zugegriffen wird. Andererseits gibt das von dem Speichermaster 122 ausgegebene Adresssignal eine Bank (Bank 1) an, die sich von der Bank 0, auf die momentan von dem Speichermaster 121 zugegriffen wird, unterscheidet. Zusätzlich gibt das Lese-/Schreibsignal von dem Speichermaster 122 den gleichen Zugriffstyp (Lesen) an wie der Typ des momentanen Zugriffs (Lesen). Somit erhält der Speichermaster 122 hohe Priorität.
  • Das von dem Speichermaster 123 ausgegebene Adresssignal gibt eine Bank (Bank 2) an, die sich von der Bank 1, auf die derzeit zugegriffen wird, unterscheidet. Jedoch gibt das Lese-/Schreibsignal von dem Speichermaster 122 einen Zugriffstyp (Schreiben) an, der sich von dem Typ des momentanen Zugriffs (Lesen) unterscheidet. Somit erhält der Speichermaster 123 die niedrigere Priorität. Dementsprechend wird das Bestätigungssignal für den Speicher 122 gesetzt, um ihm das Speichernutzungsrecht zu geben.
  • Ferner setzen zum Zeitpunkt T3 alle Speichermaster 12 (Speichermaster 121 bis 123) die Anforderungssignale. Das von dem Speichermaster 121 ausgegebene Adresssignal gibt eine Bank (Bank 0) an, die sich von der Bank 1, auf die derzeit zugegriffen wird, unterscheidet. Zusätzlich gibt das Lese-/Schreibsignal von dem Speichermaster 121 den gleichen Zugriffstyp (Lesen) wie der Typ des momentanen Zugriffs (Lesen) an. Somit erhält der Speichermaster 121 hohe Priorität.
  • In Bezug auf die Speichermaster 122 und 123 geben die von diesen ausgegebenen Adresssignale die Bänke (Bank 0 und 2) an, die sich von der Bank 1, auf die momentan zugegriffen wird, unterscheiden. Jedoch geben die Lese-/Schreibsignale von den Speichermastern 122 und 123 einen Zugriffstyp (Schreiben) an, der sich von dem Typ des momentanen Zugriffs (Lesen) unterscheidet. Deshalb erhalten die Speichermaster 122 und 123 niedrige Priorität. Somit hat nur der Speichermaster 121 hohe Priorität zum Zeitpunkt T3 und erhält das Speichernutzungsrecht.
  • Zum Zeitpunkt T4 setzen die Speichermaster 122 und 123 die Anforderungssignale. Das von dem Speichermaster 122 ausgegebene Adresssignal zeigt die gleiche Bank (Bank 0) an, auf die derzeit zugegriffen wird, und deshalb erhält der Speichermaster 122 niedrige Priorität. Außerdem gibt das von dem Speichermaster 123 ausgegebene Adresssignal eine Bank (Bank 2) an, die sich von der Bank 0, auf die derzeit zugegriffen wird, unterscheidet. Jedoch gibt das Lese-/Schreibsignal von dem Speichermaster 123 einen Zugriffstyp (Schreiben) an, der sich von dem momentanen Zugriffstyp (Lesen) unterscheidet. Somit erhält der Speichermaster 123 niedrige Priorität. Demzufolge gibt es keinen Speichermaster 12, der hohe Priorität zum Zeitpunkt T4 erhalten hat.
  • Wie oben genannt hat kein Speichermaster 12 hohe Priorität erhalten und es gibt zum Zeitpunkt T4 nur Speichermaster 12 niedriger Priorität. In diesem Fall setzt der Speicherentscheidungsschaltkreis 13 unter der Annahme, dass die Priorität des Speichermasters 122 höher gesetzt ist als die des Speichermasters 123, mittels der festen Prioritätsordnung in dieser Ausführungsform das Bestätigungssignal für den Speichermaster 122. Somit erhält der Speichermaster 122 das Speichernutzungsrecht.
  • Im Folgenden wird eine detaillierte Beschreibung der Entscheidungsvorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung gegeben. Bei der ersten Ausführungsform vergibt der Speicherentscheidungsschaltkreis 13 das Speichernutzungsrecht gemäß der voreingestellten festen Prioritätsordnung, wenn es zwei oder mehr Speichermaster 12 mit hoher Priorität gibt, oder wenn keiner der Speichermaster 12 hohe Priorität erhalten hat, sondern alle niedrige Priorität haben. Andererseits vergibt der Speicherentscheidungsschaltkreis 13 in dieser Ausführungsform das Speichernutzungsrecht gemäß der Round-Robin-Ablaufplanung unter derartigen Umständen. Das heißt, in dieser Ausführungsform erhält der Speichermaster 12, der das Speichernutzungsrecht vor kurzem erhalten hat, das Speichernutzungsrecht hoher Priorität.
  • Als nächstes wird der Betrieb der Entscheidungsvorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung mit Bezug auf 2 beschrieben. Der Betrieb zu den Zeitpunkten T1, T2 und T3 ist der gleiche wie zuvor für die erste Ausführungsform beschrieben. Zum Zeitpunkt T4 gibt es keinen Speichermaster 12 hoher Priorität und die Speichermaster 122 und 123 haben niedrige Priorität erhalten. In 2 hat der Speichermaster 122 das Speichernutzungsrecht zum Zeitpunkt T2 erhalten. Folglich hat der Speichermaster 123 gegenüber dem Speichermaster 122 Priorität, sowie das Speichernutzungsrecht gemäß der Round-Robin-Ablaufplanung. Somit erhält der Speichermaster 123 das Speichernutzungsrecht zum Zeitpunkt T4.
  • Im Folgenden wird eine detaillierte Beschreibung der Entscheidungsvorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung gegeben. Bei dieser Ausführungsform vergleicht der Speicherentscheidungsschaltkreis 13 eine abgelaufene Zeitdauer, nach der jeder der Speichermaster 12 das letzte Anforderungssignal gesetzt hat, mit einem voreingestellten Grenzwert und ordnet einem Speichermaster 12 hohe Priorität zu, bei dem eine abgelaufene Zeit über dem Grenzwert liegt. Der Grenzwert kann für jeden Speichermaster 12 unabhängig gesetzt werden.
  • Wenn die abgelaufene Zeit unter dem Grenzwert liegt, vergleicht der Speicherentscheidungsschaltkreis 13 die Bank, auf die zuletzt zugegriffen wurde, und den Typ des letzten Zugriffs mit entsprechenden Adresssignalen und Lese-/Schreibsignalen, die von den Speichermastern 12 ausgegeben wurden, die die Anforderungssignale wie bei den ersten und zweiten Ausführungsformen gesetzt haben. Demzufolge ordnet der Speicherentscheidungsschaltkreis 13 einem Speichermaster 12 eine mittlere Priorität zu, der das Adresssignal ausgibt, das eine Bank anzeigt, die sich von der unterscheidet, auf die bis zu diesem Zeitpunkt zugegriffen wurde, und ordnet anderen Speichermaster niedrige Priorität zu.
  • Wenn nur ein Speichermaster 12 das Anforderungssignal setzt, setzt der Speicherentscheidungsschaltkreis 13 das Bestätigungssignal für den Speichermaster 12, um dem Speichermaster 12 das Speichernutzungsrecht trotz der Prioritätsordnung zuzuweisen. Andererseits setzt der Speicherentscheidungsschaltkreis 13 das Bestätigungssignal für den Speichermaster 12, um das Speichernutzungsrecht zu geben, wenn zwei oder mehr Speichermaster 12 das Anforderungssignal setzen und nur einer von diesen hohe Priorität hat. Wenn es nur einen Speichermaster 12 gibt, dem mittlere Priorität zugeordnet wurde, während kein Speichermaster 12 eine hohe Priorität erhalten hat, gibt der Speicherentscheidungsschaltkreis 13 das Speichernutzungsrecht an den Speichermaster 12.
  • Außerdem gibt der Speicherentscheidungsschaltkreis 13 das Speichernutzungsrecht an den Speichermaster 12, der gemäß der voreingestellten festen Prioritätsordnung die höchste Priorität hat, wenn es zwei oder mehr Speichermaster 12 mit zugeordneter mittlerer Priorität gibt, während kein Speichermaster 12 hohe Priorität erhalten hat. Wenn es keinen Speichermaster 12 mit zugewiesener hoher Priorität oder keinen gibt, dem mittlere Priorität zugewiesen wurde, und alle Speichermaster 12 niedrige Priorität erhalten haben, vergibt der Speicherentscheidungsschaltkreis 13 das Speichernutzungsrecht auch an einen Speichermaster, der gemäß der festen Prioritätsordnung die höchste Priorität hat. In gleicher Weise vergibt der Speicherentscheidungsschaltkreis 13 das Speichernutzungsrecht an einen Speichermaster, der gemäß der festen Prioritätsordnung die höchste Priorität hat, wenn es eine Mehrzahl von Speichermastern 12 gibt, denen eine hohe Priorität zugeordnet wurde.
  • 3 ist ein Zeitdiagramm jedes Signals, um den Betrieb der Entscheidungsvorrichtung gemäß der dritten oder vierten Ausführungsform der vorliegenden Erfindung zu erklären. In Bezug auf 3 setzt nur Speichermaster 121 das Anforderungssignal zum Zeitpunkt T1. Infolgedessen wird das Speichernutzungsrecht dem Speichermaster 121 gegeben.
  • Zum Zeitpunkt T2 setzen alle Speichermaster 12 (Speichermaster 121 bis 123) die Anforderungssignale. Die von den Speichermastern 121 und 122 ausgegebenen Adressignale geben Bänke (Bank 1 und 2) an, die sich von der Bank 0, auf die momentan zugegriffen wird, unterscheiden. Zusätzlich geben deren Lese-/Schreibsignale den gleichen Zugriffstyp (Lesen) an, wie der Typ des momentanen Zugriffs (Lesen). Somit erhalten die Speichermaster 121 und 122 mittlere Priorität.
  • Das von dem Speichermaster 123 ausgegebene Adresssignal gibt eine Bank (Bank 2) an, die sich von der Bank 0, auf die derzeit zugegriffen wird, unterscheidet. Jedoch gibt das Lese-/Schreibsignal von dem Speichermaster 123 einen Zugriffstyp (Schreiben) an, der sich von dem momentanen Zugriffstyp (Lesen) unterscheidet. Somit erhält der Speichermaster 123 niedrige Priorität. Demzufolge gibt es keinen Speichermaster 12, der hohe Priorität zum Zeitpunkt T2 erhalten hat, und es gibt eine Mehrzahl Speichermaster 12 mit mittlerer Priorität. Unter der Annahme, dass die Priorität des Speichermasters 122 gemäß der festen Prioritätsordnung in dieser Ausführungsform höher gesetzt ist als die des Speichermasters 121, erhält der Speichermaster 122 das Speichernutzungsrecht. Angenommen, dass die Priorität des Speichermasters 121 gemäß der festen Prioritätsordnung höher gesetzt ist als die des Speichermasters 122, erhält der Speichermaster 121 das Speichernutzungsrecht.
  • Ferner setzen zum Zeitpunkt T3 alle Speichermaster 12 (Speichermaster 121 bis 123) das Anforderungssignal. Das von dem Speichermaster 121 ausgegebene Adresssignal gibt eine Bank (Bank 2) an, die sich von der Bank 1, auf die derzeit zugegriffen wird, unterscheidet. Zusätzlich gibt das Lese-/Schreibsignal von dem Speichermaster 121 den gleichen Zugriffstyp (Lesen) an wie der momentane Zugriffstyp (Lesen). Somit erhält der Speichermaster 121 mittlere Priorität.
  • Das von dem Speichermaster 122 ausgegebene Adresssignal gibt die gleiche Bank (Bank 1) an, auf die derzeit zugegriffen wird, und somit erhält der Speichermaster 122 niedrige Priorität. Das von dem Speichermaster 123 ausgegebene Adresssignal gibt eine Bank (Bank 2) an, die sich von der Bank 1, auf die derzeit zugegriffen wird, unterscheidet. Jedoch gibt das Lese-/Schreibsignal von dem Speichermaster 123 einen Zugriffstyp (Schreiben) an, der sich von dem momentanen Zugriffstyp (Lesen) unterscheidet. Deshalb erhält der Speichermaster 123 niedrige Priorität. Somit gibt es keinen Speichermaster 12 mit hoher Priorität, und nur der Speichermaster 121 hat zum Zeitpunkt T3 mittlere Priorität. Dementsprechend erhält der Speichermaster 121 das Speichernutzungsrecht.
  • Zum Zeitpunkt T4 setzen die Speichermaster 122 und 123 die Anforderungssignale. Das von dem Speichermaster 122 ausgegebene Adresssignal gibt eine Bank (Bank 1) an, die sich von der Bank 2, auf die derzeit zugegriffen wird, unterscheidet, und dessen Lese-/Schreibsignal gibt den gleichen Zugriffstyp (Lesen) an wie der momentane Zugriffstyp (Lesen). Zusätzlich wird in dieser Ausführungsform angenommen, dass abgelaufene Zeit, nachdem der Speichermaster 122 das letzte Anforderungssignal gesetzt hat, unterhalb des voreingestellten Grenzwerts liegt, ist. Somit erhält der Speichermaster 122 mittlere Priorität.
  • Außerdem unter der Annahme, dass die abgelaufene Zeit, nach der der Speichermaster 123 das letzte Anforderungssignal gesetzt hat, länger als die beim Speichermaster 122 ist, und über dem voreingestellten Grenzwert liegt, erhält der Speichermaster 123 hohe Priorität. Demzufolge erhält nur der Speichermaster 123 hohe Priorität und somit zum Zeitpunkt T4 das Speichernutzungsrecht. Wenn die abgelaufene Zeit, nach der der Speichermaster 123 das letzte Anforderungssignal gesetzt hat, unter dem Grenzwert liegt, erhält der Speichermaster 123 niedrige Priorität. Infolgedessen erhält der Speichermaster 122 das Speichernutzungsrecht.
  • Im Folgenden wird eine Beschreibung der Entscheidungsvorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung gegeben. Bei der dritten Ausführungsform bestimmt der Speicherentscheidungsschaltkreis 13 die Prioritätsordnung über das Speichernutzungsrecht gemäß der voreingestellten festen Prioritätsordnung, wenn es zwei oder mehr Speichermaster 12 mit hoher Priorität gibt, wenn keiner der Speichermaster 12 hohe Priorität erhalten hat und es zwei oder mehr Speichermaster mit mittlerer Priorität gibt, oder wenn es weder einen Speichermaster gibt, dem hohe Priorität zugeordnet wurde, noch einen, dem mittlere Priorität zugeordnet wurde, und es zwei oder mehr Speichermaster 12 gibt, denen niedrige Priorität zugeordnet wurde. Andererseits vergibt der Speicherentscheidungsschaltkreis 13 in dieser Ausführungsform das Speichernutzungsrecht gemäß dem Round-Robin-Ablaufplan, wie in der zweiten Ausführungsform beschrieben ist.
  • Als nächstes wird der Betrieb der Entscheidungsvorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung mit Bezug auf 3 beschrieben. Der Betrieb zu den Zeitpunkten T1, T3 und T4 ist der gleiche wie zuvor in der dritten Ausführungsform beschrieben. Zum Zeitpunkt T2 haben die Speichermaster 121 und 122 mittlere Priorität erhalten und der 123 hat niedrige Priorität erhalten. Das heißt, es gibt keinen Speichermaster 12 hoher Priorität, sondern es gibt eine Mehrzahl Speichermaster 12 mittlerer Priorität.
  • In 3 hat der Speichermaster 121 das Speichernutzungsrecht zum Zeitpunkt T1 erhalten. Selbst wenn der Speichermaster 122 das Speichernutzungsrecht zuvor erhalten hat, war es, bevor der Speichermaster 121 das Speichernutzungsrecht erhalten hat. Somit erhält der Speichermaster 122 das Speichernutzungsrecht gemäß dem Round-Robin-Ablaufplan.
  • Gewerbliche Anwendbarkeit
  • Wie aus der obigen Beschreibung gemäß der vorliegenden Erfindung ersichtlich ist, ist es möglich die Wahrscheinlichkeiten des Zugriffsseitenwechselns in der gleichen Bank und das Wechseln von Zugriffstypen, zum Beispiel der Wechsel von Lesen zu Schreiben oder von Schreiben zu Lesen, zu reduzieren. Somit wird die Datenübertragungsleistung verbessert.
  • Darüber hinaus wird gemäß den dritten und vierten Ausführungsformen der vorliegenden Erfindung sichergestellt, dass das Speichernutzungsrecht an einen bestimmten Speichermaster innerhalb einer spezifizierten Zeitspanne, die verhindert, dass ein Puffer überläuft oder leerläuft, sichergestellt.

Claims (21)

  1. Eine Entscheidungsvorrichtung, die umfasst: eine Mehrzahl von Speichermastern (121, 122, 123), von denen jeder ein Anforderungssignal zum Anfordern des Rechts, einen Speicher (11) mit einer Mehrzahl von Speicherbänken zu benutzen und Signale ausgibt, die dem Speicher (11) Zugriffsattribute angeben, wobei die Signale, die die Zugriffsattribute angeben, ein Adresssignal zum Angeben der Adresse des Speichers (11), auf die zuzugreifen ist, und ein Lese-/Schreibsignal aufweisen, um anzugeben, ob der Zugriff auf die Adresse lesend oder schreibend ist; und einen Speicherentscheidungsschaltkreis, um das Speichernutzungsrecht einem Speichermaster zuzuordnen, der von den Speichermastern (121, 122, 123) ausgewählt ist, die basierend auf den Signalen, die die Zugriffsattribute angeben, ein Anfragesignal ausgegeben haben, dadurch gekennzeichnet, dass der Speicherentscheidungsschaltkreis ausgelegt ist, einem Speichermaster hohe Priorität zuzuordnen, der sowohl ein Adresssignal, das eine Speicherbank angibt, die sich von der unterscheidet, auf die bis zu diesem Zeitpunkt zugegriffen wurde, als auch ein Lese-/Schreibsignal ausgibt, das den gleichen Zugriffstyp wie der derzeitige Zugriff angibt.
  2. Entscheidungsvorrichtung gemäß Anspruch 1, wobei der Speicherentscheidungsschaltkreis einem Speichermaster geringe Priorität zuordnet, der sowohl ein Adresssignal, das dieselbe Bank des Speichers (11) angibt, auf die bis zu diesem Zeitpunkt zugegriffen wurde, als auch ein Lese-/Schreibsignal ausgibt, das den gleichen Zugriffstyp wie den derzeitigen Zugriff angibt.
  3. Entscheidungsvorrichtung gemäß Anspruch 1 oder 2, wobei der Speicherentscheidungsschaltkreis dazu dient, wenn nur einem Speichermaster hohe Priorität zugewiesen ist, das Speichernutzungsrecht diesem Speichermaster zuzuweisen.
  4. Entscheidungsvorrichtung gemäß einem der Ansprüche 1 bis 3, wobei dem Speicherentscheidungsschaltkreis die Festlegung einer festen Prioritätsordnung vorab bereitgestellt ist und dieser, wenn hohe Priorität einer Mehrzahl von Speichermastern (121, 122, 123) zugeordnet ist, das Speichernutzungsrecht einem Speichermaster zuweist, der hinsichtlich der festen Prioritätsordnung die höchste Priorität der Speichermaster (121, 122, 123) hat.
  5. Entscheidungsvorrichtung gemäß Anspruch 2, wobei dem Speicherentscheidungsschaltkreis die Festlegung einer festen Prioritätsordnungs-Einstellung vorab bereitgestellt ist und dieser, wenn hohe Priorität einer Mehrzahl von Speichermastern (121, 122, 123) zugeordnet ist, das Speichernutzungsrecht einem Speichermaster zuweist, der hinsichtlich der festen Prioritätsordnung die höchste Priorität der Speichermaster (121, 122, 123) hat; und der Speicherentscheidungsschaltkreis das Speichernutzungsrecht einem Speichermaster zuweist, der die höchste feste Priorität der Speichermaster (121, 122, 123) hat, wenn jedem der Speichermaster (121, 122, 123) geringe Priorität zugeordnet wurde.
  6. Entscheidungsvorrichtung gemäß Anspruch 2, wobei der Speicherentscheidungsschaltkreis dazu dient, wenn nur einem Speichermaster hohe Priorität erteilt wurde, das Speichernutzungsrecht diesem Master zuzuweisen; dem Speicherentscheidungsschaltkreis die Festlegung einer festen Prioritätsordnung vorab bereitgestellt ist und dieser, wenn hohe Priorität einer Mehrzahl von Speichermastern (121, 122, 123) zugeordnet ist, das Speichernutzungsrecht einem Speichermaster zuweist, der hinsichtlich der festen Prioritätsordnung die höchste Priorität der Speichermastern (121, 122, 123) hat; und der Speicherentscheidungsschaltkreis das Speichernutzungsrecht einem Speichermaster zuweist, der die höchste feste Priorität der Speichermaster (121, 122, 123) hat, wenn jedem der Speichermaster (121, 122, 123) geringe Priorität zugeordnet wurde.
  7. Entscheidungsvorrichtung gemäß einem der Ansprüche 1 bis 3, wobei der Speicherentscheidungsschaltkreis das Speichernutzungsrecht einem Speichermaster zuweist, dem das Speichernutzungsrecht gemäß der Round-Robin-Ablaufplanung zuletzt zugewiesen wurde, wenn einer Mehrzahl Speichermaster (121, 122, 123) hohe Priorität zugeordnet wurde.
  8. Entscheidungsvorrichtung gemäß Anspruch 2, wobei dem Speicherentscheidungsschaltkreis die Festlegung einer festen Prioritätsordnung vorab bereitgestellt ist und dieser, wenn hohe Priorität einer Mehrzahl Speichermastern (121, 122, 123) zugeordnet ist, das Speichernutzungsrecht einem Speichermaster zuweist, der hinsichtlich der festen Prioritätsordnung die höchste Priorität der Speichermaster (121, 122, 123) hat; und der Speicherentscheidungsschaltkreis das Speichernutzungsrecht einem Speichermaster zuweist, dem von den Speichermastern (121, 122, 123) das Speichernutzungsrecht gemäß der Round-Robin-Ablaufplanung zuletzt zugeordnet wurde, wenn jedem der Speichermaster (121, 122, 123) geringe Priorität zugeordnet wurde.
  9. Entscheidungsvorrichtung gemäß Anspruch 2, wobei der Speicherentscheidungsschaltkreis dazu dient, wenn nur einem Speichermaster hohe Priorität zugewiesen wurde, das Speichernutzungsrecht diesem Speichermaster zuzuweisen; dem Speicherentscheidungsschaltkreis die Festlegung einer festen Prioritätsordnung vorab bereitgestellt ist und dieser, wenn hohe Priorität einer Mehrzahl Speichermastern (121, 122, 123) zugeordnet ist, das Speichernutzungsrecht einem Speichermaster zuweist, der hinsichtlich der festen Prioritätsordnung die höchste Priorität der Speichermaster (121, 122, 123) hat; und der Speicherentscheidungsschaltkreis das Speichernutzungsrecht einem Speichermaster zuweist, dem von den Speichermastern (121, 122, 123) das Speichernutzungsrecht gemäß der Round- Robin-Ablaufplanung zuletzt erteilt wurde, wenn jedem der Speichermaster (121, 122, 123) geringe Priorität zugeordnet wurde.
  10. Eine Entscheidungsvorrichtung, die umfasst: eine Mehrzahl von Speichermastern (121, 122, 123), von denen jeder ein Anforderungssignal zum Anfordern des Rechts, einen Speicher (11) mit einer Mehrzahl von Speicherbänken zu nutzen, und Signale ausgibt, die dem Speicher (11) Zugriffsattribute angeben, wobei die Signale, die Zugriffsattribute angeben, ein Adresssignal zum Angeben der Speicheradresse (11), auf die zuzugreifen ist, und ein Lese-/Schreibsignal aufweisen, um anzugeben, ob der Zugriff auf die Adresse lesend oder schreibend ist; und einen Speicherentscheidungsschaltkreis zum Zuweisen des Speichernutzungsrechts an einen Speichermaster, der von den Speichermastern ausgewählt ist, die ein Anfragesignal ausgegeben haben, wobei dem Speicherentscheidungsschaltkreis eine Festlegung eines vorgegebenen Grenzwerts vorab bereitgestellt ist, um die vergangene Zeit seit der letzten Anforderungssignalausgabe von jedem Speichermaster mit dem Grenzwert zu vergleichen; dadurch gekennzeichnet, dass der Speicherentscheidungsschaltkreis ausgelegt ist, einem Speichermaster mittlere Priorität zuzuordnen, der sowohl ein Adresssignal, das eine Speicherbank angibt, die sich von der unterscheidet, auf die bis zu diesem Zeitpunkt zugegriffen wurde, als auch ein Lese-/Schreibsignal ausgibt, das den gleichen Zugriffstyp wie den derzeitigen Zugriff angibt, und bei dem die vergangene Zeit unter dem Grenzwert liegt.
  11. Entscheidungsvorrichtung gemäß Anspruch 10, wobei der Speicherentscheidungsschaltkreis hohe Priorität einem Speichermaster zuordnet, bei dem die vergangene Zeit über dem Grenzwert liegt.
  12. Entscheidungsvorrichtung gemäß Anspruch 10 oder 11, wobei der Speicherentscheidungsschaltkreis einem Speichermaster niedrige Priorität zuordnet, der das Adresssignal ausgibt, das die selbe Speicherbank angibt, auf die bis zu diesem Zeitpunkt zugegriffen wurde.
  13. Entscheidungsvorrichtung gemäß Anspruch 11 oder 12, wobei der Speicherentscheidungsschaltkreis, wenn nur einem Speichermaster hohe Priorität zugewiesen wurde, das Speichernutzungsrecht diesem Speichermaster zuweist.
  14. Entscheidungsvorrichtung gemäß einem der Ansprüche 11 bis 13, wobei, wenn keinem Speichermaster hohe Priorität zugewiesen wurde und es einen Speichermaster gibt, dem mittlere Priorität zugeordnet wurde, der Speicherentscheidungsschaltkreis das Speichernutzungsrecht dem Speichermaster mit mittlerer Priorität zuweist.
  15. Entscheidungsvorrichtung gemäß einem der Ansprüche 11 bis 14, wobei dem Speicherentscheidungsschaltkreis die Festlegung einer festen Prioritätsordnung vorab bereitgestellt ist und dieser, wenn es eine Mehrzahl Speichermaster (121, 122, 123) gibt, denen hohe Priorität zugeordnet ist, das Speichernutzungsrecht einem Speichermaster erteilt, der gemäß der festen Prioritätsordnung die höchste Priorität der Speichermaster (121, 122, 123) hat.
  16. Entscheidungsvorrichtung gemäß einem der Ansprüche 11 bis 15, wobei dem Speicherentscheidungsschaltkreis die Festlegung einer festen Prioritätsordnung vorab bereitgestellt ist und dieser, wenn es eine Mehrzahl Speichermaster (121, 122, 123) gibt, denen mittlere Priorität zugewiesen wurde, während keinem Speichermaster hohe Priorität erteilt wurde, das Speichernutzungsrecht einem Speichermaster erteilt, der gemäß der festen Prioritätsordnung die höchste Priorität der Speichermaster (121, 122, 123) hat.
  17. Entscheidungsvorrichtung gemäß einem der Ansprüche 11 bis 16, wobei dem Speicherentscheidungsschaltkreis die Festlegung einer festen Prioritätsordnung vorab bereitgestellt ist und dieser, wenn es weder einen Speichermaster gibt, dem hohe Prio rität zugeordnet ist, noch einen, dem mittlere Priorität zugeordnet ist, der Speichernutzungsrecht einem Speichermaster erteilt, der die höchste Priorität der Speichermaster (121, 122, 123) hat, denen gemäß der festen Prioritätsordnung geringe Priorität zugeordnet ist.
  18. Entscheidungsvorrichtung gemäß einem der Ansprüche 11 bis 17. wobei, wenn es mehrere Speichermaster (121, 122, 123) gibt, denen hohe Priorität zugeordnet ist, der Speicherentscheidungsschaltkreis das Speichernutzungsrecht einem Speichermaster erteilt, dem von den Speichermastern (121, 122, 123), die gemäß der Round-Robin-Ablaufplanung höchste Priorität haben, das Speichernutzungsrecht zuletzt zugewiesen wurde.
  19. Entscheidungsvorrichtung gemäß Anspruch 18, wobei, wenn es eine Mehrzahl Speichermaster (121, 122, 123) gibt, denen mittlere Priorität zugeordnet ist, während keinem Speichermaster hohe Priorität zugewiesen wurde, der Speicherentscheidungsschaltkreis das Speichernutzungsrecht einem Speichermaster erteilt, dem von den Speichermastern (121, 122, 123), die gemäß der Round-Robin-Ablaufplanung mittlere Priorität haben, das Speichernutzungsrecht zuletzt zugewiesen wurde.
  20. Entscheidungsvorrichtung gemäß Anspruch 19, wobei, wenn es weder einen Speichermaster gibt, dem hohe Priorität zugeordnet ist, noch einen, dem mittlere Priorität zugeordnet ist, der Speicherentscheidungsschaltkreis das Speichernutzungsrecht einem Speichermaster erteilt, dem von den Speichermastern (121, 122, 123), die gemäß der Round-Robin-Ablaufplanung geringe Priorität haben, das Speichernutzungsrecht zuletzt zugewiesen wurde.
  21. Entscheidungsvorrichtung gemäß einem der Ansprüche 1 bis 20, wobei, wenn nur ein Speichermaster das Anforderungssignal ausgibt, der Speicherentscheidungsschaltkreis das Speichernutzungsrecht dem Speichermaster erteilt.
DE60131984T 2000-06-13 2001-06-07 Arbitrierungsvorrichtung Expired - Lifetime DE60131984T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000182324A JP2001356961A (ja) 2000-06-13 2000-06-13 調停装置
JP2000182324 2000-06-13
PCT/JP2001/004808 WO2001097040A1 (fr) 2000-06-13 2001-06-07 Appareil d'arbitrage

Publications (2)

Publication Number Publication Date
DE60131984D1 DE60131984D1 (de) 2008-01-31
DE60131984T2 true DE60131984T2 (de) 2008-12-11

Family

ID=18683112

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60131984T Expired - Lifetime DE60131984T2 (de) 2000-06-13 2001-06-07 Arbitrierungsvorrichtung

Country Status (5)

Country Link
US (1) US7013368B2 (de)
EP (1) EP1313019B1 (de)
JP (1) JP2001356961A (de)
DE (1) DE60131984T2 (de)
WO (1) WO2001097040A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171525B1 (en) * 2002-07-31 2007-01-30 Silicon Image, Inc. Method and system for arbitrating priority bids sent over serial links to a multi-port storage device
WO2004068349A1 (ja) * 2003-01-27 2004-08-12 Matsushita Electric Industrial Co., Ltd. メモリ制御装置
EP1692617B1 (de) * 2003-12-09 2009-04-08 THOMSON Licensing Speichersteuerung
US20050144401A1 (en) * 2003-12-30 2005-06-30 Pantalone Brett A. Multiprocessor mobile terminal with shared memory arbitration
US7650453B2 (en) 2004-09-16 2010-01-19 Nec Corporation Information processing apparatus having multiple processing units sharing multiple resources
JP4850504B2 (ja) * 2005-12-15 2012-01-11 キヤノン株式会社 信号処理装置、撮像装置およびデータ転送方法
WO2008065477A1 (en) * 2006-11-28 2008-06-05 Nokia Corporation Memory arbitration
JP4715801B2 (ja) * 2007-04-26 2011-07-06 日本電気株式会社 メモリアクセス制御装置
US7870351B2 (en) * 2007-11-15 2011-01-11 Micron Technology, Inc. System, apparatus, and method for modifying the order of memory accesses
JP2009193107A (ja) 2008-02-12 2009-08-27 Panasonic Corp メモリアクセス装置
US8099539B2 (en) * 2008-03-10 2012-01-17 Lsi Corporation Method and system of a shared bus architecture
JP5622990B2 (ja) * 2011-01-25 2014-11-12 富士通テン株式会社 画像処理装置、画像表示システム及び画像処理方法
US11144358B1 (en) 2018-12-06 2021-10-12 Pure Storage, Inc. Asynchronous arbitration of shared resources
JP2021196681A (ja) * 2020-06-10 2021-12-27 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586128A (en) * 1983-04-14 1986-04-29 Burroughs Corporation Arbitrator circuit and technique for use in a digital computing system having multiple bus controllers
US4760521A (en) * 1985-11-18 1988-07-26 White Consolidated Industries, Inc. Arbitration system using centralized and decentralized arbitrators to access local memories in a multi-processor controlled machine tool
US4818932A (en) * 1986-09-25 1989-04-04 Tektronix, Inc. Concurrent memory access system
US5440752A (en) 1991-07-08 1995-08-08 Seiko Epson Corporation Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU
JPH07200386A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 共有メモリのアクセス制御装置および画像形成装置
US6272600B1 (en) 1996-11-15 2001-08-07 Hyundai Electronics America Memory request reordering in a data processing system
US6026464A (en) * 1997-06-24 2000-02-15 Cisco Technology, Inc. Memory control system and method utilizing distributed memory controllers for multibank memory
US6137807A (en) * 1997-12-05 2000-10-24 Whittaker Corporation Dual bank queue memory and queue control system
EP2357564A3 (de) * 1998-02-04 2011-11-23 Panasonic Corporation Speichersteuerungseinheit und -verfahren und Medium mit Ausführungsprogramm
JP2000194683A (ja) 1998-12-28 2000-07-14 Nec Kofu Ltd 共有メモリの調停回路およびその調停方法
US6389497B1 (en) * 1999-01-22 2002-05-14 Analog Devices, Inc. DRAM refresh monitoring and cycle accurate distributed bus arbitration in a multi-processing environment
US6317813B1 (en) * 1999-05-18 2001-11-13 Silicon Integrated Systems Corp. Method for arbitrating multiple memory access requests in a unified memory architecture via a non unified memory controller
US6564304B1 (en) * 2000-09-01 2003-05-13 Ati Technologies Inc. Memory processing system and method for accessing memory including reordering memory requests to reduce mode switching

Also Published As

Publication number Publication date
JP2001356961A (ja) 2001-12-26
EP1313019A4 (de) 2004-11-24
EP1313019A1 (de) 2003-05-21
US20030140201A1 (en) 2003-07-24
DE60131984D1 (de) 2008-01-31
EP1313019B1 (de) 2007-12-19
WO2001097040A1 (fr) 2001-12-20
US7013368B2 (en) 2006-03-14

Similar Documents

Publication Publication Date Title
DE60131984T2 (de) Arbitrierungsvorrichtung
DE60205231T2 (de) Vorrichtung und verfahren zur effizienten zuteilung von speicherbandbreite in einem netzwerkprozessor
DE60203057T2 (de) Effizienter Optimierungsalgorithmus für Speichergebrauch in Netzwerkanwendungen
DE112006003358B4 (de) Verteilung von Speicherzugriffsanforderungen
DE69919137T2 (de) Datenspeichersystem
DE2550339C2 (de) Speichersystem mit einem langsam arbeitenden Hauptspeicher großer Kapazität und mit zumindest einem schnell arbeitenden Pufferspeicher geringer Kapazität
DE4100670C2 (de) Halbleiterspeichervorrichtung mit eingebautem Cache-Speicher und Verfahren zum Betreiben einer solchen
DE10152970B4 (de) Halbleiterbauelement mit Systembus und externem Bus sowie Halbleiterchip-Betriebsverfahren und Speichermedium
DE2637054C3 (de) Steuervorrichtung für einen Pufferspeicher
DE10296959T5 (de) System und Verfahren zum Steuern der Buszuteilung während Cache-Speicher-Burstzyklen
DE4307565A1 (de) Flexible Adressierung für DRAMS
DE602004012310T2 (de) Speicherschnittstelle für systeme mit mehreren prozessoren und einem speichersystem
DE602005006338T2 (de) Vorrichtung und Verfahren zur Datenübertragungsverarbeitung
DE3618136C2 (de)
EP0141247B1 (de) Multiprozessor-Rechner, insbesondere Multiprozessor-Zentralsteuereinheit eines Fernsprech-Vermittlungssystems
DE102007038187A1 (de) Speichersystem, insbesondere gepuffertes Speichersystem, und Verfahren zum Betreiben eines Speichersystems
DE2149200A1 (de) Anordnung zum Steuern der Informationsuebertragung zwischen einerseits dem Zentralteil und andererseits entweder einem beliebig zugreifbaren Schnellspeicher oder einem beliebig zugreifbaren direkt adressierbaren Grossspeicher einer elektronischen Datenverarbeitungsanlage
EP0141245B1 (de) Verfahren zum Betrieb eines in Normalbetriebszeit parallel betriebenen Speicherblockpaares
DE3013064A1 (de) Pufferspeicher fuer die datenuebertragung
DE102006007258B4 (de) Speicheradressenerzeugungsschaltkreis und Speichersteuereinheit
DE3621161A1 (de) Zugriffssteuereinrichtung und zugriffssteuerverfahren fuer dynamische speicher
DE60209761T2 (de) Anschluss mehrerer prozessoren auf externen speicher mit burst mode
DE2350202A1 (de) Asynchron arbeitende hauptspeicherfolgesteuereinrichtung fuer ein rechnersystem
DE102005010931A1 (de) Mehrtordirektzugriffsspeicher
DE69729782T2 (de) Busarbiter

Legal Events

Date Code Title Description
8364 No opposition during term of opposition