DE102006007258B4 - Speicheradressenerzeugungsschaltkreis und Speichersteuereinheit - Google Patents

Speicheradressenerzeugungsschaltkreis und Speichersteuereinheit Download PDF

Info

Publication number
DE102006007258B4
DE102006007258B4 DE102006007258.8A DE102006007258A DE102006007258B4 DE 102006007258 B4 DE102006007258 B4 DE 102006007258B4 DE 102006007258 A DE102006007258 A DE 102006007258A DE 102006007258 B4 DE102006007258 B4 DE 102006007258B4
Authority
DE
Germany
Prior art keywords
memory
address
cas
ras
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006007258.8A
Other languages
English (en)
Other versions
DE102006007258A1 (de
Inventor
Min-Soo Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006007258A1 publication Critical patent/DE102006007258A1/de
Application granted granted Critical
Publication of DE102006007258B4 publication Critical patent/DE102006007258B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H13/00—Monuments; Tombs; Burial vaults; Columbaria
    • E04H13/006—Columbaria, mausoleum with frontal access to vaults
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

Speicheradressenerzeugungsschaltkreis zum Zugriff auf einen Speicher mit einer Mehrzahl von Speicherbänken, die in eine Mehrzahl von Seiten mit vorbestimmter Größe aufgeteilt sind, mit: – einem CAS-Adressenauswahlschaltkreis (110), der ein CAS-Adressensignal aus einer Mehrzahl von Spaltenadressensignalen unter Verwendung eines CAS-Adressenauswahlsignals aus einer Mehrzahl von CAS-Adressenauswahlsignalen ausgibt, und – einem RAS-Adressenauswahlschaltkreis (120), der ein RAS-Adressensignal aus einer Mehrzahl von Zeilenadressensignalen unter Verwendung eines RAS-Adressenauswahlsignals aus einer Mehrzahl von RAS-Adressenauswahlsignalen ausgibt, wobei der Speicheradressenerzeugungsschaltkreis die CAS-Adressenauswahlsignale und die RAS-Adressenauswahlsignale zum Ausführen eines Speicherabbildungsverfahrens des Speichers ansteuert.

Description

  • Die vorliegende Erfindung bezieht sich auf einen Speicheradressenerzeugungsschaltkreis und auf eine Speichersteuereinheit.
  • Halbeiterspeicherbauelemente ermöglichen das Speichern von Daten mit einer vorbestimmten Information zu einem günstigen Preis. Insbesondere nimmt der Verwendungsbereich von dynamischem Speicher mit wahlfreien Zugriff (DRAM) und die Speicherkapazität kontinuierlich zu. Speicher werden in verschiedenen Umgebungen verwendet und folglich sind die Bedingungen für die Erzeugung von Adressen zum Zugriff auf die Speicher ebenfalls für jede Verwendungsumgebung unterschiedlich. Wenn ein Speicher in einer Mobilkommunikationsumgebung verwendet wird, beispielsweise in einem mobilen Telefon oder einem persönlichen digitalen Assistenten (PDA), ist ein Verfahren zum Erzeugen von Adressen für den Zugriff auf den Speicher, welches weniger Leistung benötigt, effektiver und nützlicher als ein Verfahren zum Erzeugen von Adressen, welches die Zugriffszeit auf den Speicher reduziert. Dies ist darin begründet, dass eine ausreichende Spannungsversorgung nicht kontinuierlich für das mobile Telefon bzw. den PDA aufgrund der begrenzten Kapazität von mobilen Batterien zur Verfügung gestellt werden kann.
  • Umgekehrt ist ein Verfahren zum Erzeugen von Adressen, welches auf den Speicher schneller zugreift, für den Fall einer Set-Top-Box nützlicher, selbst wenn die benötigte Leistung höher ist. Beide Verfahren können in Abhängigkeit von einer Nutzungsumgebung des Speichers benötigt werden.
  • Ein herkömmliches Verfahren zum Erzeugen von Speicheradressen, die zum Zugriff auf den Speicher verwendet werden, ist nur in einer begrenzten Anzahl von Umgebungen anwendbar.
  • Die US 6 108 745 A zeigt ein Adressenbitroutingschema, welches unterschiedliche Bankgrößen eines DRAM und eine Vielzahl von Verschränkungsschemata unterstützt.
  • Die US 4 937 791 A zeigt eine DRAM-Schnittstelle.
  • Es ist die technische Aufgabe der Erfindung einen Speicheradressenerzeugungsschaltkreis und eine Speichersteuereinheit zur Verfügung zu stellen, die in einer größeren Anzahl von Umgebungen anwendbar sind.
  • Die Erfindung löst diese Aufgabe durch einen Speicheradressenerzeugungsschaltkreis mit den Merkmalen des Anspruchs 1 und eine Speichersteuereinheit mit den Merkmalen des Anspruchs 11.
  • Bevorzugte Ausführungsformen der Erfindung sind Gegenstand der Unteransprüche, deren Wortlaut hiermit durch Bezugnahme zum Inhalt der Beschreibung gemacht wird, um unnötige Textwiederholungen zu vermeiden.
  • Die vorliegende Erfindung stellt einen Speicheradressenerzeugungsschaltkreis zur Verfügung, durch den ein Benutzer ein Verfahren zum Erzeugen einer Adresse eines Speichers frei in Abhängigkeit von einer Umgebung einstellen kann, in welcher der Speicher angewendet wird.
  • Die vorliegende Erfindung stellt auch eine Speichersteuereinheit zur Verfügung, durch die ein Benutzer ein Verfahren zum Erzeugen einer Adresse eines Speichers gemäß einer Umgebung frei auswählen kann, in der der Speicher angewendet wird.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Speicheradressenerzeugungsschaltkreis zum Zugreifen auf einen Speicher zur Verfügung gestellt, der eine Mehrzahl von Speicherbänken umfasst, wobei eine jeweilige Speicherbank in eine Mehrzahl von Seiten mit vorbestimmter Größe aufgeteilt ist. Der Speicheradressenerzeugungsschaltkreis umfasst einen Spaltenadressenabtast(CAS)-Adressenauswahlschaltkreis und einen Zeilenadressenabtast(RAS)-Adressenauswahlschaltkreis.
  • Der CAS-Adressenauswahlschaltkreis gibt ein CAS-Adressensignal unter Verwendung von N (wobei N eine Konstante ist) Spaltenadressensignalen und M (wobei M eine Konstante ist) CAS-Adressenauswahlsignalen aus. Der RAS-Adressenauswahlschaltkreis gibt ein RAS-Adressensignal unter Verwendung von K (wobei K eine Konstante ist) Zeilenadressensignalen und L (wobei L eine Konstante ist) RAS-Adressenauswahlsignalen aus.
  • Der Speicheradressenerzeugungsschaltkreis steuert das CAS-Adressenauswahlsignal und das RAS-Adressenauswahlsignal zur Ausführung eines Speicherabbildungsverfahrens bzw. eines Speicherzuordnungsverfahrens an, welches für ein System, in dem der Speicher verwendet wird, am geeignetsten ist.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird eine Speichersteuereinheit zum Zugreifen auf einen Speicher zur Verfügung gestellt, der eine Mehrzahl von Speicherbänken umfasst, wobei eine jeweilige Speicherbank in eine Mehrzahl von Seiten mit vorbestimmter Größe aufgeteilt ist. Die Speichersteuereinheit umfasst eine Adressenauswahlsteuereinheit, eine Adressenerzeugungseinheit, einen CAS-Adressenauswahlschaltkreis und einen RAS-Adressenauswahlschaltkreis.
  • Die Adressenauswahlsteuereinheit erzeugt M (wobei M eine Konstante ist) CAS-Adressenauswahlsignale und L (wobei L eine Konstante ist) RAS-Adressenauswahlsignale. Die Adressenerzeugungseinheit erzeugt N (wobei N eine Konstante ist) Spaltenadressensignale und K (wobei K eine Konstante ist) Zeilenadressensignale. Der CAS-Adressenauswahlschaltkreis gibt ein CAS-Adressensignal unter Verwendung der N Spaltenadressensignale und der M CAS-Adressenauswahlsignale aus. Der RAS-Adressenauswahlschaltkreis gibt ein RAS-Adressensignal unter Verwendung der K Zeilenadressensignale und der L RAS-Adressenauswahlsignale aus.
  • Die Speichersteuereinheit steuert die CAS-Adressenauswahlsignale und die RAS-Adressenauswahlsignale derart, dass das Speicherabbildungsverfahren bzw. das Speicherzuordnungsverfahren ausgeführt wird, welches für das System am geeignetsten ist, in dem der Speicher verwendet wird.
  • Bevorzugte Ausführungsformen der Erfindung werden nachfolgend detailliert beschrieben und sind in den Zeichnungen dargestellt. Hierbei zeigen:
  • 1 ein Blockdiagramm eines Speicheradressenerzeugungsschaltkreises gemäß einer Ausführungsform der vorliegenden Erfindung,
  • 2A und 2B beispielhafte detaillierte Sichten auf den Speicheradressenerzeugungsschaltkreis von 1,
  • 3A bis 3D ein Adressenabbildungsverfahren, das eine Speicheradressenerzeugungsschaltkreis oder eine Speichersteuereinheit gemäß einer Ausführungsform der vorliegenden Erfindung verwendet,
  • 4A bis 4D ein Adressenabbildungsverfahren, das einen Speicheradressenerzeugungsschaltkreis oder eine Speichersteuereinheit gemäß einer weiteren Ausführungsform der vorliegenden Erfindung verwendet, und
  • 5A bis 5D ein Adressenabbildungsverfahren, das einen Speicheradressenerzeugungsschaltkreis oder eine Speichersteuereinheit gemäß einer weiteren Ausführungsform der vorliegenden Erfindung verwendet.
  • 1 zeigt ein Blockdiagramm eines Speicheradressenerzeugungsschaltkreises 100 gemäß einer Ausführungsform der vorliegenden Erfindung. Bezugnehmend auf 1 umfasst der Speicheradressenerzeugungsschaltkreis 100 eine Anzahl von Speicherbänken. Jede der Speicherbänke gibt ein Speicheradressensignal aus, um auf einen Speicher zuzugreifen, der in eine Anzahl von Seiten aufgeteilt ist. Hierzu umfasst der Speicheradressenerzeugungsschaltkreis 100 einen CAS-Adressenauswahlschaltkreis 110, einen RAS-Adressenauswahlschaltkreis 120 und einen Multiplexer 130.
  • Der CAS-Adressenauswahlschaltkreis 110 gibt ein CAS-Adressensignal unter Verwendung eines Spaltenadressensignals ADDRESS[N:0] mit N Bits (N ist eine ganze Zahl) und eines CAS-Adressenauswahlsignals aus. Der RAS-Adressenauswahlschaltkreis 120 gibt ein RAS-Adressensignal unter Verwendung eines Zeilenadressensignals ADDRESS[K:0] mit K Bits (K ist eine ganze Zahl) und eines RAS-Adressenauswahlsignals aus. Der Multiplexer 130 wählt das CAS-Adressensignal oder das RAS-Adressensignal aus und gibt das ausgewählte Signal aus.
  • Ein Benutzer des Systems kann das CAS-Adressenauswahlsignal und das RAS-Adressenauswahlsignal steuern, um eine Speicherzuordnung bzw. eine Speicherabbildung zu erzeugen, die für ein System am geeignetsten ist, in dem der Speicher verwendet wird.
  • 2A und 2B sind beispielhafte detaillierte Sichten auf den Speicheradressenerzeugungsschaltkreis 100 von 1. Bezugnehmend auf 2A und 2B umfasst der CAS-Adressenauswahlschaltkreis 110 eine Anzahl von Multiplexern 111, 112, ..., und der RAS-Adressenauswahlschaltkreis 120 umfasst eine Anzahl von Multiplexern 121, 122, ....
  • Die Anzahl von Multiplexer 111, 112, ..., die in dem CAS-Adressenauswahlschaltkreis 110 enthalten sind, arbeiten in Abhängigkeit von zugehörigen CAS-Adressenauswahlsignalen COLUMN[0] SELECT und COLUMN[1]SELECT, wählen ein Adressensignal aus den Spaltenadressensignalen ADDRESS[0] bis ADDRESS[N] mit N Bits aus, die in die Anzahl von Multiplexern 111, 112, ... eingegeben werden, und geben anschließend das ausgewählte Adressensignal aus.
  • Die Anzahl von Multiplexern 121, 122, ..., die in dem RAS-Adressenauswahlschaltkreis 120 enthalten sind, arbeiten in Abhängigkeit von zugehörigen RAS-Adressenauswahlsignalen ROW[0] SELECT oder ROW[1] SELECT, wählen ein Adressensignal aus den Zeilenadressensignalen ADDRESS[0] bis ADDRESS[K] mit K Bits aus, die in die Anzahl von Multiplexern 121, 122, ... eingegeben werden, und geben anschließend das ausgewählte Adressensignal aus.
  • Ausführungsformen von Speicheradressenabbildungsverfahren, die einen Speicheradressenerzeugungsschaltkreis oder eine Speichersteuereinheit verwendet, werden nachfolgend beschrieben. Die nachfolgend beschriebenen Speicheradressenabbildungsverfahren beziehen sich auf drei Fälle: einen ersten Fall, der eine Leistungsaufnahme minimieren kann, einen zweiten Fall, der eine Speicherzugriffszeit minimieren kann, und einen dritten Fall, der eine bestimmte Betriebsleistungscharakteristik verbessern kann, wobei jedoch keine Vorteile bezüglich der Leistungsaufnahme und der Speicherzugriffszeit vorhanden sind. Eine Speicheradresse zur geeigneten Verwendung in anderen als den oben beschriebenen Situationen, kann unter Verwendung von anderen Techniken erzeugt werden. Derartige Techniken sind dem Fachmann jedoch geläufig, daher wird auf ihre Beschreibung verzichtet.
  • Zuerst wird ein Speicheradressenabbildungsverfahren zur Minimierung einer Leistungsaufnahme beschrieben.
  • 3A bis 3D beschreiben ein Adressenabbildungsverfahren, das einen Speicheradressenerzeugungsschaltkreis oder eine Speichersteuereinheit gemäß einer Ausführungsform der vorliegenden Erfindung verwendet. Bezugnehmend auf 3A bis 3D wird ein Abbildungsverfahren zum Minimieren einer Leistungsaufnahme eines Speichers gezeigt. Bei dem Verfahren werden erste bis vierte Speicherbänke BANK 0 bis BANK 3 sequentiell abgebildet bzw. zugeordnet.
  • 3A ist eine Sicht auf ein erstes Speicherabbild bzw. eine erste Speicherbelegung M1 und auf einen zugehörigen Speicherbereich, 3B ist eine Sicht auf ein zweites Speicherabbild M2 und auf einen zugehörigen Speicherbereich, 3C ist eine Sicht auf ein drittes Speicherabbild M3 und auf einen zugehörigen Speicherbereich und 3D ist eine Sicht auf ein viertes Speicherabbild M4 und einen zugehörigen Speicherbereich.
  • Bezugnehmend auf 3A bis 3D ist ein Speicherabbild auf der linken Seite und eine Speicherbank (schraffierter Bereich), die zu dem Speicherabbild gehört, auf der rechten Seite dargestellt. Die Nummern, die in das erste bis vierte Speicherabbild M1 bis M4 eingetragen sind, bezeichnen Seiten des Speichers. Zur Beschreibung wird angenommen, dass der Speicher vier Speicherbänke BANK 0 bis BANK 3 umfasst und jede der Speicherbänke BANK 0 bis BANK 3 vier Speicherseiten 0 bis 15 aufweist.
  • Bezugnehmend auf 3A bildet das erste Speicherabbild M1 sequentiell Seiten 0 bis 3 der ersten Speicherbank BANK 0 ab. Bezugnehmend auf 3B bildet das zweite Speicherabbild M2 sequentiell Seiten 4 bis 7 der zweiten Speicherbank BANK 1 ab. Bezugnehmend auf 3C bildet das dritte Speicherabbild M3 sequentiell Seiten 8 bis 11 der dritten Speicherbank BANK 2 ab. Bezugnehmend auf 3D bildet das vierte Speicherabbild M4 sequentiell Seiten 12 bis 15 der vierten Speicherbank BANK 3 ab.
  • Wenn der Speicher wie in 3A bis 3D gezeigt abgebildet ist, werden nur die verwendeten Speicherbänke aufgefrischt und eine Versorgung kann selektiv bereitgestellt werden. Folglich kann die Leistungsaufnahme des Speichers minimiert werden.
  • Nachfolgend wird ein Adressabbildungsverfahren zum Minimieren der Speicherzugriffszeit beschrieben.
  • 4A bis 4D zeigen ein Adressabbildungsverfahren, das einen Speicheradressenerzeugungsschaltkreis oder eine Speichersteuereinheit gemäß einer weiteren Ausführungsform der vorliegenden Erfindung verwendet. Bezugnehmend auf 4A bis 4D wird ein Verfahren zum Minimieren der Zugriffszeit auf einen Speicher gezeigt. Bei dem Abbildungsverfahren werden einzelne Seiten der ersten bis vierten Speicherbank BANK 0 bis BANK 3 gleichzeitig in einem Speicherabbild abgebildet.
  • 4A ist eine Sicht auf ein erstes Speicherabbild M1 und einen zugehörigen Speicherbereich, 4B ist eine Sicht auf ein zweites Speicherabbild M2 und einen zugehörigen Speicherbereich, 4C ist eine Sicht auf ein drittes Speicherabbild M3 und einen zugehörigen Speicherbereich und 4C ist eine Sicht auf ein viertes Speicherabbild M4 und einen zugehörigen Speicherbereich.
  • Bezugnehmend auf 4A wählt das erste Speicherabbild M1 eine einzelne Seite 0, 4, 8 bzw. 12 aus der zugehörigen Speicherbank BANK 0 bis BANK 3 aus und bildet dann die ausgewählten Seiten 0, 4, 8 und 12 ab. D. h., dass die aus der ersten Speicherbank BANK 0 ausgewählte Seite 0, die aus der zweiten Speicherbank BANK 1 ausgewählte Seite 4, die aus der dritten Speicherbank BANK 2 ausgewählte Seite 8 und die aus der vierten Speicherbank BANK 3 ausgewählte Seite 12 sequentiell abgebildet werden. Bezugnehmend auf 4B wählt das zweite Speicherabbild M2 eine einzelne Seite 1, 5, 9 bzw. 13 neben den ausgewählten Seiten 0, 4, 8 und 12 aus der zugehörigen ersten bis vierten Speicherbank BANK 0 bis BANK 3 aus und bildet anschließend die ausgewählten Seiten 1, 5, 9 und 13 ab. 4C und 4D bilden sequentiell die verbleibenden Seiten 2, 6, 10 und 14 bzw. 3, 7, 11 und 15 ab, wie bereits bezüglich 4A und 4B beschrieben.
  • Bezugnehmend auf 4A bis 4D können alle Speicherbänke BANK 0 bis BANK 3 durch das erste Abbildungsverfahren ausgewählt werden, wodurch die Zugriffszeit auf die erste bis vierte Speicherbank BANK 0 bis BANK 3 minimiert werden kann. Dieses Verfahren führt zu einer höheren Leistungsaufnahme als das in 3A bis 3D gezeigte Verfahren. Dies sollte jedoch durch den Benutzer beim Auswählen eines geeigneten Verfahrens zur Erzeugung einer Speicheradresse basierend auf der Umgebung, in der auf den Speicher zugegriffen wird, berücksichtigt werden.
  • Abschließend wird ein Speicheradressenabbildungsverfahren beschrieben, das für eine effektive Verwendung eines Speichers geeignet ist.
  • 5A bis 5D zeigen ein Adressenabbildungsverfahren, das einen Speicheradressenerzeugungsschaltkreis oder eine Speichersteuereinheit gemäß einer weiteren Ausführungsform der vorliegenden Erfindung verwendet. Bezugnehmend auf 5A bis 5D ist ein Abbildungsverfahren gezeigt, welches sowohl die Leistungsaufnahme als auch die Zugriffszeit berücksichtigt. Bei dem Abbildungsverfahren können einige der ersten bis vierten Speicherbänke BANK 0 bis BANK 3 verwendet werden, wobei dieses Abbildungsverfahren Anwendung findet, wenn auch eine Reduktion der Speicherzugriffszeit gewünscht ist.
  • 5A zeigt eine Sicht auf ein erstes Speicherabbild M1 und auf einen zugehörigen Speicherbereich, 5B eine Sicht auf ein zweites Speicherabbild M2 und einen zugehörigen Speicherbereich, 5C eine Sicht auf ein drittes Speicherabbild M3 und einen zugehörigen Speicherbereich und 5D ein Sicht auf ein viertes Speicherabbild M4 und einen zugehörigen Speicherbereich.
  • Bezugnehmend auf 5A bildet das erste Speicherabbild M1 zwei Seiten 0 und 1 der ersten Speicherbank BANK 0 und zwei Seiten 4 und 5 der zweiten Speicherbank BANK 1 ab. D. h., dass zwei Seiten 0 und 1 der ersten Speicherbank BANK 0 und zwei Seiten 4 und 5 der zweiten Speicherbank BANK 1 sequentiell abgebildet werden. Bezugnehmend auf 5B bildet das zweite Speicherabbild M2 die verbleibenden beiden Seiten 2 und 3 bzw. 6 und 7 der ersten Speicherbank BANK 0 bzw. der zweiten Speicherbank BANK 1 ab. Bezugnehmend auf 5C bildet das dritte Speicherabbild M3 sequentiell zwei Seiten 8 und 9 bzw. 12 und 13 der dritten Speicherbank BANK 2 bzw. der vierten Speicherbank BANK 4 ab. Bezugnehmend auf 5D bildet das vierte Speicherabbild M4 sequentiell die verbleibenden Seiten 10 und 11 bzw. 14 und 15 der dritten Speicherbank BANK 2 bzw. der vierten Speicherbank BANK 3 ab.
  • Bezugnehmend auf 5A bis 5D nimmt die Leistungsaufnahme verglichen mit der in 3A bis 3D gezeigten Ausführungsform zu, da zwei Speicherbänke verwendet werden, wohingegen bei der in 3A bis 3D gezeigten Ausführungsform nur eine Speicherbank verwendet wird. Die Zugriffsgeschwindigkeit nimmt jedoch zu. Verglichen mit der in 4A bis 4D gezeigten Ausführungsform nimmt die Leistungsaufnahme ab, die Zugriffszeit nimmt jedoch zu.
  • Folglich sollte der Benutzer das geeignetste Speicherabbildungsverfahren für ein auf den Speicher zugreifendes System auswählen, indem er die Vorteile und die Nachteile der in den 3A bis 3D, 4A bis 4D und 5A bis 5D gezeigten Verfahren miteinander vergleicht. Die vorliegende Erfindung stellt den Speicheradressenerzeugungsschaltkreis wie in 1 gezeigt zur Verfügung, wobei die Speichersteuereinheit den Speicheradressenerzeugungsschaltkreis umfasst, so dass der Nutzer eines der Speicherabbildungsverfahren auswählen kann.
  • Durch den Speicheradressenerzeugungsschaltkreis und die Speichersteuereinheit, welche den Speicheradressenerzeugungsschaltkreis wie oben beschrieben umfasst, kann eine Speicheradresse frei auf Basis der Eigenschaften eines Systems erzeugt werden, welches ein Benutzer verwenden möchte, wodurch die Anforderungen des Nutzers unabhängig vom Typ des verwendeten Speichers befriedigt werden können.

Claims (17)

  1. Speicheradressenerzeugungsschaltkreis zum Zugriff auf einen Speicher mit einer Mehrzahl von Speicherbänken, die in eine Mehrzahl von Seiten mit vorbestimmter Größe aufgeteilt sind, mit: – einem CAS-Adressenauswahlschaltkreis (110), der ein CAS-Adressensignal aus einer Mehrzahl von Spaltenadressensignalen unter Verwendung eines CAS-Adressenauswahlsignals aus einer Mehrzahl von CAS-Adressenauswahlsignalen ausgibt, und – einem RAS-Adressenauswahlschaltkreis (120), der ein RAS-Adressensignal aus einer Mehrzahl von Zeilenadressensignalen unter Verwendung eines RAS-Adressenauswahlsignals aus einer Mehrzahl von RAS-Adressenauswahlsignalen ausgibt, wobei der Speicheradressenerzeugungsschaltkreis die CAS-Adressenauswahlsignale und die RAS-Adressenauswahlsignale zum Ausführen eines Speicherabbildungsverfahrens des Speichers ansteuert.
  2. Speicheradressenerzeugungsschaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass der CAS-Adressenauswahlschaltkreis eine Mehrzahl von Multiplexern umfasst, die jeweils ein CAS-Adressensignal ausgeben, das durch ein zugehöriges CAS-Adressenauswahlsignal aus der Mehrzahl von Spaltenadressensignalen ausgewählt wird.
  3. Speicheradressenerzeugungsschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der RAS-Adressenauswahlschaltkreis eine Mehrzahl von Multiplexern umfasst, die jeweils ein RAS-Adressensignal ausgeben, das durch ein zugehöriges RAS-Adressenauswahlsignal aus der Mehrzahl von Zeilenadressensignalen ausgewählt wird.
  4. Speicheradressenerzeugungsschaltkreis nach einem der Ansprüche 1 bis 3, gekennzeichnet durch einen Multiplexer, der ein Ausgangssignal des CAS-Adressenauswahlschaltkreises und ein Ausgangssignal des RAS-Adressenauswahlschaltkreises auswählt.
  5. Speicheradressenerzeugungsschaltkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das CAS-Adressensignal und das RAS-Adressensignal zum sequentiellen Auswählen der Mehrzahl von Speicherbänken des Speichers erzeugt werden.
  6. Speicheradressenerzeugungsschaltkreis nach Anspruch 5, dadurch gekennzeichnet, dass das erzeugte CAS-Adressensignal und das erzeugte RAS-Adressensignal die Mehrzahl von Seiten der ausgewählten Speicherbänke in einer vorbestimmten Reihenfolge abbilden.
  7. Speicheradressenerzeugungsschaltkreis nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das CAS-Adressensignal und das RAS-Adressensignal zum gleichzeitigen Auswählen der Mehrzahl von Speicherbänken des Speichers erzeugt werden.
  8. Speicheradressenerzeugungsschaltkreis nach Anspruch 7, dadurch gekennzeichnet, dass das CAS-Adressensignal und das RAS-Adressensignal gleichzeitig und sequentiell einige der Seiten der Mehrzahl von Seiten einer jeweiligen ausgewählten Speicherbank abbilden.
  9. Speicheradressenerzeugungsschaltkreis nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das CAS-Adressensignal und RAS-Adressensignal zum gleichzeitigen Auswählen einiger der Mehrzahl von Speicherbänken des Speichers erzeugt werden.
  10. Speicheradressenerzeugungsschaltkreis nach Anspruch 9, dadurch gekennzeichnet, dass das CAS-Adressensignal und das RAS-Adressensignal gleichzeitig und sequentiell einige der Seiten der Mehrzahl von Seiten einer jeweiligen ausgewählten Speicherbank abbilden.
  11. Speichersteuereinheit zum Zugreifen auf einen Speicher mit einer Mehrzahl von Speicherbänken, die jeweils in eine Mehrzahl von Seiten mit vorbestimmter Größe aufgeteilt sind, mit: – einer Adressenauswahlsteuereinheit, die eine Mehrzahl von CAS-Adressenauswahlsignalen und eine Mehrzahl von RAS-Adressenauswahlsignalen erzeugt, – einer Adressenerzeugungseinheit, die eine Mehrzahl von Spaltenadressensignalen und eine Mehrzahl von Zeilenadressensignalen erzeugt, – einem CAS-Adressenauswahlschaltkreis, der ein CAS-Adressensignal aus der Mehrzahl von Spaltenadressensignalen unter Verwendung eines CAS-Adressenauswahlsignals aus der Mehrzahl von CAS-Adressenauswahlsignalen ausgibt, und – einem RAS-Adressenauswahlschaltkreis, der ein RAS-Adressensignal aus der Mehrzahl von Zeilenadressensignalen unter Verwendung eines RAS-Adressenauswahlsignals aus der Mehrzahl von RAS-Adressenauswahlsignalen ausgibt, wobei die CAS-Adressenauswahlsignale und die RAS-Adressenauswahlsignale für ein Speicherabbildungsverfahren des Speichers angesteuert sind.
  12. Speichersteuereinheit nach Anspruch 11, dadurch gekennzeichnet, dass die CAS-Adressensignale und die RAS-Adressensignale zum sequentiellen Auswählen der Mehrzahl von Speicherbänken des Speichers erzeugt werden.
  13. Speichersteuereinheit nach Anspruch 12, dadurch gekennzeichnet, dass das CAS-Adressensignal und das RAS-Adressensignal sequentiell die Mehrzahl von Seiten der ausgewählten Speicherbänke in einer vorbestimmten Reihenfolge abbilden.
  14. Speichersteuereinheit nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die CAS-Adressensignale und die RAS-Adressensignale zum gleichzeitigen Auswählen jeder Speicherbank der Mehrzahl von Speicherbänken des Speichers erzeugt werden.
  15. Speichersteuereinheit nach Anspruch 14, dadurch gekennzeichnet, dass das CAS-Adressensignal und das RAS-Adressensignal gleichzeitig und sequentiell einige der Seiten der Mehrzahl von Seiten der ausgewählten Speicherbänke abbilden.
  16. Speichersteuereinheit nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass das CAS-Adressensignal und das RAS-Adressensignal zum gleichzeitigen Auswählen einiger der Bänke der Mehrzahl von Speicherbänken des Speichers erzeugt werden.
  17. Speichersteuereinheit nach Anspruch 16, dadurch gekennzeichnet, dass das CAS-Adressensignal und das RAS-Adressensignal gleichzeitig und sequentiell einige der Seiten der Mehrzahl von Seiten der ausgewählten Speicherbänke abbilden.
DE102006007258.8A 2005-02-12 2006-02-10 Speicheradressenerzeugungsschaltkreis und Speichersteuereinheit Active DE102006007258B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0011736 2005-02-12
KR1020050011736A KR100712505B1 (ko) 2005-02-12 2005-02-12 메모리 어드레스 생성회로 및 이를 구비하는 메모리 콘트롤러

Publications (2)

Publication Number Publication Date
DE102006007258A1 DE102006007258A1 (de) 2006-09-14
DE102006007258B4 true DE102006007258B4 (de) 2016-03-31

Family

ID=36815439

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006007258.8A Active DE102006007258B4 (de) 2005-02-12 2006-02-10 Speicheradressenerzeugungsschaltkreis und Speichersteuereinheit

Country Status (5)

Country Link
US (1) US7327617B2 (de)
JP (1) JP5059330B2 (de)
KR (1) KR100712505B1 (de)
CN (1) CN1828767B (de)
DE (1) DE102006007258B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5363060B2 (ja) * 2008-07-03 2013-12-11 株式会社バッファロー メモリモジュール、および、メモリ用補助モジュール
KR101599795B1 (ko) 2009-01-13 2016-03-22 삼성전자주식회사 페이지 사이즈를 조절할 수 있는 반도체 장치
JP5481428B2 (ja) 2011-05-26 2014-04-23 株式会社東芝 半導体記憶装置およびメモリシステム
WO2016042644A1 (ja) * 2014-09-18 2016-03-24 株式会社フィックスターズ メモリへのデータの書き込みを制御する制御装置、プログラム、および記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937791A (en) * 1988-06-02 1990-06-26 The California Institute Of Technology High performance dynamic ram interface
US6108745A (en) * 1997-10-31 2000-08-22 Hewlett-Packard Company Fast and compact address bit routing scheme that supports various DRAM bank sizes and multiple interleaving schemes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392252A (en) * 1990-11-13 1995-02-21 Vlsi Technology, Inc. Programmable memory addressing
JPH04258876A (ja) * 1991-02-12 1992-09-14 Mitsubishi Electric Corp 半導体メモリ装置およびメモリアクセスシステム
JPH05144254A (ja) 1991-09-03 1993-06-11 Nec Corp ダイナミツクランダムアクセスメモリ制御装置
JPH05282193A (ja) 1992-04-02 1993-10-29 Hitachi Ltd Ｄｒａｍアドレス制御装置およびデータ転送システム
KR100243032B1 (ko) * 1992-10-19 2000-02-01 구자홍 행정 전산망 주 전산기에서의 뱅크 레벨고속 액세스 처리장치
KR0171823B1 (ko) 1994-12-28 1999-03-30 김광호 쿼드러쳐 미러 필터의 읽기 전용 메모리의 어드레스 발생회로
JPH0981453A (ja) * 1995-09-19 1997-03-28 Hitachi Ltd メモリ制御方法及びその実施装置
KR100518534B1 (ko) * 2002-07-08 2005-10-04 삼성전자주식회사 동작속도를 향상시키기 위한 개선된 구조를 가지는 반도체메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937791A (en) * 1988-06-02 1990-06-26 The California Institute Of Technology High performance dynamic ram interface
US6108745A (en) * 1997-10-31 2000-08-22 Hewlett-Packard Company Fast and compact address bit routing scheme that supports various DRAM bank sizes and multiple interleaving schemes

Also Published As

Publication number Publication date
CN1828767A (zh) 2006-09-06
JP5059330B2 (ja) 2012-10-24
DE102006007258A1 (de) 2006-09-14
KR20060091023A (ko) 2006-08-17
JP2006221651A (ja) 2006-08-24
US20060181940A1 (en) 2006-08-17
US7327617B2 (en) 2008-02-05
CN1828767B (zh) 2011-05-04
KR100712505B1 (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
DE3804938C2 (de) Bildverarbeitungseinrichtung
DE102013106154B4 (de) Speichersystem und Ein-Chip-System mit linearer Adress-Remapping-Logik
DE4100670C2 (de) Halbleiterspeichervorrichtung mit eingebautem Cache-Speicher und Verfahren zum Betreiben einer solchen
DE2637054C3 (de) Steuervorrichtung für einen Pufferspeicher
DE4307565C2 (de) Flexible Adressierung für DRAMS
DE102007050864B4 (de) Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE3132225C2 (de) Einrichtung für die Adressierung gespeicherter Ergebniswerte bei einer schnellen Hadamard-Transformation
DE60205231T2 (de) Vorrichtung und verfahren zur effizienten zuteilung von speicherbandbreite in einem netzwerkprozessor
DE10345383A1 (de) Bankadreßabbildung gemäß einer Bankhaltezeit bei dynamischen Direktzugriffsspeichern
DE102006043311A1 (de) Speichersystem
DE3618136C2 (de)
DE2758829C2 (de) Datenverarbeitungsanlage mit mehreren Prozessoren
DE2310631B2 (de) Speicherhierarchie fur ein Datenverarbeitungssystem
DE4022885A1 (de) Verfahren zum neuadressieren eines speichers und speichersystem mit einer rangordnung
DE60131984T2 (de) Arbitrierungsvorrichtung
DE102006007258B4 (de) Speicheradressenerzeugungsschaltkreis und Speichersteuereinheit
DE112006003503T5 (de) Mehrfachanschluss-Speicher mit Banksätzen zugeordneten Anschlüssen
DE4218686A1 (de) Statischer direktzugriffsspeicher
DE69833950T2 (de) Integriertes dram mit hochgeschwindigkeitssegmentierung
DE102007038187A1 (de) Speichersystem, insbesondere gepuffertes Speichersystem, und Verfahren zum Betreiben eines Speichersystems
DE10345481A1 (de) Bitleitungssegmentierung bei Direktzugriffsspeichern
DE102007036273A1 (de) Integrierte Speichervorrichtung und Verfahren zum Betreiben einer Speichervorrichtung
DE19650303A1 (de) Integrierte Speicherschaltung
DE10200685B4 (de) Verfahren zum Speichern von Daten und zum Zugreifen auf die gespeicherten Daten
DE3917558A1 (de) Halbleiterspeichereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final