CN1828767A - 存储器地址生成电路和使用该电路的存储控制器 - Google Patents

存储器地址生成电路和使用该电路的存储控制器 Download PDF

Info

Publication number
CN1828767A
CN1828767A CNA2006100042349A CN200610004234A CN1828767A CN 1828767 A CN1828767 A CN 1828767A CN A2006100042349 A CNA2006100042349 A CN A2006100042349A CN 200610004234 A CN200610004234 A CN 200610004234A CN 1828767 A CN1828767 A CN 1828767A
Authority
CN
China
Prior art keywords
memory
address
address signal
ras
cas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100042349A
Other languages
English (en)
Other versions
CN1828767B (zh
Inventor
林敏洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1828767A publication Critical patent/CN1828767A/zh
Application granted granted Critical
Publication of CN1828767B publication Critical patent/CN1828767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H13/00—Monuments; Tombs; Burial vaults; Columbaria
    • E04H13/006—Columbaria, mausoleum with frontal access to vaults
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

提供一种存储器地址生成电路和包括该存储器地址生成电路的存储控制器，用户通过该电路可以根据应用该存储器的环境自由地选择生成存储器地址的方法。存储器地址生成电路包括CAS地址选择电路和RAS地址选择电路。CAS地址选择电路使用N(N是整数)个列地址信号和M(M是整数)个CAS地址选择信号输出CAS地址信号。RAS地址选择电路使用K(K是整数)个行地址信号和L(L是整数)个RAS地址选择信号输出RAS地址信号。存储器地址生成电路控制CAS地址选择信号和RAS地址选择信号来执行最适合使用该存储器的系统的存储映射。

Description

存储器地址生成电路和使用该电路的存储控制器
相关申请的交叉参考
本申请要求于2005年2月12日在韩国知识产权局提交的韩国专利申请第10-2005-0011736号的优先权，其全部内容援引于此以供参考。
技术领域
本发明涉及一种存储器件，尤其涉及一种生成存储器地址以便有效存取存储器的方法。
背景技术
半导体存储器件允许以便宜的价格存储具有预定信息的数据。特别地，动态随机存取存储器(DRAM)的使用领域在扩展，并且存储容量也在不断增长。
存储器用在各种环境中，因此对于每种使用环境来说生成存取存储器的地址的条件也是不同的。当存储器用在例如移动电话或个人数字助理(PDA)的移动通信环境中时，消耗较少功率的、用于存取存储器的地址的生成方法比减少存储器存取时间的地址生成方法更有效和有用。这是因为由于移动电池容量的限制而无法连续为移动电话和PDA供给足够的功率。
相反，在机顶盒的情况下，更快速地存取存储器的地址生成方法即使功耗高也更有用。依赖于存储器使用的环境，可能这两种方法都需要。
常规的生成用于存取存储器的存储器地址的方法仅仅能应用在有限数量的环境中。
发明内容
本发明提供一种存储器地址生成电路，用户通过该电路可以根据应用存储器的环境自由地选择生成存储器地址的方法。
本发明还提供一种存储控制器，用户通过该存储控制器可以根据应用存储器的环境自由地选择生成存储器地址的方法。
根据本发明的一个方面，提供一种用于存取包括多个存储器存储体(memory bank)的存储器的存储器地址生成电路，每个存储器存储体被分成多个预定大小的页面。存储器地址生成电路包括：列地址选通(CAS)地址选择电路和行地址选通(RAS)地址选择电路。
CAS地址选择电路使用N(其中N是常数)个列地址信号和M(其中M是常数)个CAS地址选择信号输出CAS地址信号。RAS地址选择电路使用K(其中K是常数)个行地址信号和L(其中L是常数)个RAS地址选择信号输出RAS地址信号。
存储器地址生成电路控制CAS地址选择信号和RAS地址选择信号来执行最适合于使用该存储器的系统的存储映射方法(memory mapping method)。
根据本发明的另一方面，提供一种用于存取包括多个存储器存储体的存储器的存储控制器，每个存储器存储体被分成多个预定大小的页面。存储控制器包括：地址选择控制器件、地址生成器件、CAS地址选择电路和RAS地址选择电路。
地址选择控制器件生成M(其中M是常数)个CAS地址选择信号和L(其中L是常数)个RAS地址选择信号。地址生成器件生成N(其中N是常数)个列地址信号和K(其中K是常数)个行地址信号。CAS地址选择电路使用N个列地址信号和M个CAS地址选择信号输出CAS地址信号。RAS地址选择电路使用K个行地址信号和L个RAS地址选择信号输出RAS地址信号。
存储控制器控制CAS地址选择信号和RAS地址选择信号从而可以执行最适合于使用该存储器的系统的存储映射方法。
附图说明
通过参照附图对其示范性实施例的详细描述，本发明的上述和其他特征和优点将变得更加清楚，其中：
图1是根据本发明一个实施例的存储器地址生成电路的方框图；
图2A和2B是图1所示的存储器地址生成电路的示例性详细图；
图3A到3D图解使用根据本发明一个实施例的存储器地址生成电路或存储控制器的地址映射方法；
图4A到4D图解使用根据本发明另一实施例的存储器地址生成电路或存储控制器的地址映射方法；和
图5A到5D图解使用根据本发明另一实施例的存储器地址生成电路或存储控制器的地址映射方法。
具体实施方式
参照用于说明本发明示范性实施例的附图以便更充分地理解本发明、其优点以及本发明的实施所完成的目标。下面，将通过参照附图说明本发明示范性实施例来详细描述本发明。在附图中相同的附图标记表示相同的元件。
图1是根据本发明一个实施例的存储器地址生成电路100的方框图。参照图1，存储器地址生成电路100包括多个存储器存储体。每个存储器存储体输出用于存取被分成多个页面的存储器的存储器地址信号。为此，存储器地址生成电路100包括列地址选通(CAS)地址选择电路110、行地址选通(RAS)地址选择电路120和复用器130。
CAS地址选择电路110使用N位(N是整数)的列地址信号(地址[N:0])和CAS地址选择信号输出CAS地址信号。RAS地址选择电路120使用K位(K是整数)的行地址信号(地址[K:0])和RAS地址选择信号输出RAS地址信号。复用器130选择和输出CAS地址信号和RAS地址信号之一。
系统用户可以控制CAS地址选择信号和RAS地址选择信号来进行最适合于使用存储器的系统的存储映射。
图2A和2B是图1所示的存储器地址生成电路100的示例性详细图。参照图2A和2B，CAS地址选择电路110包括多个复用器111、112、...，并且RAS地址选择电路120包括多个复用器121、122、...。
CAS地址选择电路110中包括的多个复用器111、112、...响应相应的CAS地址选择信号列[0]选择和列[1]，从输入到多个复用器111、112、...的、N位的列地址信号地址[0]到地址[N]当中选择地址信号，然后输出所选的地址信号。
RAS地址选择电路120中包括的多个复用器121、122、...响应相应的RAS地址选择信号行[0]或行[1]选择，从输入到多个复用器121、122、...的、K位的行地址信号地址[0]到地址[K]当中选择地址信号，然后输出所选的地址信号。
下面将描述使用存储器地址生成电路和存储控制器的存储器地址映射方法的实施例。下面描述的存储器地址映射方法涉及三种情况：可以最小化功耗的第一种情况，可以最小化存储器存取时间的第二种情况，以及可以提高一定的工作性能但就功耗和存储器存取时间而言没有优势的第三种情况。使用其他技术可以生成适用于上述情况之外的其他情况的存储器地址，但这些技术对于相关领域技术人员来说并不困难，因此将省略对其的描述。
首先，将描述适合最小化功耗的存储器地址映射方法。
图3A到3D图解使用根据本发明一个实施例的存储器地址生成电路或存储控制器的地址映射方法。参照图3A到3D，图解最小化存储器功耗的映射方法。在该映射方法中，第一到第四存储器存储体存储体0到3被依次映射。
图3A是第一存储映射M1和与其对应的存储区域的图，图3B是第二存储映射M2和与其对应的存储区域的图，图3C是第三存储映射M3和与其对应的存储区域的图，以及图3D是第四存储映射M4和与其对应的存储区域的图。
参照图3A到3D，在左边示出存储映射，而在右边示出对应于该存储映射的存储器存储体(阴影部分)。第一到第四存储映射M1到M4中写有的数字指示存储器的页面。为了方便说明起见，假设存储器包括四个存储器存储体存储体0到3，并且存储器存储体存储体0到3中的每个具有四个存储页面0到15。
参照图3A，第一存储映射M1依次映射第一存储器存储体存储体0的页面0到3。参照图3B，第二存储映射M2依次映射第二存储器存储体存储体1的页面4到7。参照图3C，第三存储映射M3依次映射第三存储器存储体存储体2的页面8到11。参照图3D，第四存储映射M4依次映射第四存储器存储体存储体3的页面12到15。
当如图3A到3D所示映射存储器时，只刷新使用中的存储器存储体，并且可以选择性地供电。因此，可以最小化存储器的功耗。
其次，将描述适合最小化存储器存取时间的存储器地址映射方法。
图4A到4D图解使用根据本发明另一实施例的存储器地址生成电路或存储控制器的地址映射方法。参照图4A到4D，图解最小化存储器的存取时间的映射方法。在该映射方法中，第一到第四存储器存储体存储体0到3中的单个页面被同时映射在存储映射中。
图4A是第一存储映射M1和与其对应的存储区域的图，图4B是第二存储映射M2和与其对应的存储区域的图，图4C是第三存储映射M3和与其对应的存储区域的图，以及图4D是第四存储映射M4和与其对应的存储区域的图。
参照图4A，第一存储映射M1分别从每个存储器存储体存储体0到3中选择单个页面0、4、8和12，然后映射所选的页面0、4、8和12。即，从第一存储器存储体存储体0中选择的页面0、从第二存储器存储体存储体1中选择的页面4、从第三存储器存储体存储体2中选择的页面8和从第四存储器存储体存储体3中选择的页面12被依次映射。参照图4B，第二存储映射M2分别从第一到第四存储器存储体存储体0到3的每个中选择除了所选页面0、4、8和12之外的单个页面1、5、9和13，然后映射所选的页面1、5、9和13。如图4A和4B所描述的那样，图4C和图4D分别依次映射其余的页面2、6、10、和14以及3、7、11、和15。
参照图4A到4D，在第一映射方法中可以选择第一到第四存储器存储体存储体0到3的全部，因此可以最小化第一到第四存储器存储体存储体0到3的存取时间。该方法具有比图3A到3D所示的方法高的功耗，但这应当由用户在根据存取存储器的环境选择适当的生成存储器地址的方法时考虑。
最后，将描述适合有效使用存储器的存储器地址映射方法。
图5A到5D图解使用根据本发明另一实施例的存储器地址生成电路或存储控制器的地址映射方法。参照图5A到5D，图解既考虑功耗又考虑存取时间的映射方法。在该映射方法中，可以使用第一到第四存储器存储体存储体0到3中的一些，并且当还希望减少存储器存取时间时可以使用该映射方法。
图5A是第一存储映射M1和与其对应的存储区域的图，图5B是第二存储映射M2和与其对应的存储区域的图，图5C是第三存储映射M3和与其对应的存储区域的图，以及图5D是第四存储映射M4和与其对应的存储区域的图。
参照图5A，第一存储映射M1分别映射来自第一和第二存储器存储体存储体0和1中的每一个的两个页面0和1以及4和5。即，依次映射来自第一存储器存储体存储体0的两个页面0和1和来自第二存储器存储体存储体1的两个页面4和5。参照图5B，第二存储映射M2依次映射分别来自第一和第二存储器存储体存储体0和1的其余两个页面2和3以及6和7。参照图5C，第三存储映射M3依次映射分别来自第三和第四存储器存储体存储体2和3中的每一个的两个页面8和9以及12和13。参照图5D，第四存储映射M4依次映射分别来自第三和第四存储器存储体存储体2和3中的每一个的其余页面10和11以及14和15。
参照图5A到5D，由于与图3A到3D所示的实施例中仅使用一个存储器存储体相比使用了两个存储器存储体，因此与图3A到3D所示的实施例相比功耗增加，但存取速度增加。此外，与图4A到4D所示的实施例相比，功耗降低但存取速度也降低。
因此，用户应当通过比较图3A到3D、图4A到4D和图5A到5D所示的方法的优点和缺点，选择最适合于存取存储器的系统的存储映射方法。本发明提供图1所示的存储器地址生成电路和包括该存储器地址生成电路的存储控制器，使得用户可以选择一种存储映射方法。
根据如上所述的存储器地址生成电路和包括该存储器地址生成电路的存储控制器，可以根据用户希望使用的系统的特性自由地生成存储器地址，从而不论使用何种类型的存储器都能满足用户的需要。
尽管参照其示范性实施例已具体示出和描述了本发明，但本领域技术人员应当理解的是，可以在不背离所附权利要求所限定的本发明的宗旨和范围的前提下对其进行各种形式和细节上的改变。

Claims (17)

1.一种用于存取包括多个存储器存储体的存储器的存储器地址生成电路，每个存储器存储体被分成多个预定大小的页面，该存储器地址生成电路包括：
列地址选通(CAS)地址选择电路，其使用多个列地址信号和多个CAS地址选择信号输出CAS地址信号；和
行地址选通(RAS)地址选择电路，其使用多个行地址信号和多个RAS地址选择信号输出RAS地址信号，
其中，该存储器地址生成电路控制CAS地址选择信号和RAS地址选择信号来执行最适合于使用该存储器的系统的存储映射方法。
2.如权利要求1所述的存储器地址生成电路，其中，CAS地址选择电路包括多个复用器，每个复用器输出由相应CAS地址选择信号从多个列地址信号中选择的信号。
3.如权利要求1所述的存储器地址生成电路，其中，RAS地址选择电路包括多个复用器，每个复用器输出由相应RAS地址选择信号从多个行地址信号中选择的信号。
4.如权利要求1所述的存储器地址生成电路，还包括复用器，用于复用CAS地址选择电路与RAS地址选择电路的输出信号。
5.如权利要求1所述的存储器地址生成电路，其中，生成CAS地址信号和RAS地址信号来依次选择该存储器中包括的多个存储器存储体。
6.如权利要求5所述的存储器地址生成电路，其中，生成的CAS地址信号和RAS地址信号以预定的次序映射所选的存储器存储体的多个页面。
7.如权利要求1所述的存储器地址生成电路，其中，生成CAS地址信号和RAS地址信号来同时选择该存储器中包括的多个存储器存储体。
8.如权利要求7所述的存储器地址生成电路，其中，CAS地址信号和RAS地址信号同时和依次映射每个所选存储器存储体中的多个页面当中的一些页面。
9.如权利要求1所述的存储器地址生成电路，其中，生成CAS地址信号和RAS地址信号来同时选择存储器中包括的多个存储器存储体中的一些。
10.如权利要求9所述的存储器地址生成电路，其中，CAS地址信号和RAS地址信号同时和依次映射每个所选存储器存储体中的多个页面当中的一些页面。
11.一种用于存取包括多个存储器存储体的存储器的存储控制器，每个存储器存储体被分成多个预定大小的页面，该存储控制器包括：
地址选择控制器件，其生成多个CAS地址选择信号和多个RAS地址选择信号；
地址生成器件，其生成多个列地址信号和多个行地址信号；
CAS地址选择电路，其使用多个列地址信号和多个CAS地址选择信号输出CAS地址信号；和
RAS地址选择电路，其使用多个行地址信号和多个RAS地址选择信号输出RAS地址信号，
其中，控制CAS地址选择信号和RAS地址选择信号来执行最适合于使用该存储器的系统的存储映射方法。
12.如权利要求11所述的存储控制器，其中，生成CAS地址信号和RAS地址信号来依次选择存储器中包括的多个存储器存储体。
13.如权利要求12所述的存储控制器，其中，CAS地址信号和RAS地址信号以预定的次序映射所选的存储器存储体的多个页面。
14.如权利要求11所述的存储控制器，其中，生成CAS地址信号和RAS地址信号来同时选择存储器中包括的多个存储器存储体中的每一个。
15.如权利要求14所述的存储控制器，其中，CAS地址信号和RAS地址信号同时和依次映射所选存储器存储体的多个页面当中的一些页面。
16.如权利要求11所述的存储控制器，其中，生成CAS地址信号和RAS地址信号来同时选择存储器中包括的多个存储器存储体中的一些存储体。
17.如权利要求16所述的存储控制器，其中，CAS地址信号和RAS地址信号同时和依次映射所选存储器存储体的多个页面当中的一些页面。
CN2006100042349A 2005-02-12 2006-02-13 存储器地址生成电路和使用该电路的存储控制器 Active CN1828767B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR11736/05 2005-02-12
KR1020050011736A KR100712505B1 (ko) 2005-02-12 2005-02-12 메모리 어드레스 생성회로 및 이를 구비하는 메모리 콘트롤러

Publications (2)

Publication Number Publication Date
CN1828767A true CN1828767A (zh) 2006-09-06
CN1828767B CN1828767B (zh) 2011-05-04

Family

ID=36815439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100042349A Active CN1828767B (zh) 2005-02-12 2006-02-13 存储器地址生成电路和使用该电路的存储控制器

Country Status (5)

Country Link
US (1) US7327617B2 (zh)
JP (1) JP5059330B2 (zh)
KR (1) KR100712505B1 (zh)
CN (1) CN1828767B (zh)
DE (1) DE102006007258B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5363060B2 (ja) * 2008-07-03 2013-12-11 株式会社バッファロー メモリモジュール、および、メモリ用補助モジュール
KR101599795B1 (ko) * 2009-01-13 2016-03-22 삼성전자주식회사 페이지 사이즈를 조절할 수 있는 반도체 장치
JP5481428B2 (ja) 2011-05-26 2014-04-23 株式会社東芝 半導体記憶装置およびメモリシステム
WO2016042644A1 (ja) * 2014-09-18 2016-03-24 株式会社フィックスターズ メモリへのデータの書き込みを制御する制御装置、プログラム、および記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937791A (en) * 1988-06-02 1990-06-26 The California Institute Of Technology High performance dynamic ram interface
US5392252A (en) * 1990-11-13 1995-02-21 Vlsi Technology, Inc. Programmable memory addressing
JPH04258876A (ja) * 1991-02-12 1992-09-14 Mitsubishi Electric Corp 半導体メモリ装置およびメモリアクセスシステム
JPH05144254A (ja) 1991-09-03 1993-06-11 Nec Corp ダイナミツクランダムアクセスメモリ制御装置
JPH05282193A (ja) 1992-04-02 1993-10-29 Hitachi Ltd Ｄｒａｍアドレス制御装置およびデータ転送システム
KR100243032B1 (ko) * 1992-10-19 2000-02-01 구자홍 행정 전산망 주 전산기에서의 뱅크 레벨고속 액세스 처리장치
KR0171823B1 (ko) 1994-12-28 1999-03-30 김광호 쿼드러쳐 미러 필터의 읽기 전용 메모리의 어드레스 발생회로
JPH0981453A (ja) * 1995-09-19 1997-03-28 Hitachi Ltd メモリ制御方法及びその実施装置
US6108745A (en) * 1997-10-31 2000-08-22 Hewlett-Packard Company Fast and compact address bit routing scheme that supports various DRAM bank sizes and multiple interleaving schemes
KR100518534B1 (ko) * 2002-07-08 2005-10-04 삼성전자주식회사 동작속도를 향상시키기 위한 개선된 구조를 가지는 반도체메모리 장치

Also Published As

Publication number Publication date
CN1828767B (zh) 2011-05-04
KR100712505B1 (ko) 2007-05-02
JP5059330B2 (ja) 2012-10-24
US7327617B2 (en) 2008-02-05
US20060181940A1 (en) 2006-08-17
KR20060091023A (ko) 2006-08-17
JP2006221651A (ja) 2006-08-24
DE102006007258A1 (de) 2006-09-14
DE102006007258B4 (de) 2016-03-31

Similar Documents

Publication Publication Date Title
US10318434B2 (en) Optimized hopscotch multiple hash tables for efficient memory in-line deduplication application
CN1135477C (zh) 实现动态显示存储器的方法和装置
US5924111A (en) Method and system for interleaving data in multiple memory bank partitions
US9390007B2 (en) Method and apparatus for performing adaptive memory bank addressing
US9966152B2 (en) Dedupe DRAM system algorithm architecture
US7552292B2 (en) Method of memory space configuration
US20050132140A1 (en) Non-uniform cache apparatus, systems, and methods
US6430672B1 (en) Method for performing address mapping using two lookup tables
US20040225858A1 (en) Systems and methods for processor memory allocation
US20100262751A1 (en) Memory Control Unit Mapping Physical Address to DRAM Address for a Non-Power-of-Two Number of Memory Ranks Using Lower Order Physical Address Bits
CN1977336A (zh) 改善支持多存储器访问延迟的计算机存储器系统的性能的系统和方法
CN1152780A (zh) 改进的动态随机存取存储器设备的方法与装置
US9495291B2 (en) Configurable spreading function for memory interleaving
WO2006021747A1 (en) A memory controller
US20100228923A1 (en) Memory system having multiple processors
CN1104727C (zh) 一种具有分层位线的存储装置
CN1819056A (zh) 集成dram存储器件
CN1828767A (zh) 存储器地址生成电路和使用该电路的存储控制器
KR102623702B1 (ko) 메모리 버퍼를 포함하는 메모리 시스템
CN1471670A (zh) 存储器件、存储控制方法以及程序
CN1713163A (zh) 用于调度命令的存储器控制设备及方法
CN1092385C (zh) 用于成组存取的半导体存储装置
CN1302405A (zh) 存储器控制单元
CN1832020A (zh) 集成存储装置和存储模块
CN1040159C (zh) 存储控制器与数据处理系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant