DE2350202A1 - Asynchron arbeitende hauptspeicherfolgesteuereinrichtung fuer ein rechnersystem - Google Patents

Description

Dipl.-Ing, Heinz Bardehle

Patentanwalt
8 München 22, Herrnstr. 15

München, den 5. Oktober 1973

Mein Zeichen: P 1714

Anmelder: - Honeywell Information Systems Inc. 200 Smith Street
Waltham/Mass., V. St. A.

Asynchron.arbeitende Hauptspeicher-Folgesteuereinrichtunff für ein Rechnersystem

Die Erfindung bezieht sich generell auf Rechner-Schnittstellensysteme zwischen einer Zentraleinheit oder einer Eingabe/Ausgabe-Einheit und einem Hauptspeicher und/oder einem Pufferspeicher. Die Erfindung betrifft insbesondere eine Hauptspeicher-Ablaufsteuereinrichtung bzw. -Folgesteuereinrichtung zur Auflösung von Konfliktsituationen zwischen der Zentraleinheit und der Eingabe/Ausgabe-Steuereinrichtung.

Bei den meisten Rechnersystemen im allgemeinen und bei mit Mehrprogrammverarbeitung betriebenen Systemen im besonderen müssen die Verarbeitungseinrichtungen bzw. Zentraleinheiten miteinander oder mit den Eingabe/Ausgabe-Einrichtungen gewissermaßen konkurrieren hinsichtlich des Zugriffs zu dem Hauptspeicher oder ggfs. zu dem Pufferspeicher, da ein

409816/1090

235Q202

Speicher im allgemeinen zu einem vorgegebenen Zeitpunkt nur eine Verarbeitungseinrichtung bzw. Zentraleinheit bedienen kann. Zur Auflösung eines Prioritätskonflikts sind bereits verschiedene bekannte Prinzipien benutzt worden. Gemäß einem Verfahren ist versucht worden, den gleichzeitigen Zugriff zu dem Hauptspeicher dadurch zu minimisieren, daß die Wahrscheinlichkeit gleichzeitiger Zugriffsanforderungen verringert wurde. Der Speicher ist physikalisch aus einer Anzahl gesonderter, unabhängiger, relativ kleiner Speichermodule aufgebaut und mit einem zentralisierten Schalter versehen, der jedes Speichermodul mit irgendeiner Zentraleinheit verbinden kann, und zwar in Übereinstimmung mit den Speicherzugriffsanforderungen seitens der Zentraleinheit. Es dürfte ohne weiteres einzusehen sein, daß die Wahrscheinlichkeit, daß eine Zentraleinheit einen unbehinderten Zugriff zu einem bestimmten, erwünschten Modul erhält, umso größer ist, je mehr Module vorhanden sind. Somit wird eine vorgegebene Zentraleinheitsleistung durch eine Beeinträchtigung von anderen Zentraleinheiten her nicht vermindert. Dieses Prinzip bzw. System wird zum Teil im Rahmen der vorliegenden Erfindung benutzt. In diesem Zusammenhang sei noch bemerkt, daß bei der ausschließlichen Anwendung des betreffenden Prinzips erhebliche Nachteile vorhanden sind. So ergibt sich z.B. für eine vorgegebene Speichergesamtgröße in dem Fall, daß die Speichermodule verdoppelt werden, praktisch eine Verdoppelung der physikalischen Hardware in dem Speichersystem, und zwar auch dann, wenn die Anzahl der Speichereinheiten (das sind Kerne, Flipflops) nicht geändert worden ist.

Um die Vorteile des obigen Systems auszunutzen und dessen Nachteile auf einen minimalen WSrt herabzusetzen, benutzt ein bekanntes System eine Speichersammelleitungs-Steuereinrichtung, die als Entscheidungseinrichtung wirkt, um Konflikte in dem Fall aufzulösen, daß mehr als eine Zentraleinheit einen Zugriff zu einem bestimmten Speichermodul erfordert. Die betreffende Steuereinrichtung enthält vier Verteiler-Flipflops für jedes Speichermodul, das mit der Steuereinrichtung verbunden ist,

409818/1090

wobei jedem Satz der jeweiligen Entscheidungs-Flipflops eine Prioritätslogik zugeordnet ist. Die Funktion der Verteiler-Flipflops besteht darin, eine Anzeige darüber zu liefern, ob ein bestimmtes Modul belegt oder verfügbar ist. Ist das Modul verfügbar, so bewertet die den Verteiler-Flipflops des betreffenden Moduls zugeordnete bzw. zugehörige Prioritätslogik zu dem jeweiligen Taktintervall jegliche Zentraleinheits-Anforderungen bezüglich des Moduls und liefert eine Quittung an eine ausgewählte Zentraleinheit und ein für das Speichermodul gemeinsames Startsignal, wodurch die betreffenden beiden Einrichtungen für einen Speicherzugriffszyklus verbunden werden. Wenn zwei oder mehr Verarbeitungseinrichtungen bzw. Zentraleinheiten gleichzeitig ein bestimmtes Speichermodul anfordern^ löst die Speichersammelleitungs-Steuereinrichtung den betreffenden Konflikt auf der Grundlage einer vorbestimmten Priorität (d.h. eine Eingabe/Ausgabe-Steuereinheit besitzt Priorität gegenüber einer Zentraleinheit). Dabei wird eine Einheit für einen Zugriff zu dem Speichermodul ausgewählt, während die andere Einheitvartet oder in einen "Wartezustand" während eines vollständigen Taktzyklus gebracht wird. Bei diesem bekannten System wird die Priorität während eines Taktzyklus festgelegt. Nachdem die Priorität festgelegt ist, ist ein weiterer Taktzyklus für die gewissermaßen als "Gewinner" hervorgehende Einrichtung erforderlich, um ihr Fortgangssignal bzw. Sprungsignal abzugeben. Es dürfte ohne weiteres einzusehen sein, daß eine Verzögerung von zumindest einem zusätzlichen Taktzyklus erforderlich ist, um den Hauptspeicher zu veranlassen, daß eine Information verfügbar und für ihre Verwendung bereitgestellt wird. Darüber hinaus ist die Hardware für dieses System ziemlich kompliziert; sie erfordert eine zentrale Taktsteuerung, eine relativ komplizierte Prioritätslogik, Kurzzeitspeicherungs-Flipflops für die Speicherung der Anforderungs- und Quittungssignale und ein relativ kompliziertes System (das ist die Speicher samme He itungs-St euer einrichtung). --

409818/109 0

Eine weitere jüngere Einrichtung ist in der US-PS 3 676 86O beschrieben. Bei dieser Einrichtung wird in einem Datenverarbeitungssystem zur gleichzeitigen Verarbeitung mehrerer Programme ein Verbindungs-Unterbrechungsverfahren gesondert und asynchron von jeder der in irgendeiner Anzahl vorgesehenen Verarbeitungseinrichtungen bzw. Zentraleinheiten angewandt, bezüglich der eine Konkurrenz hinsichtlich einer seriell wieder verwendbaren Hilfsquelle besteht. Die gewissermaßen in Konkurrenz zueinander stehenden Zentraleinheiten wirken unabhängig und asynchron aufeinander ein, und zwar hinsichtlich ihrer Anwendung des Verbindungs-Unterbrechungsverfahrens, um nämlich diejenige Zentraleinheit auszuwählen, die die seriell wieder verwendbare Hilfsquelle erhält.

Bei dem betreffenden Verfahren wird eine gemeinsame Gruppe von Registern (oder Feldern) benutzt, die für sämtliche in Konkurrenz zueinander stehenden Zentraleinheiten erreichbar sind. Das Verfahren ermöglicht ein nicht koordiniertes Abholen und Speichern von Bits in jenen Registern. Dabei braucht lediglich ein Bit zu einem Zeitpunkt abgeholt oder durch irgendeine Zentraleinheit bzw. Verarbeitungseinrichtung verändert zu werden. Tatsächlich kann die Vielzahl der unabhängigen Zentraleinheiten gleichzeitig dasselbe Bit in der gemeinsamen Gruppe von Registern abholen und speichern, ohne daß die Zuverlässigkeit des Verfahrens beeinflußt wird.

Die Prioritäten unter den Zentraleinheiten bzw. Verarbeitungseinrichtungen ändern sich dynamisch mit jeder Feststellung,und zwar in einer Weise, die der jeweiligen Zentraleinheit eine gerechte und gleiche Chance bietet, das seriell wieder verwendbare Hilfsmittel zu erhalten (siehe hierzu die Official Gazette des Patentamts vom 11.7.72, Seite 789). Es dürfte auch hier einzusehen sein, daß eine relativ komplizierte und hochentwickelte Schaltung erforderlich ist.

409816/1090

Eine noch weitere bekannte Einrichtung zur Bestimmung der Priorität ist in der US-PS 3 473 155 beschrieben. Bei dieser Einrichtung wird eine Identifizierung eines die höchste Priorität besitzenden Kanals, der gerade einen Zugriff zu einer Verbindungsleitung benötigt, vorgenommen, wodurch der -Zugriff zu einer Verbindungsleitung während eines Leitungszyklus für den die höchste Priorität besitzenden Kanal erfolgt. Sodann erfolgt ein Zugriff zu derselben Verbindungsleitung gewissermaßen in Konkurrenz zu den Kanälen niederer Priorität. (Siehe hierzu auch die US-PSs 3 490 003 und 3 44Ό 616.)

Die Mehrzahl dieser Einrichtungen besitzt jedoch entweder einen oder sämtliche der nachstehenden Nachteile: Komplizierte und hochentwickelte Schaltung, Benutzung eines zusätzlichen zentralen Taktzyklus, Benötigung von Kurzzeit-Signalspeichereinrichtungen und außerdem Benötigungen eines zentralen Taktes.

Die Anwendung einer asynchronen Einrichtung zur Festlegung einer Priorität hinsichtlich eines Speicherzugriffs vermeidet die Forderung nach einer zentralen Takteinrichtung, bringt ' jedoch Probleme hinsichtlich Signalzeitbedingungen mit sich. So kann z.B. ein Signal, wie ein eine Forderung nach einem Speicher betreffendes Signal, das von einer Eingabe/Ausgabe-Steuereinrichtung abgegeben worden ist, ihren Bestimmungsort zu einem späteren Zeitpunkt erreichen als ein Anforderungssignal, welches von der Zentraleinheit abgegeben worden ist, obwohl beide Signale gleichzeitig abgegeben wurden. Diese Erscheinung geht auf verschiedene Minimal- oder Maximal-Zeitverzögerungen zurück, die einem gegebenen Signal im Zuge, seines Übertragungsweges eigen sind. Diese Erscheinung ruft einen Ungewissheits-Zeitbereich hervor (das ist eine Schaltungs-Zeitverzerrung), der begrenzt wird durch die Summe der minimalen und maximalen Zeitverzögerungen, die ein Signal erfährt. Diese Schaltungs-Zeitverzerrung kann in einem Bereich von,3 bis 100 NanoSekunden liegen; die betreffende Verzerrung führt zu einem asynchronen Netzwerk, in welchem diese

409816/1090

Verzerrung eingebaut ist, für Sende/Empfangs-Signale, wie Anforderungs- und Quittungssignale. Somit muß in einem asynchronen· Prioritätsäuflösesystem die Schaltungs-Zeitverzerrung neutralisiert bzw. aufgehoben werden, so daß der Zugriff zu einem Speicher derjenigen Einrichtung gegeben wird, die gegenüber einer mit ihr in Konkurrenz stehenden Einheit niederer Priorität die höhere Priorität besitzt. Dies bedeutet, daß die Einrichtung mit der höheren Priorität stets den "Vettlauf" gewinnen muß, wie er zwischen zwei Einheiten gegeben ist, die nahezu gleichzeitig Anforderungen bezüglich eines Zugriffs zu einem Hauptspeicher abgegeben haben. Darüber hinaus sollte dies erreicht werden unter Verwendung eines Minimums an Kurzzeit-Signalspeichereinrichtungen, mit einer relativ einfachen Schaltung und mit einem Minimum an zentralen Taktsteuerzyklen.

Der Erfindung liegt daher die Aufgabe zu Grunde, eine verbesserte Speicher-Folgesteuereinrichtung zu schaffen. Die neu zu schaffende Speicher-Folgesteuereinrichtung soll eine Information zwischen einem Hauptspeicher und einer Zentraleinheit oder einer Eingabe/Ausgabe-Steuereinheit zu verarbeiten gestatten. Außerdem soll die neu zu schaffende Speicher-Folgesteuereinrichtung Konflikte hinsichtlich eines Speicherzugriffs zwischen in Konkurrenz miteinander stehenden Einheiten aufzulösen gestatten. Außerdem soll die neu zu schaffende Speicher-Folgesteuereinrichtung die Auswirkungen einer Schaltungs-Zeitverzerrung aufzuheben und sicherzustellen gestatten, daß die die höchste Priorität besitzende Einheit zuerst Zugriff zu dem Hauptspeicher erhält, wenn gleichzeitig Zugriffsanforderungen bezüglich des Speichers von in Konkurrenz miteinander stehenden Einheiten vorliegen. Die neu zu schaffende Speicher-Folgesteuereinrichtung soll ferner im Betrieb zuverlässig sowie relativ einfach herzustellen und zu betreiben sein.

Gelöst wird die vorstehend aufgezeigte Aufgabe erfindungsgemäß durch eine asynchron arbeitende Hauptspeicher-Folgesteuer-

40981-6/1090"

einrichtung, die eine Information zwischen einem Hauptspeicher und einer Zentraleinheit oder zwischen dem Hauptspeicher und einer Eingabe/Ausgabe-Steuereinheit zu verarbeiten vermag.

Die Hauptspeicher-Folgesteuereinrichtung ist an vier Hauptspeichermodulen angeschlossen, die in typischer Weise zweifach oder vierfach ineinander verschachtelt sein können. Eine Information wird dabei in typischer Weise von oder zu der Zentraleinheit über einen Schnellpufferspeicher geringer Kapazität verarbeitet, während eine Information zu bzw. von der Eingabe/Ausgabe-Steuereinheit in typischer Weise unter dem Steuereinfluß der Hauptspeicher-Steuereinrichtung direkt zu dem Hauptspeicher hingeleitet wird.

Ein Hauptmerkmal der Erfindung besteht in der Auflösung von Konflikten bezüglich des Zugriffs zu dem Hauptspeicher durch in Konkurrenz miteinander stehende Einheiten, und zwar durch Verzögern des Anforderns des Speichers durch die die niedere Priorität besitzende Einheit, und zwar während einer derart ausreichenden Zeitspanne, daß sichergestellt ist, daß die die höhere Priorität besitzende Einheit die Steuerung der Haupt- "*" speicher-Folgesteuereinrichtung erhält.-Eine variable Verzögerungsleitungseinrichtung in der Hauptspeicher-Folgesteuereinrichtung stellt eine relativ einfache Hardware dar, die ein Minimum an Kurzzeit-Signalspeichereinrichtung, ein Minimum an Anforderungs- und Quittungs-Leitungen und keinen zentralen Takt erfordert.

Ein weiteres Merkmal der Erfindung betrifft die Verwendung einer Einrichtung, die die Auswirkungen der Schaltungs-Zeitverzerrung aufhebt und die sicherstellt, daß die die höchste Priorität besitzende Einheit Zugriff zu dem Hauptspeicher erhält , wenn gleichzeitig Anforderungen zu dem Hauptspeicher von miteinander in Konkurrenz stehenden Einheiten vorliegen.

An Hand von Zeichnungen wird die Erfindung nachstehend an einem bevorzugten Ausführungsbeispiel näher erläutert·.

409816/1090

Fig. 1 zeigt in einem Gesamtblockdiagramm den Aufbau einer Einrichtung gemäß der Erfindung.

Fig. 2 zeigt in einem Blockdiagramm Leitungen zwischen den Schnittstellen der Einrichtung gemäß der Erfindung und einem typischen Speichermodul.

Fig. 3 zeigt in einem Blockschaltbild eine mit hohem Pegel arbeitende Verknüpfungsschaltung der Erfindung. Fig. 4A und 4B zeigen in Blickdiagrammen mit hohem Pegel arbeitende Hauptspeicher-FolgeSteuereinrichtungen. Fig. 5A und 5B zeigen detaillierte Verknüpfungsblockschaltbilder eines Prioritäts-EntScheidungsnetzwerks. Fig. 6a und 6B zeigen in detaillierten Verknüpfungsblockschaltbildern ein Aufhebe-Feststellnetzwerk, welches feststellt, daß ein Zentralsteuerwerk oder ein Pufferspeicher von einem Eingabe/Ausgabe-Steuerwerk bei irgendeinem Überlaufversuch unberücksichtigt bleibt.

Fig. 7 zeigt in einem detaillierten Verknüpfungsblockschaltbild ein Modulauswahlnetzwerk.

Fig. 8 zeigt in einem detaillierten Verknüpfungsblockschaltbild ein Adressenauswahlnetzwerk. Fig. 9 zeigt in einem detaillierten Verknüpfungsblockschaltbild ein Adressenauswahlnetzwerk.

Fig. 9 zeigt in einem detaillierten Verknüpfungsblockschaltbild ein Zuteilungs-Kennzeichen- und Überlauf-Netzwerk. Fig. 10 zeigt in einem detaillierten Verknüpfungsblockschaltbild verschiedene Merkmale der Erfindung. Fig. 11 zeigt in einem detaillierten Verknüpfungsblockschaltbild ein Neueinteilungs-Netzwerk. Fig. 12 zeigt in einem Verknüpfungsblockschaltbild Eingabe/Ausgabe-Steuerwerksadressenverstärker.

In Fig. 1 ist in einem. Blockdiagramm der Aufbau der Erfindung veranschaulicht. Gemäß Fig. 1 ist generell eine Hauptspeicher-Folgesteuereinrichtung 4 vorgesehen, die eine Prioritätsentscheidungseinrichtung 9 besitzt, welche Konflikte zwischen einer Zentraleinheit 6, einem Eingabe/Ausgabe-Steuerwerk 7 und einem Pufferspeicher 8 auflöst, wenn

409816/1090

diese Einheiten gleichzeitig i-inen Zugriff.su einem Hauptspeicher 100 foird#rn_? Die Anforderung d^s Speichers erfolgt unter der tteuerün* einer zentralen Taktateuereinrichtuiig (nicht gezeigt) der Zentraleinheit 6. Die eigentlich» Festlegung 4er Priorität erfolgt,unter der asynchronen Steuerung seitens der Hauptepeicheriol^atetn^inrlchtung 4. Da eine synchrone Einrichtung (nicht gezeigt) benutzt wird, um von irgendeiner der in Wettbewerb stehenden Einrichtungen mit einer Hauptspeicheranforderung zu beginnen, ist tin gemeinsamer Bezugspunkt zur anschließenden Zeitmessung bereitgestellt« Dft ee erwünscht ist, einen Speichertugriif zu dem Eingabe/Ausgeber-Steuerwerk zu bewirken, was zuweilen unter Bedingungen erfolgen kann, daß gleichzeitig die Zentraleinheit und d*r Pufferspeicher den Hauptspeicher anfordern, und da die Zentraleinheit und der Pufferspeicher physikalisch näher bei des Hauptspeicher liegen, hat somit das AniOrderungssignal von dea Singabe/Ausgabe-Steuarwerk 7 eine größere Strecke zurückzulegen, weshalb das von de« betreffenden Steuerwerk abgegebene Anib rderungssignal seinen BestisBnungsort zu einen späteren Zeitpunkt erreichen könnte als das Aiiforderungssignal von der Zentraleinheit· IM sicherzustellen, daß dies nicht geschieht, sind variable Verzögerungsleitungen 10, 11 und 12 in der Hauptspeicher-Folgesteuereinrishtung bzw. zwischen de« Singabe/Ausgabe-Steuerwerk, der Zentraleinheit und dea Pufferspeicher bzw. dea Hauptspeicher vorge-•ehen. Der Hauptspeicher 100 ist in typischer Weise ein .MCS-3peicher oder ei» Kernspeicher, der in typischer Weite vier Speicliermodule OO enthält, die jslttels einer Speichersam»«l- '. leitung 5 miteinander in Reihe geschaltet sind_?

In Fig. 2 sind die zwischen Schnittstellen el§|i typischen Speichermoduls 200 und einer Hauptspeicher-AblaufSteuereinrichtung 201 vorhandenen Leitungen dargestellt* Gemäß Fig. 2 · bedeutet die jeweils in Klammern gesetzte Zahi die Anzahl der physikalischen Leitungen, die bei dieser AwttClhrungs forj»

4038 16/1090

vorgesehen sind, um ein Signal oder um Signale zur einer bestimmten Punktion oder von bestimmten Funktionen zu übertragen. Ee dürfte einzusehen sein, daß Leitungen auch in anderen Gesamtzahlen verwendet warden können, um die νerliegende Erfindung auszuführen.

tia sind in typischer Weise 64 parallele Zweirichtungs-Daienleitungan 202 vorhanden, die abzuspeichernde und/oder von der Verarbeitungseinheit als Ergebnis einer Leseanforderαηβ zu verwendende positive Impulse Übertragen können. Diese Datenleitungen können ferner in einem adressierten Speichermodul 200 infolge einer Schreibanforderung abzuspeichernde Spannungspegel übertragen. Die Übertragungen von Signalen auf diesen Laitungen für ein Doppalwort (ein Byte beträgt acht Bits; ein Einschreiben in den Hauptspeicher kann 0 bis β Bytes umfassen) erfolgt in einem Parallelbetrieb anstatt in einen seriellen Betrieb oder sequentiellen Betrieb. Den betreffenden Datenleitungen sind acht parallele Zweirichtungs-Datenparitätsleitungen 203 zugeordnet, die Signale übertragen» welche zur Bestimmung der Parität der Datenübertragung dienen. JSs wird eine ungerade Parität benutzt .

Es sind ferner vier Modul-Tsktlaitungen vorhanden, die eis · Go-Leitungen 204 bezeichnet sind, welche Sprungsigralpogel zusammen mit anderen Signalen übertragen können, welch« anzeigen, zu welchem Speichermodul ein Zugriff zu erfolgen hat. Im allgemeinen wird das Sprungsignal oder Go-Signal dazu herangezogen anzuzeigen, daß die gesamte von dam Hauptspeicher, benötigte Information an der Trenn- bzw. Schnittstelle für die Verwendung des Hauptspeichers ersetzt ist.

0 9 8 16/1090

In typischer Weise sind ferner acht Schreib-Ausblendleitungen 206 vorgesehen, die Signale zu übertragen imstande sind, welche angeben, welches Byte oder welche (ggfs. vorgesehenen) Bytes innerhalb eines 8 Byte umfassenden Doppeltertes in den Hauptspeicher einzuschreiben sind. Den Schreib-Ausblendleitungen ist ferner eine Schreib-Ausblendparitätsleitung 205 zugeordnet, die dazu herangezogen wird, ein Signal zur Überprüfung der Parität auf den 8 Schreib-Ausblendleitungen zu übertragen.

line Eingabe/Ausgabe-Reservierungsleitung 207 vermag ein Eingabe/Auegabe-Zyklusreservierungssignal zu übertragen, welches zur Sperrung eines Auffrischungs- bzw. Wiederholungszyklus in der MOS-Speicherwiederauffrischungslogik verwendet wird (siehe hierzu die US-Patentanmeldung vom 27.12.71, Seriell No. 215 736).

Es sind ZZ Adressenleitungen 209 zur Adressierung irgendeines Doppelwort-Speicherplatzes innerhalb eines vorgegebenen Speichermoduls vorhanden. Diesen Adressenleitungen ist eine Lese/Schreib-Leitung 208 zugeordnet, die Signale zu übertragen gestattet, welche dem Speichermodul den auszuführenden, Operationstyp, d.h. Lesen oder Schreiben, anzeigen. Ferner sind den Adressenleitungen drei Adressenparitätsleitungen 210 zugeordnet, welche diejenigen Signale übertragen, die zur Überprüfung der Parität einer vorgegebenen Adresse in einem Hauptspeichermodul verwendet werden.

Über eine Abänderungsleitung 211 wird ein Signal übertragen, welches anzeigt, daß die Zentraleinheit wünscht, von ihrer Speicherschreibanforderung Zu einem Speicherlesebetrieb überzugehen. Ferner ist eine Auslöseleitung 22 vorgesehen, die ein

L U 9 8 1 6 / Ί 0 9 0

Signal zu übertragen gestattet, welches sämtliche Speichermodule veranlaßt, ihre Fehleranzeigeeisirichtungen, Zähler und Steuereinrichtungen zurückzustellen.

Über drei weitere Leitungen, die durch die Codebetriebsart-Anforderungsleitung 213 dargestellt sind, werden codierte Signale übertragen, welche eine Speichermoduloperation in einer speziellen Betriebsart erfordern, d.h. einen Diagnosebzw. Fehlersuchbetrieb. Eine Leseabtastleitung zeigt an, daß die Lesedaten auf den Datenleitungen 202 richtig sind, wenn auf der betreffenden Leitung ein Paritätssignal übertragen wird. Eine Speicherquittungsleitung 213 dient dazu, der

schnittstellen
Speiche^Blnneit MXu anzuzeigen, daß das ausgewählte Speichermodul die ausgesendete Anforderung aufgenommen bzw. empfangen und ankenommen hat und daß daher die betreffende SpeicheiTBinheit MfU ihre Sprung-, Adressen-Ausblend- und/oder Lese/Schreih-Leltungen freigeben kann, die von dem betreffenden Modul gehalten sein mögen.

Ferner sind vier Modul-Belegt"Leitungen 216 vorgesehen, und zwar je eine Leitung für jedes Speiehermodul, um Signale zu übertragen, die der Hauptspeicher-Folgesteuereinrichtung anzeigen, daß der adressierte Speicher belegt ist (d.h. in der Mitte eines Zyklus), wenn ein negatives Signal von einer Modul-Belegt-Leitung übertragen wird, die dem adressierten Speichermodul zugeordnet ist.

Eine Einzelfehlerkorrektur-Leitung 217 vermag positive Impulse zu übertragen, die anzeigen, daß ein einzelner Bit-Datenfehler in einem Speichermodul korrigiert worden ist. Eine weitere Leitung, nämlich eine wiederauftretbare Fehler anzeigende Leitung 218 zeigt einen Speicherfehler an,

409816/1090

der von der Zentraleinheit oder der Eingabe/Ausgabe-Steuereinrichtung her wieder auftretbar ist, wie z.B. ein Fehler in irgendeinem Parameter mit Ausnahme des Taktes der Hauptspeicher-Folgesteuereinrichtung. Eine noch weitere Leitung, nämlich die nicht wiederauftretbare Fehler anzeigend· Leitung 218 zeigt an, daß ein Speicherfehler, der nicht von der Zentraleinheit oder der Eingabe/Ausgabe-Steuereinrichtung her wieder auftretbar ist, aufgetreten ist, wie z.B. im Takt der Hauptspeicher-Folgesteuereinrichtung. Eine Schreib-Lösch-Leitung 220 zeigt an, daß das adressierte .Speichermodul eine Schreibanforderung in eine Leseoperation umgeändert hat, nachdem ein positiver Impuls auf der Schreib-Lösch-Leitung aufgetreten ist. Die letztein Fig. 2 dargestellte Leitung ist schließlich eine Fehler-Abtast-Leitung 221, die dazu benutzt wird, einen positiven Impuls zu übertragen um die Fehlersignale in.der Zentraleinheit, der Eingabe/Ausgabe-Steuereinrichtung oder dem Pufferspeicher zu verriegeln«

In Fig. 3 ist in einem Verknüpfungsschaltbild eine mit hohem Pegel arbeitende Logik gemäß der Erfindung gezeigt. Die Hauptspeicher-Folgesteuereinrichtung 300-A 1st Teil der bereits erwähnten und in Fig. 3 der erwähnten anderen Stelle gezeigten Speicherschnittstelleneinheit MIU. Die Hauptspeicher-Folge steuereinrichtung 300.--A ist mit dem Hauptspeicher 3OO-B über die oben in Zusammenhang «it Fig. 2 erläuterten Leitungen verbunden, über die eine Signalübertragung zwischen den betreffenden Einrichtungen erfolgt. Zum Zwecke vereinfachter Erläuterung der Struktur und Arbeitsweise der Erfindung ist die in Fig. 3 dargestellte Anordnung von Einzelheiten befreit, die an sich darzustellen wären, Jedoch später in Verbindung mit weiteren Figuren noch erläutert werden. Die Hauptspeicher-Folgesteuereinrichtung 300-A enthält grundsätzlich eine Prioritäts-Auflöseeinrichtung 307, die mit der

409816/1090

Eingabe/Ausgabe-Steuereinrichtung 301, dem Pufferspeicher Und der Zentraleinheit 303 über die mit GO-Leitung bezeichneten Sprung- bzw. Fortgangsleitungen, bzw. über variable Verzögerungsleitungen 304, 305 bzw. 306 verbunden ist. Die Prioritäts-Auflöseeinrichtung 307 ermittelt grundsätzlich das als Go-Signal bezeichnete Fortlaufsignal, das von der Eingabe/Ausgabe-Steuereinrichtung, dem Pufferspeicher oder der Zentraleinheit ausgesendet worden ist; dabei ermittelt die betreffende Auflöseeinrichtung dasjenige Signal, welches zuerst eingetroffen ist, und ferner nimmt die betreffende .Auflöseeinrichtung auf dieser Basis eine Festlegung der Hauptspeicher-Folgesteuereinrichtung vor. In dem Fall, daß gleichzeitig eine Anforderung von der Eingabe/Ausgabe-Steuereinrichtung, dem Pufferspeicher und der Zentraleinheit vorliegt, wie dies durch die in der Zentraleinheit vorgesehene (nicht gezeigte) zentrale Taktsteuerung festgelegt ist, führen die variablen Verzögerungsleitungen 304, 305 und eine geeignete Verzögerung ein, durch die festgelegt wird, daß die Anforderung von der Eingabe/Ausgabe-Steuereinrichtung 3Θ1 die Prioritäts-Auflöseeinrichtung 307 erreicht, bevor die Anforderung des Pufferspeichers 302 oder der Zentraleinheit 303 die betreffende Auflöseeinrichtung erreicht. Nachdem die Anforderung bezüglich eines vorgegebenen Speichermoduls von einer bestimmten Einheit her die Prioritäts-Auf löse einrichtung erreicht hat, wird die Hauptspeicher-» Folgesteuereinrichtung 300-A der bestimmten Einheit zugeteilt, und außerdem werden die in Wettbewerb stehenden Einheiten ausgeschlossen. Nachdem eine bestimmte anfordernde Einheit (z.B. die Eingabe/Ausgabe-Steuereinrichtung) die Steuerung der Hauptspeicher-Folgesteuereinrichtung erhalten hat, wird das F©rtlauf-Signal Go zu einer in Frage kommenden Speichermodul-Auswahleinrichtung 350 abgegeben, die hier durch ein UND-Glied 308 und einen Verstärker 309 symbolisch

4 0 9 8 16/1090

dargestellt ist. Die Speichermodul-Auswmhleinriehtung, von der in Fig. 3 lediglich ein Exemplar darg©st®llt ist, wird dann freigegeben, wenn die in Frage kommendes Signale dem Eingang des UND-Gliedes 306 zugeführt sind» Einige typische Signale, die zur Freigabe d©s"UüD-Glia&@s 308 mit hohem Pegel auftreten müssen, sind folgendes

1) Ein Signal, welches das erwünscht© Spoieh'eraodul anzeigt (das ist die Moduladresse);

2) ein Signal, welches anzeigt, daß das erwünschte Speichermodul nicht belegt ist; . ■

3) ein Signal, welches anzeigt, welcher Einheit die Steuerung d.er Hauptspeicher-Folgesteuereinrichtung zugeteilt worden ist;

4) das Fortlaufsignal Go.

Wenn die symbolisch durch das UND-Glied 308 und den Verstärker 309 dargestellte Speichermodul-Auswahleinrichtung 350 freigegeben ist, wird das Fortlaufsignal Go zu dem ausgewählten Speiolieraoäul hingeleitet, um von einer ersten Empfangseinheit 351 aufgenommen zu werden, die symbolisch durch ein UND-Glied 319 und einen Verstärker 320 dargestellt ist. Wenn die erst® Sapfangseinheit 351 freigegeben ist, wird das Signal von ihr dem einen Eingaagsansehluß einer Quittungseinheit 355 zugeführt, die symbolisch durch ein UND-Glied 325 und einen schnellen Leitungstreiber 326 dargestellt ist. Das andere Eingangssignal für die Quittungseinheit 355 gibt eine Speicher-Taktsteuereinheit 322 ab, die ein Freigabesignal an die Quittungseinheit 355 dann liefert, wenn die Hauptspeicher-Folgesteuereinrichtung 300-B sich nicht in dem Selbst-Auffrischvorgang befindet. (Bezüglich der Speicher-Wiederauf frischvorrichtung und -Logik sei auf die oben erwähnte US-Patentanmeldung, Serial No. 215 hingewiesen.) Wenn die beiden Eingangssignale des UND-Gliedes 325 der Quittungseinheit 355 mit hohem Pegel auftreten, ist die Quittungseinheit freigegeben, wodurch von ihr ein

409816/ 1 090_v

Quittungssignal an die Haupt«peicher-Folg·steuereinrichtung 300-A abgegeben wird. Durch dieses Signal wird angezeigt, daß die betreffende Quittungseinheit das in Frage kommende Fortlaufsignal Go empfangen hat und auf die dem Fortlaufsignal Go zugehörige Anforderung hin arbeitet. Das Quittungssignal wird von einer zweiten Empfangseinheit aufgenommen, die das betreffende Signal verstärkt und an ein Belegt-Netzwerk 316 der Hauptspeicher-Folgesteuereinrichtung und ein Gebrauchs-Speicher-Belegt-Netzwerk 317 verteilt. Die Netzwerke 316 und 317 sind ferner alt der Prioritäts-AuflÖseeinrichtung 307 verbunden, und zwar zur Informationsübertragung zu bzw. von der betreffenden Auflöseeinrichtung. Die Informationsübertragung betrifft dabei den gerade vorliegenden Zustand der zukünftigen Speicherausnutzung seitens der Prioritäts-Auflöseeinrichtung bei der Auflösung von Konflikten und Prioritäten. Das Quittungssignal wird außerdem zu dem sogenannten Benutzer zurückgeleitet, das ist die Eingabe/Ausgabe-Steuereinrichtung, der Pufferspeicher oder die Zentraleinheit, um nämlich dem betreffenden Benutzer anzuzeigen, daß seine Anforderung und die gesamte damit verknüpfte Information angenommen worden ist und daß daher der Anwender Anforderungen und die zugehörige Information ändern kann.

Auf die Aufnahme des Quittungssignals durch die zweite Empfangseinheit 352 tritt ein Signal in der Speicher-Belegt-Binheit 353 auf, die symbolisch durch ein UND-Glied 310 und einen Verstärker 311 dargestellt ist. Das Speicher-Belegt-Signal wird von einem Speicher-Belegt-Generator 354 erzeugt, der seine Eingangsinformation von der Speicher-Taktsteuiereinheit 322 erhält. Die Speicher-Taktsteuereinheit erhält auf der anderen Seite das Fortlaufsignal Go, das von dem Benutzer bzw. Anwender über die

A09816/1090

Verzögerungsleitung 331 und die Ausschlußeinheit 321 abgegeben worden ist. Der Zweck der Ausschlußeinheit besteht darin, die Annahme bzw. Aufnahme eines weiteren Fortlauf- - signals Go zu verhindern und weitere Benutzer bzw. Anwender von dem bestimmten ausgewählten Speichermodul auszuschließen, währenddessen der erste Benutzer dieses Speichermodul benutzt. Ist die Ausschlußeinheit 321 freigegeben und ist das Fortlaufsignal Go von der Quittungseinheit 355 aufgenommen worden, und zwar an einem Eingangsanschluß des UND-Gliedes 325, so kann das Quittungssignal abgegeben werden, wenn dem anderen Eingangsanschluß des UND-Gliedes 325 ein Signal hohen Pegels von der Speicher-Taktsteuereinheit 322 zugeführt wird. .

Die in Fig. 2 dargestellten Datenleitungen etc. verbinden die Eingabe/Ausgabe-Steuereinrichtung, den Pufferspeicher und die Zentraleinheit mit dem Hauptspeicher 300-B über die Haptspeicher-Folgesteuerelnrichtung 300-A. Zwei derartige _Λ Leitungen sind für jede Einheit in Fig. 3 dargestellt; es dürfte jedoch einzusehen sein, daß dabei sämtliche Leitungen gemäß Fig. Z eingeschlossen sind. Es sei angenommen, daß die Eingabe/Ausgabe-Steuereinrichtung wünscht, in einem Schreibzyklus einen Schreibvorgang an einem adressierten Speicherplatz eines.bestimmten Speichermoduls auszuführen. Sodann _;v. werden Date» an die in Frage kommenden Datenleitungen abgegeben.-. Außerdem wird das Schreib-Kennzeichnungssignal an die Lese/Sjchreib-Leitungen Abgegeben. Ferner werden die in Frage kommenden Adressensignale., die angeben, wo Daten zu speichern sind, an die Adressenleitungen abgegeben. Außerdem werden die in Frage kommenden Bereiche (das sind Bytes) von in ausgewählte Adressen einzuschreibenden Daten ausgewählt, und zwar durch Abgabe der betreffenden Signale an die Schreib-Ausblendleitungen 206. Venn mehr als ein Zyklus von der Eingabe/Ausgabe-Steuereinrichtung erwünscht ist,

409816/ 1090

wird schließlich ein Signal an die Eingabe/Ausgabe-Reservierungsleitung 207 abgegeben. Sind alle diese Signale abgegeben und hinsichtlich ihrer Gültigkeit überprüft worden und ist außerdem das ausgewählte Hauptspeichermodul nicht belegt, so kann das Fortlaufsignal Go der Eingabe/Ausgabe-Steuereinrichtung an den Hauptspeicher ausgesendet werden, wodurch angezeigt wird, daß sämtliche Informationen auf den Leitungen vorhanden sind.

In einem Lesezyklus werden ähnliche Leitungen benutzt; hierbei wird jedoch eine in dem Hauptspeicher 300-B befindliche Abtasteinheit 357 freigegeben, um die von dem Hauptspeicher verfügbare Information anzuzeigen. Wenn das UND-Glied 329 und der Verstärker 330 der Abtasteinheit 357 freigegeben sind, wird die Information in der Gruppe der Datenleitungen, etc. zu der Steuereinheit 318 hingeleitet, die die betreffende Information zu der in Frage kommenden anfordernden Einheit (das ist in diesem Fall die Eingabe/Ausgabe-Steuereinrichtung ) hinleitet.

In Fig. 4A und 4B ist in einem Gesamtblockschaltbild die Hauptspeicher-Folgesteuereinrichtung bzw. -Ablauf steuereinrichtung dargestellt. Um die Hauptspeicher-Folgesteuereinrichtung richtig zu betrachten, sei Fig. 4A in Verbindung mit Fig. 4B betrachtet, wobei Fig. 4A links neben Fig. 4B anzufügen ist. Drei Verbindungseinrichtungen 401, 402 und nehmen Signale von der Eingabe/Ausgabe-Steuereinrichtung, der Zentraleinheit bzw. dem Pufferspeicher (in dieser Figur nicht dargestellt) auf und verteilen diese Signale an die verschiedenen Elemente der Hauptspeicher-Folgesteuereinrichtung. Drei Verbindungseinrichtungen 404, 405 und 406 nehmen Signale von der Hauptspeicher-Folgesteuereinheit auf und

409816/1090

verteilen diese Signale an die Eingabe/AiäsgabörStauereinrichtung, an die Zentraleinheit bzw. an den Pufferspeicher. Eine Verbindungseinrichtung 733 nimmt Signale von den verschiedenen Elementen der Hauptspeieher-Folgesteuereinrichtung auf und gibt diese Signale an den Haupt« speicher ab, der hier nicht dargestellt ist. Eine noch weitere Verbindungseinrichtung 435 nimmt Signale von dem Hauptspeicher auf und gibt sie an die Hauptspeicher-Folgesteuereinrichtung ab.

Es sei angenommen, daß es erwünscht ist, in dem Hauptspeicher eine Schreiboperation von der Eingabe/Ausgabe-Steuereinrichtung her auszuführen. Gewisse Startparameter in Form von elektronischen Signalen werden der Hauptspeicher-Folge steuereinrichtung über die Bingabe/Ausgabe-Steuereinrichtungsverbindungseinrichtung 401 zugeführt. Die Startparameter können Datensignale, Adressensignale, SehreIb-Ausblendsignale und Datenparitätssignale enthalten. Die Adressensignale werden dem Hauptspeicher über einen Adressenauswahlscharter 411 zugeführt. Daten von der Eingabe/Ausgabe-Steuereinrichtung werden über die Verbindungseinrichtung 401 einem Eingabe/Ausgabe-Zentraleinheits-Schreibschalter 428 und einer Zweirichtungs-Sammelleitung 434 zugeführt. Die Daten werden hinsichtlich Paritätsfehler durch eine Paritätsprüfeinrichtung 408 überprüft und über die Zweirichtungs-Sammelleitung 434 an den Eingabe/Ausgabe-Zentraleinheits-Schreibschalter abgegeben. Ferner wird die Adresseninformation hinsichtlich Adressenparitätsfehler von einer sogenannten Eingabe/Ausgabe-Steuereinrichtungsadressenparität sprüf einrichtung 4-jO9 überprüft und über die Adressenauswahleinheit 411 und die Sammelleitung an den Hauptspeicher abgegeben. Wird ein Datenfehler festgestellt, so wird ein Schreib-Abänderungssignal an den Haupt-

409816/1 090

speicher ausgesendet. Ferner wird eine Schreib-Ausblendinformation an die Verbindungseinrichtung 401 von der Eingabe/Ausgabe-Steuereinrichtung her abgegeben und an den Zentraleinheits-Eingabe/Ausgabe-Steuereinrichtungs-Schreibausblendinformationeschalter 415 sowie an die Schreib-Ausblendparitätsprüfeinrichtung 407 abgegeben. Die Schreib-Ausblendinformation wird sodann an die Sammelleitung 433 über den Schalter 415 abgegeben, um anzuzeigen, welches der acht Daten-Bytes in den Speicher einzuschreiben ist. Gleichzeitig werden/Information, die für das obige Beispiel angenommen worden ist, und das Fortlaufsignal Go an die Hauptspeicher-Folgesteuereinrichtung abgegeben, und zwar von der als Verbindungseinrichtung 401 von der Eingabe/Ausgabe-Steuereinrichtung bezeichneten Einrichtung her. Das Go-Signal wird daraufhin dem Prioritäts-Auflösungsnetzwerk 419 zugeführt, welches seinerseits bestimmt, ob das adressierte Speichermodul belegt 1st oder nicht. Darüber hinaus entscheidet das betreffende Netzwerk über Jegliche gleichzeitige Anforderungen von anderen Einheiten, und außerdem bewirkt das betreffende Netzwerk eine Auswahl des bestimmten Speichermoduls über die Modulauswahleinheit 420 und informiert sodann das in Frage kommende ausgewählte Modul darüber, daß die Information für ihre Verwendung bereitsteht. Wenn der Hauptspeicher die von der Eingabe/Ausgabe-Steuereinrichtung ausgesendete Information empfangen hat, wird ein Qutttungssignal an die Eingabe/Ausgabe-Steuereinrichtung über die in einer Richtung betreibbare Sammelleitung 435» über Eingabe/Ausgabe-Steuereinrichtungsempfänger 430 und die Verbindungseinrichtung 404 ausgesendet. Darüber hinaus gibt der Hauptspeicher das in Frage kommende Modul-Belegt signal über die in einer Richtung betreibbare Sammelleitung 435 an die Taktsteuereinrichtung 422 ab. Die Taktsteuereinrichtung führt Steuerfunktionen aus, zu denen die

40981 6/1090

Festlegung gehört, wann die Schreibdaten an die Sammelleitung abzugeben sind oder wann die Fehlersignale von dem Hauptspeichermodul über die Sammelleitung 435 und den Empfängern 430, 431 oder 432 aufgenommen werden können. Schreibdatenoperationen werden von der Zentraleinheit in ähnlicher Weise ausgeführt, indem ihre entsprechende Sehreibdateninformation, eine Schreibausblendinformation, eine Adresseninformation, Paritätsprüfer und Go-Signale benutzt werden. ,

Wenn es erwünscht ist, daß eine bestimmte Einheit, wie die Eingabe/Ausgabe-Steuereinrichtung eine Leseoperatipn ausführt, ist die Verfahrensweise der Schreiboperation weitgehend ähnlich. Eine Ausnahme hiervon bildet Jedoch die Tatsache, daß der Hauptspeicher keinen Datenschreibvorgang ausführt und daß das auf der Lese-Schreib-Leitung 208 auftretende Signal Null sein wird. Die Funktion des Fehlerinformationssteuerungsblocks 423 besteht darin, als Fehlerregister der Speichertrennstelleneinheit zu dienen. Vom Ausgang sämtlicher Paritätsprüfeinrichtungen in der Speichertrennstelleneinheit wird das Eingangssignal für die Fehlerregister abgegeben, und zwar eines für die Eingabe/Ausgabe-Steuereinrichtung und eines für die Zentraleinheit/den Pufferspeicher. Das dem Register zugeführte Eingangssignal wird getastet, wenn die Ausgangssignale der Paritätsprüfeinrichtung 1-Signale sind. Wird ein Fehler, festgestellt, so wird der Fehler in dem Register gespeichert, und der in Frage kommende Benutzer wird informiert. Das Register kann von der Zentraleinheit auf Befehl hin ausgelesen werden.

Die Hauptspeicher-Folgesteuereinrichtung gemäß Fig. 4A und 4B besitzt ein Neueinteilungsnetzwerk 418, welches

409 816/1090

den normalen Einteilungsbetrieb des Hauptspeichers von einen Nomalbetrieb in einen neu eingeteilten Betrieb zu ändern gestattet. Bei dem Normalbetrieb handelt es sicn um eine verschachtelte Vier-Weg-Konfiguration, und bei dem neu eingeteilten Betrieb handelt es sich um einen verschachtelten Zwei-Weg-Betrieb. Ist in irgendeinem Speichermodul ein Fehler vorhanden, so können die Speichermodule neu geordnet werden, so daß zumindest die Hälfte der .Speicherkapazität des ursprünglichen Systems (das sind die Adressen O bis X/2-1, wobei X gleich der ursprünglichen Speicherkapazität ist) für einen korrekten Betrieb sichergestellt ist. Die übrige Hälfte des neu geordneten Systems bleibt auch adressierbar (das sind die Adressen X/2 bis X-1); der Zugriff zu diesem Teil des Speichers kann jedoch nicht spezifizierte Ergebnisse liefern. Diese Beibehaltung der vollständigen Adressierung zu dem gesamten Speicher unterstützt wesentlich Diagnose- bzw. Fehlerprüfvorgänge, da nämlich ein Teil des Speichers von den Anwender benutzt wird, währenddessen der einen Fehler enthaltende Speicher von einem Fehlerprüfer benutzt wird.

An der oben erwähnten anderen Stelle sind die gebrauchten Signalnamen, Feststellungen und Negationen, etc. angegeben (siehe Fig. 10) welche auch hier benutzt werden. Die Fig. 5 bis 7 werden unter Heranziehung der betreffenden gebrauchten Definitionen beschrieben werden. Darüber hinaus gibt der erste Buchstabe des jeweiligen Signals oder von Funktionsnamen generell den Signalursprung an, wie dies aus folgender Tabelle hervorgeht:

N = Hauptspeicher-Folgesteuereinrichtung (MSS) B = Pufferspeicher (BS) U = eine Einheit in der Zentraleinheit M = entweder di® Eingabe/Ausgabe-Steuereinrichtung oder der Hauptspeicher.

409816/1090

In Fig. 5A und 5B ist ein detailliertes diagramm des Prioritats-Auflösungsnetzwerks dargest®llt. Unter Berücksichtigung der an der erwähnten anderen Stelle festgelegten Übereinkommen und an Hand der detaillierten Verknüpfungsbiockdiagramme sowie unter Heranziehung der Zusammenstellung und Definitionen der Signalnaeen kann ein Fachmann auf dem vorliegenden Gebiet die Erfindung ausführen. Unter Bezugnahme auf Fig. 5A sei z.B. angenommen, daß die Hauptspeicher-Folgesteuereinrichtung ein Takt- bzw. Zeitsteuersignal NIOCT1O (das ist ein Eingiibe/Ausgabe-Steuereinrichtungs-Go-Signal) als ein Eingangssignal ihrer Eingangssignale erhalten hat, welches den UND-Gliedern 501A und 541A zugeführt wird. Es sei ferner angenommen, daß der Hauptspeicher im Normalbetrieb arbeitet. Somit ist die Anweisung NRECY34 (siehe Verzeichnis) nicht "1", und das Signal NRSCY34, das diese Anweisung darsrtellt, tritt mit niedrigem Pegel auf« Das Signal NRECN34, das dem UND-Glied 54OA zugeführt wird_s tritt jedoch mit hohem Pegel auf, da es kennzeichnend 1st für eine Anweisung, die richtig bzw. ⁿ1".,ist. Darüber hinaus tritt das Signal NBUFA2O mit hohem Pegel auf, da der Pufferspeicher, für dessen Anweisung dieses Signal kennzeichnend ist, nicht die einzige Einrichtung darstellt, die zu diesem Zeitpunkt die Hauptspeicher-Folgesteuereinrichtung zu benutzen erlaubt ist und die im "1"-Zustand ist. (Es sei darauf hingewiesen, daß durch Bezugnahme auf das erwähnte Verzeichnis und auf die oben angegebene Übereinkunft bzw. Definition die Anweisung NBUFA20 besagt, daß dar Puffer bzw. Pufferspeicher—BUF—der einzige Benutzer—A (allein)— der Hauptspeicher-Folgesteuereinrichtung 1st,— N—ist nicht ^H1^W, —2—liegt bei dem ersten Pegel—O—). Treten beide dem UND-Glied 54OA zugeführte Eingangssignale mit hohem Pegel auf, so ist das betreffende UND-Glied freigegeben, und sein Ausgangssignal wird als ein Eingangssignal <

409816/109Ü

dem UND-Glied 541A zugeführt. Das andere Eingangssignal des UND-Gliedes 541A ist das Signal NIOCT1O, welches ebenfalls mit hohem Pegel auftritt. Treten beide Eingangssignale des UND-Gliedes 541A mit hohem Pegel auf, dann ist auch dieses UND-Glied freigegeben, und das IOC-Go-Signal gelangt über variable Verzögerungsleitungen 543A und wird dem UND-Glied 547A zugeführt. Das UND-Glied 546A führt ein Signal mit hohem Pegel, wenn der vorhergehende Zyklus ein Schreibzyklus seitens der Zentraleinheit war; das betreffende UND-Glied führt ein Signal mit niedrigem Pegel, wenn der vorhergehende Zyklus ein Lesezyklus war. Das einbeinige UND-Glied erhält ein Signal NIRWSZ0, welches anzeigt, daß das Signal der Eingabe/Ausgabe-Steuereinrichtung zuzulassen ist, wenn die Eingabe-Ausgabe-Steuereinrichtung eine Leseoperation auszuführen hat. Das Signal der Eingabe/Ausgabe-Steuereinrichtung sollte gesperrt werden, wenn die Eingabe/Ausgabe-Steuereinrichtung eine Schreiboperation auszuführen hat. Zum Zwecke der Erläuterung sei angenommen, daß die Eingabe/Ausgabe-Steuereinrichtung wünscht, einen Lesevorgang auszuführen. In diesem Fall tritt das Signal NIRWS20 mit hohem Pegel auf, weshalb das UND-Glied 549A freigegeben ist und somit ein zweites Freigabesignal an das UND-Glied 547A abgibt. Das UND-Glied 547 A ist daher freigegeben, d.h. übertragungsfähig, wodurch ein mit hohem Pegel auftretendes Signal . > NIOCD1O (verzögertes Eingabe/Ausgabe-Steuereinrichtungs-Go-Signal) am Ausgang dieses UND-Gliedes auftritt.

Aus einer Betrachtung der übrigen Figuren zwecks Bestimmung der Einrichtungen, denen das Signal NIOCD1O zugeführt wird, ergibt sich, daß das betreffende Signal den UND-Gliedern 6O6A und 608A gemäß Fig. 7 zugeführt wird. Diese beiden UND-Glieder sind odermäßig mit dem jeweils einen Eingangsanschluß zweier UND-Glieder 6O5A und 61OA verbunden. Eine Betrachxung

409816/1090

der Eingangesignale des UND-Gliedes 606A zeigt, daß eines dieser Eingangssignale das Signal NRECY13 ist. Dieses Signal zeigt an, daß sich der Hauptspeicher in einem Neuordnungsbetrieb bzw. Neueinteilungsbetrieb befindet. Da Jedoch zuvor angenommen worden ist, daß sich der Speicher im Normalbetrieb befindet, tritt das Signal NRECY13 bei dem UND-Glied 6O6A mit niedrigem Pegel auf. Da das an einem Eingangsanschluß des UND-Gliedes 6O8A auftretende Eingangssignal NRECN13 mit hohem Pegel auftritt, sei die Aufmerksamkeit auf das UND-Glied 6ΟΘΑ gerichtet* In diesem Zusammenhang sei bemerkt, daß dem UND-Glied 6O8A zwei Eingangssignale mit hohem Pegel zugeführt werden, nämlich die Signale NRECN13 und NIOCD1O. Eine Überprüfung der übrigen Eingangssignale des UND-Gliedes 6O8A, das sind die Signale MBA2740 und MBA2840, zeigt in Übereinstimmung mit der übernommenen Übereinkunft, daß das nächste Bit bis zu dem letzten Bit geradzahlig sind, was anzeigt, daß die Signale MBA274O und MBA284O mit hohem Pegel auftreten, wenn die Anweisung, die sie kennzeichnen, nicht "1" ist. Deshalb treten die Signale MBA274O und MBA284O mit niedrigem Pegel auf, und das UND-Glied 6O8A kann nicht freigegeben bzw. übertragungsfähig gesteuert werden. Eine weitere Untersuchung sei bezüglich weiterer UND-Glieder vorgenommen, denen als Eingangssignale die Signale NHSCN13 und NIOCD1O zugeführt werden. Es hat sich gezeigt, daß dea UND-Glied 62OA derartige Eingangssignale zugeführt werden. Darüber hinaus sei darauf hingewiesen, daß zwei zusätzliche Eingangssignale MBA27AO und MBA2830 bei diesem UND-Glied vorhanden sind. Diese Signale bedeuten Signale von der Eingabe/Ausgabe-Steuereinrichtung zu dem Hauptspeicher hin; sie stellen die Adressenbits (das sind die Bits 27 und 28) dar, die das gewünschte Hauptspeichermodul auswählen. Es sei ferner darauf hingewiesen, daß das Signal MBA2740 in Übereinstimmung mit der

409816/10 90

übernoHuaenen und oben erläuterten Übereinkunft nicht mit hohen Pegel auftritt, da die Anweisung, für die dieses Signal kennzeichnend ist, "0" ist, wie dies von dem nächsten bis letzten Bit angezeigt wird, die geradzahlig sind. Obwohl die Anweisung, für die das Signal ΜΒΑ2Θ30 kennzeichnend ist, zutrifft bzw. "1" ist und obwohl das Signal mit hohem Pegel auftritt, ist das UND-Glied 620A nicht freigegeben. Deshalb sei erneut die Suche nach einem weiteren UND-Glied mit ν.er Freigabe-Eingangssignalen fortgesetzt, von denen zwei Eingangs signale die Signale NRECN13 und NIOCD1O sind. Es sei bemerkt, daß das UND-Glied 620 gemäß Fig. 7 an seinen sämtlichen Eingängen die Signale NRECN13, NI0CD10, MNBA2730 und MBA28J5O führt, ,daß die Anzahl des nächsten Bits bis zu dem letzten Bit der betreffenden Signale ungerade ist und Anweisungen kennzeichnet, die zutreffen bzw. "1" sind, weshalb diese Signale mit hohem Pegel auftreten. Treten sämtliche Eingangssignale des UND-Gliedes 620B mit hohem Pegel auf, so ist dieses UND-Glied übertragungsfähig und gibt ein Signal mit hohem Pegel an dem einen Eingangsanschluß der UND-Glieder 616B bzw. 622B ab. Das andere Eingangssignal der UND-Glieder 616B und 622B ist das Signal MNBZ3OO, welches die Anweisung liefert, daß die "Hauptspeichermodul-Nummer 3 nicht belegt ist". Diese Angabe trifft zu, weshalb das diese zutreffende Angabe bzw. Anweisung kennzeichnende Signal (das ist das Signal MNBZ3QO) mit hohem Pegel auftritt. Demgemäß ist ein zweites Freigabesignal für die UND-Glieder 616B und 622B bereitgestellt. Sind diese beiden UND-Glieder freigegeben bzw. übertragungsfähig, so wird das Sprungsignal bzw. Fortlaufsignal GO der Hauptspeicher-Folgesteuereinrichtung, nämlich das Signal NMGO31O, erzeugt, was bedeutet, daß dieses Signal mit hohem Pegel auftritt. Dieses Signal ist verfügbar, ua zu signalisieren, daß die Anwendung des

409816/1090

Speichermoduls Nr. 3 (das ist das vierte Spelchersbdiil) vorgenommen werden kann. Somit dürfte veranschaulicht sein, wie die detaillierten Verknüpfungsblockdlagraiaae in Verbindung mit den Signalna^men und der überaomiieiien Übereinkunft einem Fachmann auf dem vorliegenden Gebiet neigen, wie er die Erfindung,ohne übermäßig® Versuche anstellen zu müssen, auszuführen hat.

In Fig. 5B ist eine Schaltung gezeigt, die dazu herangezogen wird, Pufferspeicher- und Zentraleinheits-Anweisungen zu sperren, wenn die Eingabe/Ausgabe-Steuereinrichtung die Steuerung der Hauptspeicher-Folgesteuereinrichtung erlangt hat, wie dies bei dem vorhergehenden Beispiel der Fall war. Dabei werden insbesondere die NMGO-Signale von den verschiedenen Hauptspeichermodulen von den in Fig. 5B gezeigten UND-Gliedern 515B bis 518B aufgenommen und oderaäßig zusammengefaßt als ein Eingangssignal dem UND-Glied 575B zugeführt. Dieses Eingangssignal tritt mit hohem Pegel auf, wenn das Ausgangssignal irgendeines der UND-Glieder 515B bis 518B mit hohem Pegel auftritt. Die anderen Eingangssignale für das UND-Glied 575B werden über Inverter 572B und 574B sowie über die UND-Glieder 571B und 574B zugeführt. Um das UND-Glied 575B in den gesperrten Zustand zu bringen, müssen somit staatliche Eingangssignale der UND-Glieder 571B und 573B mit hohe« Pegel auftreten, oder alternativ dazu müssen die beiden Eingangssignale des UND-Gliedes 571B oder des UND-Gliedes 573B mit hohem Pegel auftreten· Tritt zumindest ein Eingangssignal des jeweiligen UND-Gliedes 571B bzw. 573B mit niedrigem Pegel auf und ist zumindest eines der UND-Glieder 515B bis 518B freigegeben bzw. übertragungsfähig, so ist das UND-Glied 575B freigegeben bzw. übertragungsfähig und liefert ein Signal NMS3Z10, welche» anzeigt, daß die

40 S B 16/1,09

7350202

Hauptspeicher-Folgesteuereinrichtung die Eingabe/Ausgabe-Steuereinrichtung bedient und belegt ist. Das NMSSZ-Signal wird auf hohem Pegel über das UND-Glied 576B festgehalten und bleibt auf hohem Pegel, bis die Hauptspeicher-Folgesteuereinrichtung die Bedienung d©r Eingabe/Ausgabe-Steuereinheit beendet hat. Es sei bemerkt, daß das NMSSZ-Signal dazu herangezogen wird, entweder die Abgabe eines Folge- bzw. Sprungsignals Go von dem Pufferspeicher zu einem bestimmten Speichermodul zu sperren oder zu ermöglichen, wie dies an den UND-Gliedern 551A und 552A gemäß Fig. 5A dargestellt ist. Wenn die Zentraleinheit oder eine Einheit in der Zentraleinheit ein Sprungsignal Go abgibt, was durch das Signal UNMGO an dem UND-Glied 515A gemäß Fig. 5A angedeutet ist, so wird in ähnlicher Weise ein entsprechendes NMSSZ-Signal (das ist ein Hauptspeicher-Folgesteuereinrichtungs-Belegtsignal) dazu herangezogen, das Zentraleinheits-Sprungsignal Go an dem UND-Glied 521A gemäß Fig. 5A zu sperren oder zuzulassen. Es dürfte somit ersichtlich sein, daß der Puffer bzw. Pufferspeicher und die Zentraleinheit gewissermaßen ausgesperrt werden, wenn die Eingabe/Ausgabe-Steuereinrichtung eine Steuerung der Hauptspeicher-Folgesteuereinrichtung erhält.

Im Hinblick auf Fig. 5A sei bemerkt, daß der Neueintellungs- , bzw. Neuordnungsbetrieb des Speichers erforderlichenfalls begonnen und von der Eingabe/AMsgab©-St©n©reinrichtung_f dem Puffer oder dar Zentraleinheit toenutat werden kann« War z.B. der Neuordnungsbetrieb bzw» neu g©ordnete Betrieb benutzt worden, so wird ein Signal MIG0R10 am Ausgang des Ver- . stärkers 504A erzeugt _s wean di<§ Signale NföSGY34. und NI0CT10 an den Eingangsanschlüssea d®s UND-Gliedes 50IA mit hohem Pegel auftreten. Das NRECY-Signal zeigt an_s daß der neuge-

409816/1090

ordnete Betrieb benutzt wird, wenn dieses Signal mit hohen Pegel auftritt; das NIOCT-Signal ist selbstverständlich ein Anforderungssignal von der Eingabe/Ausgabe-Steuereinrichtung .für den Speicherbetrieb. Bei mit hohem Pegel auftretenden Signalen NIGOR und NRECY an den beiden EingangsanschlUssen des UND-Gliedes 539A wird dieses UND-Glied übertragungsfähig, wenn auch das Signal NBUFA20 mit hohem Pegel auftritt. Die für das Signal NBUFA20 kennzeichnende Anweisung besagt, daß der einzige zugelassene Benutzer der Pufferspeicher ist; diese Anweisung ist nicht vorhanden bzw. richtig. Ist die betreffende Anweisung Jedoch vorhanden bzw. richtig, so muß das für diese Anweisung kennzeichnende Signal mit hohem Pegel auftreten, um das UND-Glied 539A freizugeben bzw. übertragungs fähig zu machen. Tritt das Signal NBUFA20 mit hohem Pegel auf, so ist das UND-Glied 539A freigegeben, wodurch ein verzögertes Eingangssignal mit hohem Pegel dem UND-Glied 547 A zugeführt wird, welches seinerseits in einer zuvor erläuterten Weise freigegeben wird und ein Ausgangssignal NIOCD1O hohen Pegels abgibt. Dieses Signal wird sodann der in Frage kommenden Auswahlschaltung zugeführt, und zwar zusammen mit dem Neuordnungsbetriebssignal NRSCY und den Adressenbits NBA27 und NBA28 für die Auswahl eines bestimmten Moduls. Der Auswahlvorgang ist dem zuvor erläuterten Normalbetrieb ähnlich.

Ist die Hauptspeicher-Folgesteuereinrichtung der Eingabe/ Ausgabe-Steuereinrichtung, der Zentraleinheit oder dem Pufferspeicher zugeordnet bzw. zugeteilt und sind miteinander in Wettbewerb stehende Einheiten ausgeschlossen worden, wie dies oben erläutert worden ist, so müssen die in Frage kommenden Einheiten von den Zuordnungen bzw. Zuteilungen in Kenntnis gesetzt werden. Um diese Aufgab· zu erfüllen, ist Hardware vorgesehen, die Z.uteilungs-Kennzeichensignale erzeugt (siehe Fig. 9). Die Zuteilungs-Kenn-

409Ö16/109Ü

zeichensignale zeigen an, daß die Zentraleinheit, der Pufferspeicher oder die Eingabe/Ausgabe-Steuereinrichtung eine Steuerung der Hauptspeicher-Folgesteuereinrichtung erhalten hat.

In Fig. 9 ist an Hand von Beispielen gezeigt, wie eines dieser Zuteilungs- bzw. Anweisungssignale erzeugt wird. Dem UND-Glied 639C werden drei Signale zugeführt, nämlich die Signale NCPOD1O, NI0CT21 und NBMGOOO. Gemäß der hier .übernommenen Übereinkunft ergibt sich, daß dann, wenn die Anweisung NCPOD vorhanden bzw. richtig ist (was dadurch angezeigt wird, daß die Anzahl von dem zweiten bis letzten Bit ungerade ist), das Signal NCP0D10 mit hohem Pegel auf; Wenn die Anweisung NIOCT nicht vorhanden ist vorhanden ist bzw. nicht zutrifft (was ebenfalls dadurch angezeigt wird, daß die Anzahl des zweiten bis letzten Bits gerade ist), so tritt das Signal MI0CT21 mit hohem Pegel auf. In entsprechender Weise tritt das Signal NBMGO an dem dritten Eingang des UND-Gliedes 639C mit hohem: Pegel auf, wenn der für dieses Signal kennzeichnende Zustand/vorliegt bzw./richtig ist. Dies bedeutet, daß dann, wenn das Signal NBMGO nicht vorhanden ist, das betreffende Signal mit hohem Pegel auftritt. (Die Anweisung oder Funktion, die durch das Signal NCPOD charakterisiert wird, stellt das Zentraleinheits-Sprungverzögerungssignal Go dar; die Funktion oder Anweisung, für die das Signal NIOCT kennzeichnend ist, stellt das Eingabe/Ausgabe-Steuereinrichtungssprungsignal Go dar, welches aus dem TaktSteuersignal abgeleitet ist; die Funktion oder Anweisung, für die das Signal NBMGO kennzeichnend ist, ist durch' das Puffer-Sprungsignal Go dargestellt). Das Verknüpfungsglied 640C ist dann Ubertragungsfähig bzw. freigegeben, wenn die drei Signale NIOCA, NKER und NMSSZ mit hohem Pegel auftreten. Diese Signale treten dann mit hohem

409816/1090

Pegel auf, wenn die für diese Signale Anweisung nicht vorhanden ist bzw» nicht zutrifft, was dadurch angezeigt wird, daß das nächste bis lstzte Bit geradzahlig ist. Die durch das Signal NIOCA charakterisierte Anweisung oder Funktion bedeutet lediglich die Eingabe/Ausgabe-Steuereinrichtung. Die durch das Signal IMIOR gekennzeichnete Anweisung oder Funktion bedeutet.eine Anforderung nach Reservierung der Hauptspeicher-Folgesteuereinrichtung für die Eingabe/Ausgabe-Steuereinrichtung, und zwar auch für den Fall, daß die Eingabe/Ausgabe-Steuereinrichtung nicht ein Sprungsignal Go abgegeben hat. Wenn alle diese Anweisungen vorhanden sind bzw. zutreffen, wird das für diese Anweisungen charakteristische Signal dem UND-Glied 640C mit hohem Pegel zugeführt. Wenn die betreffenden Signale mit hohem Pegel auftreten, wird das UND-Glied 640C übertragungsfähig, wodurch ein Signal hohen Pegels als viertes. Eingangssignal den UND-Gliedern 639C und 643C zugeführt wird. Damit wird das UND-Glied 639C übertragungsfähig, welches ein Signal hohen Pegels an den Verstärker 642C abgibt, der seinerseits das Signal NBUF015 erzeugt. Dieses Signal besagt, daß die Anweisung zutrifft, gemäß der die Hauptspeicher-Folgesteuereinrichtung dem Pufferspeicher zugeteilt ist. Deshalb tritt das Signal mit hohem Pegel auf. Das Signal tritt solange mit hohem Pegel auf, wie das NMSSZ-Signal oder das Hauptspeicher—· Folgesteuereinrichtungs-BeIegtsignal als ein Eingangssignal dem UND-Glied 641C zugeführt wird. Das andere Eingangssignal des UND-Gliedes 641C ist das zurückgekoppelte NBUFO-Signal. (Yorstehend ist gezeigt worden, wie das Hauptspeicher-Folgesteuereinrichtungs-Belegtsignal (NMSSZ) erzeugt worden ist| hierbei besteht eine Anwendung des Hauptspeicher-Steuereinrichtungs-Belegtsignals (NMSSZ) darin, die miteinander gewissermaßen in Wettbewerb stehenden Einheiten

40981 6/1090

davon auszuschließen, eine Steuerung der Hauptspeicher-Folge steuereinrichtung zu erreichen.)

Wenn eine bestimmte Einheit bzw. Einrichtung, die Eingabe/Ausgabe-Steuereinrichtung oder die Zentraleinheit, die Steuerung der Hauptspeicher-Folgesteuereinrichtung erlangt hat, kann, wie dies im Zusammenhang mit Fig. 3 gezeigt worden ist, die Hauptspeicher-Folgesteuereinrichtung ein Sprungsignal Go zu der Hauptspeichermoduladresse abgeben.

Es treten jedoch Zeitpunkte auf, zu denen es wünschenswert ist, die -Zuteilung zu der Zentraleinheit oder dem Pufferspeicher unberücksichtigt zu lassen bzw. zu überlaufen und die Steuerung der Hauptspeicher-Folgesteuereinrichtung der Eingabe/Ausgabe-Steuereinrichtung zuzuteilen. Dies kann auch dann geschehen, wenn der Zentraleinheit oder dem Pufferspeicher die Hauptspeicher-Folgesteuereinrichtung zugeteilt worden ist; es muß jedoch erfolgen, bevor die Hauptspeicher-Folge steuereinrichtung ein Belegtsignal abgegeben hat, welches andere Einheiten gewissermaßen aussperrt. Die Überlauf-Hardware zur Erfüllung dieser Aufgabe ist in Fig. 6 und 9 gezeigt. Im folgenden sei auf die Fig. 6 und 9 Bezug genommen. Außerdem sei angenommen, daß die Zentraleinheit oder der Pufferspeicher ein Sprungsignal Go abgegeben hat, welches von der Hauptspeicher-Folgesteuereinrichtung vor der Aufnahme eines Sprungsignals Go von irgendeiner weiteren im Wettbewerb stehenden Einheit aufgenommen worden ist. üa das bestimmte gewünschte Hauptspeichermodul nicht verfügbar ist, muß die Zentraleinheit oder die Pufferspeichereinheit darauf warten, bis das betreffende Modul verfügbar wird. Ferner sei angenommen, daß die Eingabe/Ausgabe-Steuereinrichtung während der Zeitspanne, während der die Zentraleinheit oder der

409816/1090

Pufferspeicher darauf warten, daß das Speichermodul verfügbar wird, wünscht, die Steuerung der Hauptspeicher-Folge steuereinrichtung zu erhalten und einen Eintrag in das Hauptspeichermodul vorzunehmen, wenn dieses nicht mehr belegt ist. Obwohl von der Zentraleinheit oder dem Pufferspeicher ein Sprungsignal Go abgegeben und von der Hauptspeicher-Folgesteuereinrichtung vor der Aufnahme des Sprungsignals 60 der Eingabe/Ausgabe-Steuereinheit aufgenommen worden ist, ist es unter diesen Bedingungen möglich, das Sprungsignal der Zentraleinheit oder des Pufferspeichers unberücksichtigt zu lassen bzw. zu überlaufen und die Steuerung der Hauptspeicher-Folgesteuereinrichtung an die Eingabe/Ausgabe-Steuereinheit zu übergeben, wenn das gewünschte Speichermodul verfügbar wird.

Um die betreffenden Verhältnisse an einem Beispiel zu veranschaulichen, sei erneut auf die Fig. 9 und 7 Bezug genommen, und zwar insbesondere auf das Verknüpfungsglied 624D. Dabei sei ferner angenommen, daß der Pufferspeicher eine Bedienung von dem Modul 0 des Hauptspeichers angefordert hat, daß jedoch das Modul 0 belegt ist. Dies wird dem UND-Glied 603A des Modulauswahlnetzwerks gemäß Fig. 7 wie folgt angezeigt: Das Signal NBONL1O, welches anzeigt, daß dem Pufferspeicher die Steuerung der Hauptspeicher-Folgesteuereinrichtung zugeteilt ist, tritt mit hohem Pegel auf; das Signal BNA2840, welches das Pufferadressenbit 28 anzeigt, ist kein ⁿ1"-Signal; (der obere lingangsanschlufl des UND-Gliedes 603A führt einen hohen Signalpegel,, wenn das Ausgangssignal des UND-Gliedes 60IA oder des UND-Gliedes 602A mit hohem Pegel auftritt). Bei diese» Beispiel tritt das Signal BNA274O mit hohen Pegel auf, da die Anweisung, für die dieses Signal kennzeichnend ist, vorhanden ist bzw. "1" ist und besagt, daß da» Pufferadressenbit 27 "Oⁿ

409816/1090

7350202

ist. Darüber hinaus tritt das Signal NRECN13 mit hohem Pegel auf; dieses Signal zeigt an, daß der Operationsbetrieb der Normalbetrieb ist und nicht der Neueinteilungs- bzw. Neuordnungsbetrieb. Soweit ist das UND-Glied 6O1A freigegeben, wodurch der obere Eingangeanschluß des UND-Gliedes 6O3A ein Signal hohen Pegels führt. Da bei diesem Beispiel angenommen worden ist, daß der Puffer bzw. Pufferspeicher einen Zugriff zu dem Modul gewünscht hat, welches Jedoch belegt war, tritt das Signal MNBZOCX) an dem UND-Glied 6O3A mit niedrigem Pegel auf, weshalb das UND-Glied 604A nicht freigegeben bzw. übertragungsfähig ist. Das Signal NMGOO1T tritt alt niedrigem Pegel auf, und das Hauptspeichermodul-O-Sprungsignal Go wird nicht abgegeben. Dies bedeutet, daß ein Zugriff zu dem Modul 0 nicht erfolgen kann.

Nunmehr sei angenommen, daß zu einem Taktzeitpunkt später die Eingabe/Ausgabe-Steuereinrichtung einen Zugriff zu demselben Speichermodul anfordert, auf welches der Pufferspeicher wartet. Es dürfte ersichtlich sein, daß dem Pufferspeicher die Steuerung der Hauptspeicher-Folgesteuereinrichtung zugeteilt worden ist und daß dieser auf den Hauptspeicher wartet. Unter diesen Bedingungen kann die Eingabe/Ausgabe-Steuereinrichtung die Pufferspeicher-Steuerung der Hauptspeicher-FoIg·steuereinrichtung unberücksichtigt lassen bzw. überlaufen und die Steuerung und den Zugriff zu dem Modul 0 des - ' Hauptspeichers dann erhalten, wenn dieses Modul verfügbar wird. Bezogen auf Fig. 9 sei bemerkt, daß ein Eingabe/Ausgabe-Steuereinrichtungssprungsignal MBMGOIS dem einen Eingangsanschluß des UND-Gliedes 69ID über einen Anschlußpunkt 69OD zugeführt wird. Venn alle übrigen, von der Eingabe/Ausgab·-Steuereinrichtung herkommenden und dem UND-Glied 691D zugtführten Eingangssignal· alt hohem Pegel auftreten, wird dieses UND-Glied freigegeben bzw. übertragungs-

409816/1090

fähig, wodurch es ein Eingangssignal hohen Pegels an den Verstärker 693D abgibt. Am Ausgang des Verstärkers 693D teilt sich das Signal in zwei Wege auf» Auf dem einen Weg gelangt das Signal durch den Inverter 695D, der ein Signal NI0CT20 erzeugt, welches mit niedrigem Pegel auftritt. Auf dem anderen Weg wird ein Signal NIOCT1O erzeugt, welches mit hohem Pegel auftritt. Das Signal NI0CT20 wird dem einen Singangsanschluß des UND-Gliedes 622D zugeführt, welches dadurch gesperrt wird und das Signal NBONLIO, welches anzeigt, daß dem Pufferspeicher die Steuerung der Hauptspeicher-Folgesteuereinrichtung zugeteilt worden ist, veranlaBt, einen niedrigen Pegel anzunehmen. Dieses mit niedrigem Pegel auf- tretende Signal NBONL1O wird dem UND-Glied 603A (Fig., 7) zugeführt, welches, wie zuvor gezeigt, sehr darauf gewartet hat, daß das Signal MNBZOOO,welches anzeigt, daß das Modul 0 des Hauptspeichers belegt ist, sich zu hohem Pegel hin ändert. Da zu diesem Zeitpunkt das Signal NBONL1Q mit niedrigem Pegel auftritt, besitzt der Pufferspeicher jedoch keine Steuerung der Hauptspeicher-Folgesteuereinrichtung mehr. Auch wenn das Signal MNBZOOO mit hohem Pegel auftreten würde, was anzeigte, daß das Modul 0 nicht mehr belegt wäre, könnte der Pufferspeicher keinen Zugriff zu dem Hauptspeicher erhalten. Somit dürfte ersichtlich sein, wie die Eingabe/Ausgabe-Steuereinrichtung verhindert hat, daß der Pufferspeicher Zugriff zu dem Hauptspeicher erhält. Nunmehr wird an einem Beispiel gezeigt, wie die Eingabe/Ausgabe-Steuereinrichtüng die Steuerung erhält.

Zurückkommend auf Fig. 9 sei bemerkt, daß gezeigt worden ist, wie zwei NIOCT-Signale an den Anschlußatiften 69&D und 6978 erzeugt worden sind, und zwar daa eine Signal/^M1^W-Signal, und das andere Signal ale ⁿO^w-Signal. Das Signal,

409816/1090

welches ait hohem Pegel auftritt, das ist das Signal NIO_~T1O, wird den Eingangsanschlüssen der UND-Glieder 501A und 54-1 a gemäß Fig. 5A zugeführt. Das Signal NRECN34 tritt mit hohem Pegel auf, da es sich hierbei nicht um einen Neuordnungsbzw. Neueinteilungsbetrieb handelt. Außerdem tritt das Signal NBUFA20 mit hohem Pegel auf, da die Anweisung, für dieses Signal kennzeichnend ist, zutrifft, das heißt "1" ist (dies bedeutet, daß der Pufferspeicher nicht die einzige Einricntung ist, die die Hauptspeicher-Folgesteuereinrichtung benutzt). Auf Grund der dem UND-Glied 54OA zugeführten beiaen Signale NRECN34 und NBUFA2O ist dieses UND-Glied freigegeoen bzw. übertragungsfähig, wodurch es ein weiteres Signal hohen Pegels als Eingangssignal dem UND-Glied 541A zuführt. Da die beiden Eingangssignale des UND-Gliedes 541A mit hohem Pegel auftreten, ist somit dieses UND-Glied freigegeben bzw. übertragungsfähig und gibt ein Signal hohen Pegels an die variable Verzögerungsleitung 543A über den Verstärker 542A ab. Das Signal hohen Pegels wird sodann dem einen Eingangsanschluß des UND-Gliedes 547A zugeführt. Dem anderen Eingangsanschluß des UND-Gliedes 547A wird ein Signal höhen Pegels dann zugeführt, wenn das Signal von irgendeinem der UND-Glieder 546A, 549A oder 55OA mit hohem Pegel auftritt. Es sei angenommen, daß die Eingabe/Ausgabe-Steuereinrichtung eine Leseoperation auszuführen wünscht. In dem Fall wird das UND-Glied 549A freigegeben, wenn das Signal NIWBK20 ' mit hohem Pegel auftreten wird. Das Signal hohen Pegels von dem "einbeinigen" UND-Glied 549A wird keinem weiteren Eingangsanschluß des UND-Gliedes 547A zugeführt, welches daraufhin freigegeben bzw. übertragungsfähig wird und über den Verstärker 548A das Signal NIOCD1O erzeugt. Das Signal NIOCD10 (das ist das verzögerte Eingabe/Ausgabe-Steuereinrichtungs-Sprungsignal) wird dem UND-Glied 606A gemäß Fig. 7 zugeführt.

409816/1090

Die anderen, dem UND-Glied 6O8A zugeführten Eingangssignal« treten ebenfalls mit hohem Pegel auf. Diese Eingangssignale sind folgende: Das Signal NRECN^3» welches den normalen Operationsbetrieb für den Hauptspeicher anzeigt; die Signale MBA274O und MBA284O, welche die Eingabe/Ausgabe-Steuereinrichtungs-Adressenbits 27 und 28 anzeigen, treten mit hohem Pegel auf und wählen daher das Hauptspeichermodul O aus. Treten sämtliche Eingangssignale des UND-Gliedes 608A mit hohem Pegel auf, so wird dieses UND-Glied freigegeben bzw, übertragungsfähig und gibt ein Eingangssignal hohen Pegels an das UND-Glied 6O5A ab. Wenn das andere Eingangssignal des UND-Gliedes 6O5A, das ist das Signal MNBZOOO, mit hohem Pegel auftritt (das heißt dann, wenn das Hauptspeichermodul Q nicht belegt ist), wird das betreffende UND-Glied übertragungsfähig und gestattet der Eingabe/Ausgabe-Steuereinrichtung die Steuerung des Hauptspeichermoduls 0 zu erhalten. Somit dürfte ersichtlich sein, wie die Eingabe/Ausgabe-Steuereinrichtung einen Überlauf ausführen und die Steuerung der Hauptspeicher-Folgesteuereinrichtung und des Hauptspeichers erhalten kann.

Im Zuge des Versuchs, die Steuerung der Zentraleinheit oder des Pufferspeichers unberücksichtigt zu lassen bzw. zu überlaufen, ist es für das Hauptspeichermodul 0 Jedoch möglich, daß es Während des Intervalls verfügbar wird, während-' dessen die Eingabe/Ausgabe-Steuereinrichtung sich im Verfahren des Überlaufene der Zentraleinheit oder des Pufferspeichers befindet. Unter diesen Umständen würde eine Zeitspanne der fehlenden Entscheidung und einer möglichen Falschanzeige darüber vorhanden sein, welche Einrichtung einen Zugriff zu dem Hauptspeicher erhalten hat und von der Hauptspeicher-Folgesteuereinrichtung bedient wird. In diesem Zusammenhang

409816/1090

sei z.B. die folgende Reihe von Bedingungen betrachtet, die eine Falschanzeige bzw. fehlerhafte Anzeige liefern würden. Ein Hauptspeichermodul-Sprungsignal für das Modul O, nämlich das Signal NMGOO1O wird über das UND-Glied 61OA und den Verstärker 612A abgegeben, wenn das Signal MNBZOOO (das bedeutet, daß das Hauptspeichermodul 0 nicht belegt ist) mit hohem Pegel auftritt, und zwar während der Zeitspanne, während der die Hauptspeicher-Folgesteuereinrichtung dem Pufferspeieher zugeteilt ist, und während der Zeitspanne, während der die Eingabe/Ausgabe-Steuereinrichtung versucht, den Pufferspeicher gewissermaßen zu überlaufen bzw. unberücksichtigt-zu lassen.

Gemäß Fig. 10 wird das Signal NMG0010 dem UND-Glied 625A zugeführt, welches das UND-Glied 630A freigibt bzw. in den übertragungsfähigen Zustand führt und zur Erzeugung des Signals NMG0R10 führt (das ist das Go-Rückstellsignal für den Hauptspeicher). Das Signal NMGOR10 wird dem einen Singangsanschluß des UND-Gliedes 634A zugeführt. Da dem anderen Anschluß des UND-Gliedes 634A das Signal NBUF014 zugeführt ist und da dieses Signal noch mit hohem Pegel auftritt, da

nämlich die Hauptspeicher-Folgesteuereinrichtung noch dem Pufferspeicher zugeteilt ist, wird das UND-Glied 634A freigegeben bzw. übertragungsfähig, wodurch es ein Go-Rückstellsignal NUGOR10 über den Inverter 635A an die Zentraleinheit abgibt. Dieses Signal zeigt an, daß die Hauptspeicfter-Folgesteuereinrichtung begonnen hat, den Pufferspeicher zu bedienen, wenn tatsächlich die Eingabe/Ausgabe-Steuereinrichtung diejenige Einrichtung ist, die die Hauptspeicher-Folgesteuereinrichtung zu bedienen hat. Das Überlauf-Sicherungsnetzwerk gemäß Fig. 6 verhindert diese Falechanzeige bzw. fehlerhafte Anzeige. Die Funktion des Überlauf-Sicherheitsnetzwerks besteht darin, das Hauptspeicher-

409816/109Ü

modul-Belegtsignal in dieser kritischen Zeitspanne fehlen« der Entscheidung an einer Zustandsänderung .zu hindern.

Im folgenden sei auf Fig. 6B Bezug genommen? <äas Sprungsignal Go, welches dem UND-Glied 501C oder a®m UND-Glied 502C zugeführt wird, wird über die variable Verzögerungsleitung 505C verzögert und dem einen Eingangsanschluß des UND-Gliedes 507C zugeführt. Da sämtliche Eingangsanschlüsse des UND-Gliedes 507C miteinander verbunden sind, ist dieses UND-Glied freigegeben bzw. übertragungsfähig, wenn lediglich sein Eingangssignal mit hohem Pegel auftritt. Die UND-Glieder 508C, 510C und 511C werden in diesem Netzwerk nicht benutzt, wie dies durch XOO angedeutet ist. Ist das UND-Glied 5O7C freigegeben, so wird sein Ausgangssignal dem Verstärker 509C und dem Inverter 512C zugeführt. Das Signal vom Ausgang des Inverters 512C wird den UND-Gliedern 501C bzw. 502C wieder zugeführt. Demgemäß werden die UND-Glieder 501C und 502C gesperrt, wenn das UND-Glied 507C freigegeben ist. Die variablen Verzögerungsleitungen 5O5C und 520C bewirken eine typische Schleifenverzögerung für die gerade beschriebene Schleife von etwa 115 Nanosekunden. Das Signal von dem UND-Glied 507C, welches dem Verstärker 509C und der Schleife zugeführt wird, die aus den UND-Gliedern 513C und 514C sowie der Verzögerungsleitung 515C» dem UND-Glied 521C und dem Verstärker 522C besteht, bewirkt die Srzeugung eines Signals NBSIN10, welches in typischer Weise um 50 Nanosekunden verzögert ist. Somit wird in einem Zeitabstand von jeweils 150 Nanosekunden ein 50-nsec-Impuls NBSIN10 erzeugt. (Es sei darauf hingewiesen, daß die Verzögerungeleitung 515C in Verbindung mit dem Ausgangaaignal des Ventarkers 509C einen 5O»n§ec-I»puls «rseugt, während die variable Verzögerungsleitung 5O5C in Verbindung »it der variablen Ver-

4ÖS816T/ 1090

zögerungsleitung 52OC eine 15O-nsec~Verzögerung hervorruft.) Das Pufferspeicher-Abtastsperrsignal (NBSIN) wird für einen Teil eines Taktimpulses benutzt, um die Hauptspeicher-Sammelleitungen 317 abzutasten, die in Fig. 3 dargestellt sind. Ferner dient das betreffende Signal für die Abgabe an eine Verriegelungsschaltung, wie sie in Fig. 6B gezeigt ist, um den Zustand belegter Leitungen festzuhalten, also den Zustand, in dem die betreffenden Leitungen ermittelt wora«n sind. Dies bedeutet, daß dann, wenn die belegten Leitungen belegt waren, diese in einem Belegtzustand gehalten würden. Wären die betreffenden Leitungen nicht belegt, so würden sie im nicht belegten Zustand während einer Verlängerung von etwa 15 Nanosekunden über den Taktimpuls hinaus gehalten werden. Auf diese Weise wäre genügend Zeit vorhanden, um Jegliche ünsicherheitsperiode während der Zeitspanne zu eliminieren, während der die Eingabe/Ausgabe-Steuereinrichtung den Wunsch haben könnte, die Zentraleinheit oder den Pufferspeicher zu überlaufen bzw. unberücksichtigt zu lassen. Deshalb werden die belegten Leitungen nicht aktiviert, um den Zustand umzuschalten; sie zeigen an, daß die Hauptspeicher-Folgesteuereinrichtung belegt ist. Auf diese Weise wird die Eingabe/Ausgabe-Steuereinrichtung gewissermaßen ausgesperrt, bevor sie eine Möglichkeit hat, die Zentraleinheit oaer den Pufferspeicher zu überlaufen.

Bezugnehmend auf Fig. 6B sei bemerkt, daß das Signal dem Verstärker 558C und dem Inverter 559C zugeführt wird. Das Signal von dem Verstärker 558C wird dem einen Eingangsanschluß des UND-Gliedes 555C,zugeführt. Der Verstärker 556C bildet zusammen mit dem UND-Glied 555C eine Verriegelungsschaltung, die die Speicherung des die Nichtbelegung des Hauptspeichermoduls 0 betreffenden Signals MNBZOOO und einen

4 0 9 8 1 6 / 1 0 9 ü

- 4τ ,

Umlauf in der Verriegelungsschaltung ermöglicht, solange sämtliche Eingangssignale des UND-Gliedes 555C auf hohem Pegel bleiben. Wenn demgegenüber das Hauptspeichermodul O belegt wird (das heißt dann, wenn das Signal MNBZOOO mit niedrigem Pegel und das Signal MNBZO1T mit hohem Pegel auftritt) bewirkt das durch den Inverter 559C invertierte Signal NBSIN10 eine Sperrung des UND-Gliedes 554C, was dazu führt, daß das Signal MNBZOOO mit niedrigem Pegel auftritt. Dies zeigt an, daß das Hauptspeichermodul 0 belegt ist. Diese Anzeige bleibt solange erhalten, wie das Signal NBSIN1O mit hohem Pegel auftritt. Die betreffende Zeitspanne beträgt in typischer Weise 50 Nanosekundenj damit steht eine ausreichend lange Zeitspanne zur Verfügung, um die kritische Periode fehlender Entscheidung zu überwinden.

Nachdem im Vorstehenden eine bevorzugte Ausführungsform der Erfindung erläutert worden ist, sei im folgenden ein Begriffsverzeichnis gegeben.

409816/1090

Begriffsverzeichnis

Signal-Verknüpfungsbezeichnung

NBUF011

NBUF012

NBUF013 NBUF015 NBUF016

NMA211R NMA221R NMA231R NMGO010 NMGO110 NMGO210 NMGO310 NMBZ000 MInLBZ 100 MNBZ200 NMBZ300 UBAP330 NUA3B10 UBA2830 NCONL10

NCPOD10 NUS2N10

Definitionen

Dem Puffer oder der Zentraleinheit zugeordnetes Kennzeichensignal 1 Dem Puffer oder der Zentraleinheit zugeordnetes Kennzeichensignal 2 Dem Puffer oder der Zentraleinheit zugeordnetes Kennzeichensignal 3 Dem Puffer oder der Zentraleinheit zugeordnetes Kennzeichensignal 5 Dem Puffer oder der Zentraleinheit zugeordnetes Kennzeichensignal 6 Hauptspeicher-Adressenbits 21

η η 22

ti » 23

Hauptspeichermodul-0--Sprungsignal

" -1-Sprungsignal ¹¹ -2-Sprungsignal

¹¹ -3-Sprungsignal Hauptspeichermodul-0 nicht belegt

" -1 nicht belegt ⁿ -2 nicht belegt

¹¹ -3 nicht belegt Zentraleinheits-Adressenparitätsbit Zentraleinheits-AdressenbytB-2-Paritätsprüfung Zentraleinheits-Adressenbit 28 Der Zentraleinheit allein zugeordnetes Kennzeichensignal
Zentraleinheits-Foitgang verzögert Auswahl des unteren Zentraleinheitsmoauls für einen Neuordnungsbetrieb

409816/1090

Signal-Verknüpfungsbezeichnung

NUS2A10

NUGOR10 MBAP230 NIA3B10 NIOC010 NIOCA20 NMIOR20 NIOCD10 NIS2N10

NIS2A10 NIOCT10

NBUFA20 BNMGO10 BNAP330 NBA3B10 NB0NL11

NMBGO10

- 43 -

Definitionen

Auswahl des oberen Zentral®inheitsmoduIs für einen Neuordnungsbetrieb
Zentraleinheits-Fortgangs-Rüekstellsignal Eingabe/Ausgabe-Steuereinrichtungs-Adressenparitätsprüfbit 2
Eingabe/Ausgabe-Steuereinrichtungs-Adressenbyte-3~Paritätsprüfung
Eingabe/Ausgabe-Steuereinrichtungs-Steiiei-funktionszuordnungskennzeichen
Eingabe/Ausgabe-Steuereinrichtung nicht allein

Eingabe/Ausgabe-Steuereinrichtungsreservierung nein

Eingabe/Ausgabe-Steuereinrichtungs-Fortgang verzögert
Eingabe/Ausgabe-Steuereinrichtungs-Auswahl des unteren Moduls für ©inen Neuordnungsbetrieb.
Eingabe/Ausgabe-Steuerelnriehtuögs-Auswahl des oberen Moduls für ©inen Neuordnungsbetrieb
Eingabe/Ausgäbe-Steuereinriohtungs-.übergang zur Hauptspeicher-Folgesteuereinrichtung
Puffer nicht allein
Puffer-Sprung

Puffer-Adressenparitätsbit 3
Puf f er.adressenbyte-3-Paritäteprüf«ng Puffer-alleiniges Zuordnungskeimzeichnungssignal '

Eingabe/Ausgabe-Steuereinrichtungs-Sprungsignal zum Puffer .

4 0 9 8 16/1090.

Signal-Verknüpfungs· bezeichnung

MBRWS10

NBS2N10 NBS2A10

NRECN13 NRECY13 NRECN14 NRECY14 NMSSZ10 NAPCB10 NIAPC10

NAPMD10 NAP3010

NMSSZ42

UBA2730 NMA211T

NMA221T NMA231T NMA241T NMA251T NMA261T

Definitionen

Eingabe/Ausgabe-Steuereinrichtungs-Schreibsignal

Puffer-Auswahl des unteren Moduls für Neuordnungsbetrieb

Puffer-Auswahl des oberen Moduls für Neuordnungsbetrieb kein Neuordnungsbetrieb

neugeordneter Hauptspeicher ja (Verstärker 5) Hauptspeicher-kein Neuordnungsbetrieb Hauptspeicher-neugeordnet ja (Verstärker 4) Hauptspeicher belegt Adressenparitätsprüfung gesperrt Eingabe/Ausgabe-Steuereinrichtungs-AdressenparitätsprÜfung gesperrt Adressenparitäts-Betriebsart Eingabe/Ausgabe-Steuereinrichtungs-Adressenbyte-3-Paritätsprüfung Hauptspeicher-Folgesteuereinrichtung nicht belegt

Zentraleinheits-Adressenbit Adressenbit 21 zum Hauptspeicher-Trennstellensignal

Adressenbit' 22 zum Hauptspeieher-Trennstellensignal

Adressenbit 23 zum Hauptspeicher-Trennstellensignal

Adressenbit 24 zum Hauptspeicher-Trennstellensignal

Adressenbit 25 zum Hauptspeicher-Trennstellensignal

Adressenbit 26 zum Hauptspeicher-Trennstellensignal

4098 16/ 1 0.9

Signal-

Verknüpfungs-

bezeichnunp

NMGO01T

NMGO11T

NMG021T

NMGO31T

MBA211S

NMGOR1S NBA221S

MBA231S MBA241S MBA251S

Definitionen

Trennstellen-Sprungsignal zum Haupt·» speicher-Fqlgesteuereinrichtungsmodul O Trennstellen-Sprungsignal zum Hauptspeicher-Folgesteuereinrichtungsmodul 1 Trennstellen-Sprungsignal zum Hauptspeicher-Folgesteuereinrlchtungsmodul 2 Trennstellen-Sprungsignal zum Hauptspeicher-Folgesteuereinrichtuhgsmodul 3 Trennstellen-Sprungsignal für Hauptspeicrier-Folgesteuereinrichtungsmodul nicht verwendet Trennstelleh-Sprungsignal für Hauptspeicuer-FolgeSteuereinrichtungsmodul nicht verwendet Eingabe/Ausgabe-Steuereinrichtungsadresse zum Hauptspeicher-Folgesteuereinrichtungsbit 21 ■ generelle Sprungrückstellung in der Hauptspeicher-Folgesteuereinrichtung Eingabe/Ausgabe-Steuereinrichtungsadressenbit 22 zur Hauptspeicher-Folgesteuereinrichtung

Eingabe/Ausgabe-Steuereinrichtungsadressenbit 23 zur Hauptspeicher-Folgesteuereinrichtung

Eingabe/Ausgabe-Steuereinrichtungsaciressen. bit 24 zur Hauptspeicher-Folgesteuereinrichtung

Eingabe/Ausgabe-Steuereinrichtungsadressenbit 25 zur Hauptspeicher-Folgesteuereinrichtung

409816/1090

Signal-Verknüpfungs bezeichnung

MBA261S

MBA271S

MBA281S

NXÜ
MBAP21S

MBAP31S MBG0R1S MBRWS1S MBMG01S

MMP4810

MMP4910 MMP5O10

Definitionen

Eingabe/Ausgabe-Steuereinrichtungsadressenbit 26 zur Hauptspeicher-Folgesteuereinrichtung

Eingabe/Ausgabe-Steuereinrichtungsadressenbit 27 zur Hauptspeicher-Folgesteuereinrichtung

Eingabe/Ausgabe-Steuereinrichtungsadrtssenbit 28 zur Hauptspeicher-Folgesteuereinrichtung nicht benutzt

Eingabe/Ausgabe-Steuereinrichtungs-Adressenparitätsbit 2 zur Hauptspeicher-Folge steuereinrichtung Eingabe/Ausgabe-Steuereinrichtungs-Adressenparitätsbit 3 zur Hauptspeicher-Folge steuereinrichtung Hauptspeicher-Folgesteuereinrichtuntss-Sprungrückstellung zur Eingabe/Ausgabe-Folge steuereinrichtung

Eingabe/Ausgabe-Steuereinrichtungs-Leseoder-Schreib-Signal an Hauptspeicher-Folge steuereinrichtung

Eingabe/Ausgabe-Steuereinrichtungs-Sprungsignal durch Hauptspeicher-Folgesteuereinrichtung zum Puffer

Eingabe/Ausgabe-Steuereinrichtungs-Schreibdaten zum Paritätsprüfbit Eingabe/Ausgabe-Steuereinrichtungs-Schreibdaten zum Paritätsprüfbit Eingabe/Ausgabe-Steuereinrichtungs-3c oreibdaten zum Paritätsprüfbit

409816/109Ü

Signal-

Verknüpfungs-

bezeichnung

MMP5110 MMP5210

MMP5310 MMP5410

NBCGOI0 MMP5510

MMP5610 MMP5710 MMP5810 MMP5910 MMP6O10 MMP6110 MMP6210 MMP6310 MMPP710 NIBP010

Definitionen

Eingabe/Ausgabe-Steüereinrichtungs-Schreib-

daten zum Paritätsprüfbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreib-

daten zum Paritätsprüfbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreib-

daten zum Paritätsprüfbit

Eingabe/Ausgabe-Steuereinrichtungs-Schröib-

daten zum Paritätsprüfbit

Puffer- oder Zentraleinheits-Sprung

Eingabe/Ausgabe-Steuereinrichtungs-Schreib-

daten zum Paritätsprüfbit

Eingabe/Ausgabe-Steuereinrichtungs-Sehreib-

daten zum Paritätsprüfbit

Eingabe/Ausgabe-Steuereinrichtungs-Sehreib-

daten zum Paritätsprüfbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreib-

daten zum Paritätsprüfbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreib-

daten zum Paritätsprüfbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreib-

daten zum Parität sprüfbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreib-

daten zum Paritätsprüfbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreib-

daten zum Paritätsprüfbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreib-

daten zum Paritätsprüfbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreib-

datenparitätsprüfbyte

Eingabe/Aus gäbe-Steuere inrichtungsbyte-0-

Paritätsfehlerprüfung

4098-16/ 1090

Signal-Verknüpfungsbezeichnung

NIBP110

NIBP210

NIBF310 NIBP410

NBBP010 NBBP110 NBBP210 NBBF310 NBBP410 NBBP510 NBBP610 KBBP710

BNP4910 BNP5O10 BNP5110 BMP5210

Definitionen

Eingabe/Ausgabe-Steuereinrichtungsbyte-1-Paritätsfehlerprüfung

Eingabe/Ausgabe-Steuereinrichtungsbyte-2-Paritätsfehierprüfung

Eingabe/Ausgabe-Steuereinrichtiangsbyte-5-Paritätsfehlerprüfimg

Eingabe/Ausgabe-Steuereinrichtungsbyte-M--Paritätsfehlerprüfusig

Eingabe/Aus gabe-Steuere inricfetungsbyte-'i-Paritätsfehlerprüfung

Eingabe/Ausgabe-Steuer® inrichtungs-Sclireib-.datenbyte=6-Parität Pufferbyte-0-Paritätsfehlerprüfung Pufferbyte-1-»Paritätsfehls' prüfung Pufferfoyte-2»Paritäts£ehlerprüfung Pufferbyte°3"Paritäts£©hlerprüfung Pufferbyte-4-Paritätsfehlerprüfung Pufferbyte-5-Paritätsfehlerprüfung Pufferbyte-6-Paritätsfehlerprüfuag Pufferbyte-7-ParitätBfehlerprüfung Zentraleinheits«Schreibdaten zum Pai'itätsprüfbit

Zentraleinheits-Schreibdaten zum Paritätsprüfbit

Zentraleinheits-Schreibdaten zum Paritätsprüfbit

Zentraleialieits-Scnreibdaten zum Paritätsprüfbit

Zentraleinheits-Schr@ibd.aten zum Paritätsprüfbit

4098 1 6/109 Ü.

Signal-Verknüpfungebezeichnung

BNP5310 BNP5410 BNP5510 BNP5610 BNE5710 BNP5810 BNP5910 BNP6O10 BNP6110 BNP6210 BNP6310 BNPP710 NICYC10

NCCYC10 NBCYC10 NIETM10

NINET10

- 49 -

Definitionen

Zentraleinheits-Schreibdaten zum Paritätsprüfbit 53

Zentraleinheits-Schreibdaten zum Paritätsprüfbit 54

Zentraleinheits-Schreibdaten zum Paritä tsprüfbit 55

Zentraleinheits-Schreibdaten-zum Paritätsprüfbit 56 "

Zentraleinheits-Schreibdaten zum Paritätsprüfbit 57

Zentraleinheits-Schreibdaten zum Paritätsprüfbit 58

Zentraleinheits-Schreibdaten zum Paritätsprüfbit 59

Zentraleinheits-Schreibdaten zum Paritätsprüfbit 60

Zentraleinheits-Schreibdaten zum Paritätsprüfbit 61

Zentraleinheits-Schreibdaten zum Paritätsprüfbit 62

Zentraleinheits-Schreibdaten zum Paritätsprüfbit 63

Zentraleinheits-Scnreibdäten-Paritätsprüfbyte 7

Eingabe/Ausgabe-Steuereinriehtungszyklua, intern erzeugt

Zentraleinheitszyklus, intern erzeugt Pufferzyklus, intern erzeugt Eingabe/Ausgabe-Steuereinrichtungs-Schreib-Abänderungs-Verriegelung
Eihgabe/Ausgabe-Steuereinrichtung, Verriegelung eines wieder auftretbaren Fehlers

0 9 816/1090

Signal-Verknüpfungabezeichnung

NIAPB10 MNIME10 NI¥£S10 NIOC034 NCETM10 NCNET10

NUAPB10 MNCME10 NCWES10 NCP0036 MNWAB10

UBWAB30 ÜNINT30 NIDPC11 NBETM10 NHÄKC00 NIAKS20

NBAKS20 NCAKS20 NINXM10

Definitionen

Eingabe/Ausgabe-Steuereinrichtungsparitptsprüfsperrung

Eirigabe/Ausgabe-Steuereinrichtungs-Ausbiendparitätsfehler

Austastung eines nicht wiederauf tretbareη Fehlers

Eingabe/Ausgabe-Steuereinrichtungssignal zur Hauptspeicher-Folgesteuereinrichtunt Zentraleinheit, Schreibabänderungsverriegelung

Zentraleinheit, Verriegelung eines wiecierauftretbaren Fehlers
Zentraleinheit, Paritätsprüfsperrung Zentraleinheits-Ausblendparitätsfehler Austastung eines nicht wiederauftretbaren Fehlers

Zentraleinheit, zugeordnete Steuerung der Hauptspeicher-Folgesteuereinrichtung Eingabe/Ausgäbe-Steuereinrichtung-Schreibänderung

Zentraleinheits-Schreibänderung Zentraleinheits-Auslösung
Sperrung der Datenparitätsprüfung Puffer-Schreibänderungsverriegelung Speicherquittungssteuerung-nein Eingabe/Ausgabe-Steuereinrichtungsquittungnein

Puffer-Quittung-nein
Zentraleinheits-Q\iittung-nein Eingabe/Ausgabe-Steuereinrichtung, keine vorhandene Speicherprüfung

409816/1090

Signal-Verknüpfungs= bezeichnung

NIOCT10

NUNXM10 NCP0016

NBNXM10 NBUF015

MJS1C10 NB&ER10 NBERS10 NBRSRI0 NIBP610

NIBP710

MBACK10 K.U4CK10

NMBZ100 NMBZ200 NMBZ300 NTACK10

Definitionen

Sprungsignal

Zentrale inn®It, keine vorhandene'Speiche r

prüfung

der Zentraleinheit zugeordntte Steuerung

der H&uptsp@ieiaer<»P©lg<8steu©reinrielrturig

Puffer, kein© worh&nuMn® Speicherprüfur^

dem Puffer zugeordnet© Steuerung der

Haupts

Puffer, nicht wiederauftretbarer Fehler

Puffer, wi©d@raisftretbarer Fehler

Eingabe

haft e-Byt©~6

Eingabe/Ausgabe-Steuareinrichtungj fehler

Singabe/Ausgab@»St@u@reinrichtung, fehler

Puffer-Steuer® iariefotmgsquittung Zentrale inhe it g=>Quittung . ,

Hauptspeicher-Folgesteuereiisrichtungsmodul 0 nicht belegt

Hauptspeicher-FolgeSteuereinrichtungsmodul 1 nicht belegt

Hauptspeieher-Folgesteuereinrichtungsmodul 2 nicht belegt

Hauptspeieher-F©lg@st©uerel3sriGhtungsm©dul 3 nicht belegt

Quittung, milche die Hauptsp@icher=Folgesteuer@inrichtyagsb®l©g«ag zurückstellt

98 1 6/1 0.9,0 ,.

Signal-Verknüpfungs be zeichnung

NBNEM10 NIAPC10 NIDPC10 NIDPC30 NBRDS10 NREC110 NREC210 NRECY11 NRECY12 NRECY13 «RECY14 NRECN11

NRECN12 NRECN13 NRECN14 NBNET10 MBA0830

MBA0930

MBA1030

Definitionen

Puffer, nicht vorhandene Speicherprüfung Sperrung der Adressenparitätsprüfung Sperrung der Datenparitätsprüfung Sperrung der Datenparitätsprüfung Puffer/Zentraleinheits-Leseabtastung Neuordnungsbetrieb R1 Neuordnungsbetrieb R2 Hauptspeicher-Neuordnungsbetriebssteuerung

ti

Hauptspeicher, keine Neuordnungsbetriebssteuerung 1

Hauptspeicher, keine Neuordnungsbetriebssteuerung 2

Hauptspeicher, keine Neuordnungsbetriebssteuerung 3

Hauptspeicher, keine Neuordnungsbetriebssteuerung k

Pufferj keine Neuordnungs-Fehlerverriegelungsabtastung 1

Eingabe/Ausgabe-Steuereinrichtung zum Hauptspeicher-Folgesteuereinrichtungs- _ , Adressenbit

Eingabe/Ausgabe-Steuereinrichtung zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit

Eingabe/Ausgabe-Steuereinrichtung zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit

409816/1090

Signal-

Verknüpfurigs-

bezeichnung

MBA1130

MBA1230 MBA1330 MBA1430

NBS2A10 NBS2N10 NINXM10 NUNXM10

NBNXM10 NINM210

NINM110 NINM010 X00

NRCG100

MBA0830

Definitionen

Eingabe/Ausgabe-Steuereinrichtung zmn Hauptspeicher-Folgesteuereinrichtungs-Adressenbit 11

Eingabe/Ausgabe-Steuereinrichtung zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit 12 .

Eingabe/Ausgabe-Steuereinrichtung zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit 13

Eingabe/Ausgabe-Steuereinrichtung zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit 14

Puffer, Auswahl des oberen Moduls im Neuordnungsbetrieb

Puffer, Auswahl des unteren Moduls im Neuordnungsbetrieb

Eingabe/Ausgabe-Steuereinrichtung, nicht vorhandene Speicherprüfung Zentraleinheit, nicht vorhandene Speicherprüfung

Puffer, nicht vorhandene, Speicherprüfung Eingabe/Ausgabe-Steuereinrichtung, nicht vorhandenes Speicherprüfbit 2 Eingabe/Ausgabe-Steuereinrichtung, nicht vorhandenes Speicherprüfbit 1 Eingabe/Ausgabe-Steuereinrichtung, nicht vorhandenes Speicherprüfbit 0 Erde

Verknüpfungswert 1

Eingabe/Ausgabe-Steuereinrichtung zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit 8

409 816/1090

Signal-Verknüpfungsbezeichnung

MBÄ0930 MBA1030 MBA1130 MBA1230 MBA1330 MBA1430

NIRC010 NIRC110 NIRC210 NIRC310 NIRC410 NUNM210 NUNM110

Definitionen

Eingabe/Ausgabe-Steuereinrichtung zun.

Hauptspeicher-Folgesteuereinrichtungs-

Adressenbit 9

Eingabe/Ausgabe-Steuereinrichtung zum

Hauptspeicher-Folgesteuereinrichtungs-

Adressenbit 10

Eingabe/Ausgabe-Steuereinrichtung zum

Hauptspeicher-Folgesteuereinrichtungs-

Adressenbit 11

Eingabe /Ausgabe-Steuereinrichtung zuir.

Hauptspeicher-Folgesteuereinrichtun ;s-

Adressenbit 12

Eingabe/Ausgabe-Steuereinrichtung zuir

Hauptspeicher-Folgesteuereinrichtunys-

Adressenbit 13

Eingabe/Ausgabe-Steuereinrichtung zijiii

Haupt speicher-Folge steuere inr ichtur.gs-

Adressenbit 14

Eingabe/Ausgabe-Steuereinrichtungs-

Neuordnungsbit 0

Eingabe/Ausgabe-Steuereinrichtungs-

Neuordnungsbit 1

Eingabe/Ausgabe-Steuereinriehtungs-

Neuordnungsbit 2

Eingabe/Ausgabe-Steuereinrichtungs-

Neuordnungsbit 3

Eingabe/Ausgabe-Steuereinrichtungs-

Neuordnungsbit 4

Zentraleinheit, nicht vorhandenes

Speicherprüfbit 2

Zentraleinheit, nicht vorhandenes

Speicherprüfbit 1

0 9 816/1090

Signal-Verknüpfungsbezeichnung

NUNM010

NURC010 I¹IURC110 NURC210 NURC310 NURC410 NBNM210 NBIvIM110 NBNM010 NBRC210 BNA1430 NBAC110 NBRC010

NBRC410 NINM310

NINI4410 NINM510 ΝΙΝΙΊ810 ·ΝΙΙχΙΜ710 NINM610 NUNM410

Definitionen

Zentraleinheit, nicht vorhandenes Speicherprüfbit 0
Zentraleinheits-Neuordnungsb^t 0

I!	It	1
η	!8	.-2
Il	η	3
I!	η	4

Puffer, nicht vorhandenes SpeicherprüfLit

Puffer-Neuordnungsbit 2
Zentraleinheits/Puffer-Adressenbit 14 Puffer-Neuordnungsbit 1

Eingabe/Ausgabs-Steuereinrichtungi, nicht

vorhandenes Speicherprüfbit 3

Eingabe/Ausgabe-Steuereinrichtmig j niciit

vorhandenes Speicherprüfbit 4

Eingabe/Ausgabe-Steuereinrichtungj nicht

vorhandenes Speicherprüfbit 5

Eingabe/Ausgabe-Steuereinrichtung, nicht

vorhandenes Speicherprüfbit 8

Eingabe/Ausgabe-Steuereinrichtung, nicht

vorhandenes Speicherprüfbit 7

Eingabe/Ausgabe-Steuereinrichtmigi nicht

vorhandenes Spsicherprüfbit 6 Zentraleinheit, nicht vorhandenes Speicherprüfbit 4

409816/1090

Signal-Verknüpfungsbezeichnung

NUNM510 NUNM310 NUNM810 NUMM710 NUNM610

NBKM410 NBNM510 NBNM810 NBNM710 NBNM610 NUMRE1S NURER1S NUNER1S NUWRC1S

UNMMN1S UNMK01S UNMM11S UNMM21S NUNEM1S

UNR241S

Definitionen

Zentraleinheit, nicht vorhandenes

Speicherprüfbit 5

Zentraleinheit, nicht vorhandenes

Speicherprüfbit 3

Zentraleinheit, nicht vorhandenes

Speicherprüfbit 8

Zentraleinheit, nicht vorhandenes

Speicherprüfbit 7

Zentraleinheit, nicht vorhandenes

Speicherprüfbit 6

Puffer, nicht vorhandenes Speicherprüfbit

Q -7

Hauptspeicher zur Zentraleinheit,, lese Datenfehler

Hauptspeicher zur Zentraleinheit, wieder auftretbarer Fehler

Hauptspeicher zur Zentraleinheit, nicht wieder auftretbarer Fehler Hauptspeicher zur Zentraleinheit, Schreiben unwirksam gemacht

Zentraleinheits-Betriebsanforderung (-1) Zentraleinheits-Betriebsanforderung Zentraleinheits»Betriebsanforderung Zentraleinheits-Betriebsanforderung Hauptspeicher zur Zentraleinheit, nicht vorhandener Speicher

Zentraleinheit zum Hauptspeicher, Neuordnungsbetrieb

9816/1090

Signal» Verknüpfungsbezeichnung

UNRC11S NMACK1S NMRDS1S NMRER1S NMNER1S

NMERS1S NMWRC1S

MNACK1T MNRDS1T

MNR3R1T MNNER1T

MNERSIT

MNWRC1T

Definitionen

Zentraleinheit zum Hauptspeicher, Neuordnungsbetrieb Hauptspeicher zur Eingabe/Ausgabe-Steuereinrichtung, Speicherquittung Hauptspeicher zur Eingabe/Ausgabe-Steuereinrichtung, Leseabtastung Hauptspeicher zur Eingabe/Ausgabe-Steuereinrichtung, auftretbare Abtastung Hauptspeicher zur Eingabe/Ausgabe-Steuereinrichtung, nicht wiederauftretoarer , Fehler -

Hauptspeicher zur Eingabe/Ausgäbe-Steuereinrichtung, Fehlerabtastung Hauptspeicher zur Eingabe/Ausgäbe-Steuereinrichtung, Schreiben unwirksam gemacht

Hauptspeicher zu Hauptspeicher-Folgesteuereinrichtung, Quittungs-Trennstellensignal Hauptspeicher zu Hauptspeicher-Folgesteuereinrichtung, Leseabtastungs-Trennstellensignal

Hauptspeicher zu Hauptspeicher-Folgesteuereinrichtung, Trennstellensignal betreffend > wiederauftretbaren Fehler

Hauptspeicher zu Hauptspeicher-Folgesteuereinrichtung, Trennstellensignal betreffend nicht wieder auftretbaren Fehler Hauptspeicher zu Haupt speicher-Folge steuereinrichtung, Fehler-Abtasttrennstellensignal Hauptspeicher zu Hauptspeicher-Folgesteuereinrichtung, Trennstellensignal, Schreiben unwirksam gemacht

409.816/1090

Signal-

Verknüpfungs-

bezeichnung

MNSEC1T

NMMM01T NMMM11T NKMM21T MNBZ01T MNBZ11T MNBZ21T

MNBZ31T

BNA0830 BNA0930 BNA1030

Definitionen

Hauptspeicher zu Hauptspeicher-Folgesteuereinrichtung, Einzelfehler-Korrekturtrennstellensignal

Hauptspeicher zu Hauptspeicher-Folgesteuereinrichtung, Fehlerprüfbetriebsbit-0-Trerinstellensignal

Hauptspeicher zu Hauptspeicher-Folgesteu::xeinrichtung, Fehlerprüfbetriebsbit-1-Tre.instellensignal

Hauptspeicher zu Hauptspeicher-Folgesteuereinrichtung, Fehlerprüfbetriebsbit-2-Trennstellensignal

Hauptspeicher zu Hauptspeicher-Folgesteuereinrichtung, Modul-O-Belegt-Trennstellensignal

Hauptspeicher zu Hauptspeicher-Folgesteuereinrichtung, Modul-1-Belegt-TrennsteIlensignal

Hauptspeicher zu Hauptspeicher-Folgesteuereinrichtung, Modul-2-Belegt-Trennstellensignal

Hauptspeicher zu Hauptspeicher-Folgesteuereinrichtung, Modul-3-Belegt-Trennstexlensignal

Zentraleinheit/Puffer- zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit Zentraleinheit/Puffer- zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit Zentraleinheit/Puffer- zum Hauptspeicner-Folgesteuer einrichtungs-Adressenbit

409816/1090

Signal-Verknüpfungs bezeichnung

BNA1130

BNA1230

BNA1330

BNA1430

BNA1530

BNA1630

BNA1730

BNA1830

BNA1930

BNA2030

BNA2130

BNA2230

BNA2330

MBA0830

MBA0930

Definitionen

Zentraleinheit/Puffer- zum Hauptspeicher-Folge steuereinrichtungs-Adressenbit Zentraleinheit/Puffer- zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit Zentraleinheit/Puffer- zum Hauptspeicir^r-Folgesteuereinrichtungs-Adressenbit Xi; Zentraleinheit/Puffer- zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit ΛΙ* Zentraleinheit/Puffer- zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit Zentraleinheit/Puffer» zum Hauptspeicher-Folge steuere inri chtungs-Adre s senbit Zentraleinheit/Puifer- zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit Zentraleinheit/Puffer- zum Hauptspeicher-Folge steuere inrichtungs-Adre ssenbit Zentraleinheit/Puffer- zvm Hauptspeicher-Folgesteuereinrichtüngs-Adressenbit Zentraleinheit/Puffer- zum Hauptspeicher-Folge steuere inrichtungs-Adre s senbit Zentraleinheit/Puffer- zum Hauptspeicher-Folge steuereinrichtungs-Adressenbit Zentraleinheit/Puffar- zum Hauptspeicher-Folgesteuereinrichtungs-Adressenbit Zentraleinheit/Puffer- zum Hauptspeicher-Folge steuereinrichtungs-Adressenbit Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit

Eingabe/Ausgabe-Steuereinriehtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit

4098 16/1090

Signal-Verknüpfungs- bezeichnung

MBA1030 MBA1130 MBA1230 MBA1330 MBA1430 MBA1530 MBA1630 MBA1730 MBA1830 MBA1930 MBA2030

Definitionen

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 10

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 11 '

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 12

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adresseribit 13

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 14

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 15

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 16

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 17

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 18

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 19

Eingabe/Ausgabe-Steuereinrichtung zux Hauptspeicher-Folgesteuereinrichtung, Adressenbit 20

409816/1090

Signal-Verknüpfungs- bezeichnung

MBA2130 MBA2230 MBA2330 MBA2430 MBA2530 MBA2630 MBA2730 IV1BA2830

NBAPB10 NIAPB10

NUAPB10 MBAP11S

MBAP230

Definitionen

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 21

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 22 .
Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 23

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 24

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 25

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 26

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 27

Eingabe/Ausgabe-Steuereinrichtung zur Hauptspeicher-Folgesteuereinrichtung, Adressenbit 28

Puffer-Adressenparitätsprüxung
Eingabe/Ausgabe-Steuereinrichtungs-Adressenparitätsprüfung
Zentraieinheits-Adressenparitätsprüfimfc Eingabe/Ausgabe-Steuereinrichtung,
Adre ssenbyte-1-Paritätsbit
Eingabe/Ausgabe-Steuereinrichtung,
Adressenbyte-2-Paritätsblt

409816/1090

Signal-Verknüpfungsbezeichnung

NIA1B10

NIA2B10 NIA3B10

NIAPC10 NAP1010 NAP2010 BNAP130 BNAP230 NBA1B10 NBA2B10 NBA3B10 ÜNMK030 UNMK130 UNMK230 UN11K330 UNMK430 UWMK530 UNMK630 UI^IMK730 NNP4810 NNP4910 NNP5010 NNP5110 KNP5210 NNP5310 NNP5410

Definitionen

Eingabe/Ausgabe-Steuereinrichtung, Adressenbyte-1-Paritätsprüfung Eingabe/Ausgabe-Steuereinrichtung, Adressenbyte-2-Paritätsprüfung Eingabe/Ausgabe-Steuereinrichtung, Adressenbyte-3-Paritätsprüfung Sperren der Adressenparitätsprüfung Hauptspeicher-Adressenbyte-1-Paritat.su. ü fu:i_ö

Puffer-Adressenbyte-1-Paritätsbit Puffer-Adressenbyte-1-Paritätsprüfung

Zentraleinheit's-Schreibausblendbit

It Il It

η ti .

it

it

Il
Il
Il
Il

Hauptspeicher-Datenparitätsprüfbit

NNP5610

Il Il Il II Il Il Il It

Il Il Il Il Il Il Il It

4 ■

7 4fa

49 50 51 52

54 55

409816/1090

7350202

Signal-Verknüpfungs bezeichnung

NNP5710 NNP5810 NNP5910 NNP6010 NNP6110 NNP6210 NNP6310 NNPP710 NNPP610 NNWRB10

NMIOR20 KBRWSI0

UIiRWSI 0 UNINT30 UIWAR30 NCWAB10 KIWAB10

NIAPC10 MNIME10

UNMXP30 MNCME10

NIDPC10

Definitionen

Hauptspeicher-Datenparitätsprüfbit

Il ti If

tt

It

η
η
η

Hauptspeicher-Datenparitätsprüfbyte

H 81 5

Eingabe/Ausgabe-Steuereinrichtungs-Schreibabänderung

Eingabe/Ausgabe-Steuereinrichtüngs-Reservierung, nein

Eingabe/Ausgabe-Steuereinrichtungs-Le se/ Schreib-Signal

Zentraleinheits-kese/Schreib-Signal Zentraleinheits-Auslösung Zentraleinheits-Sehreibabänderung Schreibabänderung

Eingabe/Ausgabe-Steuereinrichtungs-Schreibabänderung

Eingabe/Ausgabe-Steuereinrichtungs-Adresse npar i tat sprüf sperrung Eingabe/Ausgabe-Steuereinrichtung, Verriegelung eines nicht wiederauftretbaren Fehlers
Zentraleinheits-Sehreibausblend-Paritätsbit

Zentraleinheit, Verriegelung eines nicht wiederauftretbaren Fehlers Sperrung der Datenparitätsprüfung

0 9816/109 0

Signal-Verknüpfungsbezeichnung

NMBP610 NMBP710 NIOCD10

NMAKS10 NINBY10

NCP0015 NCNBY10

NBUF015 NBNBY10

NETMS10 NCETR10 NIETR10 NBETR10 NCNST10

NBNET10 NIAKS20

NCAKS20 NBAKS20 NIRDS10

NIRDR10

NCRDS10 NCRDR10 KBRDS10

Definitionen

Lesedatenbyte-6-Paritätspruf tmg Hy it

Eingabe/Ausgäbe-Steuereinrichtung, Sprung verzögert Speicherquittungssignal

Eingabe/Ausgabe-Steuereinrichtungszykluß in der Hauptspeicher-Fplgesteuereinrichtung Eingabe/Ausgabe-Steuereinrichtungsfunktion Zentraleinheitszyklus in Hauptspeicher-Folge steuereinrichtung Puffersteuerfunktion

Pufferzyklus in Hauptspeicher-Folgesteuereinrichtung

Steuerung von Taktsteuereinrichtung Zentraleinheitssteuerung für Fehler Eingabe/Ausgabe-Steuerung für Fehler Puffersteuerung für Fehler Zentraleinheit, Steuerung betreffend nicht wiederauftretbaren Fehler Puffer, nicht wiederauftretbarer Fehler

Eingabe/Ausgabe-Steuereinrichtungsquittung, nein

Zentraleinheits-Quittung nein Puffer-Quittung nein

Eingabe/Ausgabe-Steuereinrichtung, Le seabtastung Eingabe/Ausgabe-SteuereinrichtungÄese-

steuerung Zentraleinheits-Leseabtastung

Zentraleinheits-Lesesteuerung Puffer-Leseabtastung

409816/1090

Signal-Verknüpfungsbezeichnung

NBRDR10 NIRDL10 NCRDL10 NIPCS10

NIPCR10

NCPCS10 NCPCR10 NBPCS10 NBPCR10 NIPCL10

NCPCL10 NBPCL10 MHW0030 MMW0130 MMVT0230 MMW0330 MMW0430 MMW0530 M&W0630

Definitionen

Puffer-Lesesteuerung Lesedaten-Paritätssteuerungsfehler

Il it

Eingabe/Ausgabe-Steuereinrichtungs-Lesedatenvergleich Eingabe/Ausgabe-Steuereinrichtungs-Le sedaten-Vergleichssteuerung Zentraleinheits-Lesedatenvergleich Zentraleinheits-Lesedaten-Vergleichssteueiung Puffer-Lesedatenvergleich Puffer-Lesedaten-Vergleichssteuerung Eingabe/Ausgabe-Steuereinrichtung, Abtastung eines wieder auftretbaren tenxers Zentraleinheit, Abtastung eines wieder auftretbaren Fehlers

Puffer, Abtastung eines wieder auftretbaren Fehlers

Eingabe/Ausgabe-Steuereinrichtungs-Schreibdatenbit O ·

Eingabe/Ausgabe-Steuereinrichtungs-Schreibdatenbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreibdatenbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreibdatenbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreibdatenbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreibdatenbit

Eingabe/Ausgabe-Steuereinrichtungs-Sciireibdatenbit

0 9 816/1090

Signal-Verknüpfungsbezeichnung

MMW0730

MMW0830 MMW0930 MMWT030 MMW1130

BNW0010 BNW0110 BNW0210 BNW0310 BNW0410 ΒΝΪΓ0510 BNW0610 BKW0710 BNW0810 BNW0910 BNW1010

NNR0010 NNR0110 NNR0210 NNR0310 IWR0410 NNR0510 NNR0610 NNR0710 NNR0810 NNR0910

Definitionen

Eingabe/Ausgabe-Steuereinrichtungs-Sciireib-

datenbit

Eingabe/Ausgabe-Steuereinrichtungs-Schreib-

datenbit

Eingabe/Aus gabe-Steuereinrichtungs-Scrixrtib-

datenbit

Eingabe/Ausgabe-Steuereinrichtungs-Scfci «ib-

datenbit 10
Eingabe/Ausgabe-Steuereinrichtungs-Scm-eir.—

datenbit Zentraleinheits-

It
Il

Il Il Il Il Il

η
It

■Schreibdatenbit 0

9 10

Il Il Il

η π

Hauptspeicher-Lesedatenbit 0

1
2

5
6

11

Il

it Il Il Il

η it

it η η η

it

H Il

409816/ 1090

Signal-Verknüpfungs-
bezeichnung

NNR1010 NNR1110 MMP00T0

MMP0110 MMP0210 MMP0310 MMP0410 MMP0510 MMP0610 MMP0710 MMPP010

NNP0010 KNP0110 ΙίΝΡ0210 ΝΝΡ0310 ΙΛΟΡ0410 ΝΝΡ0510 ΝΝΡ0610 ΝΝΡ0710 ΝΝΡΡ010 I#ILVC10

Definitionen

Hauptspeicher-Lesedatenbit 10 Hauptspeicher-Lesedatenbit 11 Eingabe/Ausgabe-Steuereinrichtungs-Schreibdaten-Paritätsprüfbit O Eingabe/Ausgabe-Steuereinrichtungs-Schreibd&ten-Paritätsprüfbit 1 Eingabe/Ausgabe-Steuereinrichtungs-Schreibdaten*-Paritätsprüfbit 2 Eingabe/Ausgabe-Steuereinrichtungs-Schreibdaten-Paritätsprüfbit 3 Eingabe/Ausgabe-Steuereinrichtungs-Schreibdaten-Paritätsprüfbit 4 Eingabe/Ausgabe-SteuereinrichtungS" Schreibdaten-Faritätsprüfbit 5 Eingabe/Ausgabe-Steuereinrichtungs-Schreibdaten-Paritätsprüfbit 6 Eingabe/Ausgabe-Steuereinrichtiangs-Schreibdaten-Paritätsprüfbit 7 Eingabe/Ausgabe-Steuereinrichtungs-Schreibdaten-Paritätsprüfbyte O Hauptspeicher-Paritätsprüfbit O

ti	Il	1
It	1!	2
11	Il	3
I!	11	4
η	H	5
It	W	6

Hauptspeicher-Paritätsprüfbyte O Eingabe/Ausgabe-Steuereinrichtüngs-Schreibdatensteuerung '

409816/1090

Signal-

Yerknüpfungs·

bezeichnung

NBLVC10 NICYC00

NBCYC00 MMBPW10

NIBP010

NMBP010 NIBPC10 UBN0010 NBN0110 NBN0210 NBN0310 NBN0410 NBN0510 NBM0610

NBW0910 NBN1010 NBN1110 NBUFA2O

NIOCD1O

NCPOD1O NI0CT21

Definitionen

Zentraleinheits-Sehreibdatensteuerung Eingabe/Ausgabe-Steuereinrichtungsspeicherzyklus
Pufferspeicherzyklus

Eingabe/Ausgabe-Steuereinrichtungs-Byte-Parität

Eingabe/Ausgabe-Steuereinrichtung, fehlerhafte Byteparität
Puffer, fehlerhafte Byteparität Speicher, fehlerhafte Byteparität Sperre Latenparitätprüfung Puffer-Lesedatenbit O

Sl	2
	3
η	4
11	5
If	6
91	7
99	8
31	9
19	10

Pufferj der einzige Anwender, ist nicnt

zugelassen

Eingabe/Ausgabe-Steuereinrichtungs-

sprungsignalj verzögert

Zentraleinh@its'-Sprungsignal, verzögert

Eingabe/Ausgabe-Steuereinrichtungs-

Sprungsignal

4098 16/1090

Signal-Verknüpfungs bezeichnung

NBMGOOO NIOCA10 NMIOR10

IiMSSZ 10 NBUFOI0

NBSIN10 NRECY34 NRECN34 NIWBK2O

UNI-1GO1O

Definitionen

Puffer-Sprungsignal

Eingabe/Ausgabe-Steuereinrichtung allein Reservierung der Hauptspeicher-Folgesteuerelnrichtung für die Eingabe/Ausgäbe-Steuereinrichtung

Hauptspeicher-Folgesteuereinrichtung belegt Hauptspeicher-Folgesteuereinrichtung dea Puffer zugeordnet Puffer-Abtastsperrsignal Häuptspeicher im Neuordnungsbetrieb Hauptspeicher im Normalstrukturbetrleb Eingabe/Ausgabe-Steuereinrichtung zur Ausführung eines Schreibvorgangs, nein Sprungsignal, von der Zentraleinheit abgegeben ·

16/1090

Claims (1)

1. Patentansprüche

   . Asynchron arbeitende Hauptspeicher-Folgesteuereinrichtung für die Verarbeitung einer Information zwischen einem Hauptspeicher und einer Zentraleinheit, einem Pufferspeicher oder einer Eingabe/Ausgabe-Steuereinheit, und zur Auflösung von Prioritätskonflikten bezüglich eines Zugriffs zu dem Hauptspeicher durch die Zentraleinheit, den Pufferspeicher und die Eingabe/Ausgabe-Steuereinheit, dadurch gekennzeichnet ,

   a) daß mit der Zentraleinheit (6), dem.Pufferspeicher (8) und der Eingabe/Ausgabe-Steuereinheit eine variable Verzögerungsleitungseinrichtung verbunden ist, die ein Sprungsignal, das von der Zentraleinheit (6) und/oder dem Pufferspeicher (8) und/oder der Eingabe/Ausgabe-Steuereinheit abgegeben worden ist, um bestimmte Beträge zu verzögern gestattet, wobei das betreffende Sprungsignal kennzeichnend ist für eine Forderung nach einer Steuerung durch die Hauptspeicher-Folgesteuereinrichtung (4) von der das Sprungsignal abgebenden Zentraleinheit (6), dem das Sprungsignal abgebenden Pufferspeicher (8) oder der das Sprungsignal abgebenden Eingabe/Ausgabe-Steuereinheit, und

   b) daß mit der variablen Verzögerungsleitungseinrichtung eine Prioritäts-Auflöseeinrichtung verbunden ist, die auf das Sprungsignal von der Zentraleinheit, dem Pufferspeicher oder der Eingabe/Ausgabe-Steuereinheit hin die Steuerung des Hauptspeichers der Zentraleinheit, dem Pufferspeicher oder der Eingabe/Ausgabe-Steuereinheit auf einer bestimmten Basis zuteilt.

   2. Folgesteuereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Hauptspeicher aus einer Vielzahl von

   409816/1090

   Hauptspeichermodulen mit einer Modulauswahleinrichtimg bestehtj die mit der Prioritäts-AuflÖseeinrichtwng verbunden ist und die ein Speichermodul der Speichermodule.. für eine Verbindung mit einer Einrichtung {Zentraleinheit , Pufferspeicher oder Eingabe/Ausgabe=Steu©reii3iisit) auswählt, die unter der Hauptspeicher tungssteuerung steht.

   3. Folgesteuereinrichtung nach Anspruch Z₉ dadurch zeichnet, daß mit der Priorltäts-Auflöseeinrlehtung ©ine erste Übertragungseinrichtung verbunden ist₉ die das Sprungsignal zu dem Hauptspeicher (100) zu übertragen vermag,

   4. Folgesteuereinrichtung nach Anspruch 5$ dadurch gekennzeichnet, daß mit der ersten Übertragungseinrichtung eine erste Aufnahmeeinrichtung verbunden Ist, dl© von der ersten Übertragungseinrichtung das Sprungaignal derjenigen Einrichtung (Zentraleinheit _ΰ Pufferspeieker oder Eingabe/Ausgabe-Steuereinheit) aufzunehmen TOmag_B die unter der Hauptspeicher-Folgesteuereiarichtuags» steuerung steht.

   5ο Folgesteuereinrichtung nach Anspruch 4_P dadurch gekeanzeichnet, daß mit der ersten Empfangseinrichtung eine Sperreinrichtung verbunden ist_s. die auf das Sprung** signal (Go) von derjenigen Einrichtung (Zentraleinheit, Pufferspeicher oder Eingabe /Ausgabe <= Steuere inhe it )_s "die unter der Hauptspeicher-Steuereinrichtungssteueryiag' steht s» derart anspricht, daß die Auf nähme ©isass Spx»ungsignals (Go) von derjenigen Einrichtung (Zentraleinheit, Pufferspeicher oder Eingabe/Ausgabe=Steuereinheit)

   40 9816/109Q

   hindert ist, die dabei nicht unter der Hauptspeicher-Folge Steuereinrichtungssteuerung steht e

   Folgesteuereinrichtung nach Anspruch 5₉ dadurch gekennzeichnet, daß mit der ersten Empfangseinrichtung und der Sperreinrichtung eine Quittungseinrichtung verbunden ist, die an die Folgesteuereinrichtung ein Quittungssignal abzugeben vermag, welches die Aufnahme des Sprungsignals anzeigt, welches von derjenigen Einrichtung (Zentraleinheit, Pufferspeicher oder Eingabe/Ausgabe-Steuereinheit) abgegeben worden ist, die unter der Hauptspeicher-Steuereinrichtungssteuerung stehtο

   7» Folgesteuereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß mit der Quittungseinrichtung eine zweite Empfangseinrichtung verbunden ist, die das von der genannten Quittungseinrichtung abgegebene Quittungssignal aufnimmt,

   8„ Folgesteuereinrichtung nach Anspruch 7, dadurch gekennzeichnet , daß mit der zweiten Empfangseinrichtung und der Prioritäts-Auflöseeinrichtung ein Gegenwarts-Speicherbelegtnetzwerk verbunden istρ welches an das Prioritäts-Auflösenetzwerk Signale abzugeben vermag, die kennzeichnend sind für den gegenwärtigen Zustand des Hauptspeichers j, wobei die Prioritäts·=Auflöseeinrichtung die Information bezüglich des gegenwärtigen Zustande des Hauptspeichers dazu heranzieht, Prioritätskonflikte zwischen der Zentraleinheit ₉ dem Pufferspeicher und den Singabe/Ausgabe-Steuereinheiten für eine Hauptspeicher-Folgesteuereinrichtungssteuerung zu lösen.

   •4 09818/1090

   9. FolgeSteuereinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß mit dem Hauptspeicher·und der Zentraleinheit, dem Pufferspeicher und den Eingabe/Ausgabe-Steuereinheiten eine- Informationsleitungseinrichtung für das Auslesen oder Einschreiben einer Information aus bzw. in den Hauptspeicher in eine bzw. von einer ausgewählten Einrichtung (Zentraleinheit, Pufferspeicher oder Eingabe/Ausgabe-Steuereinheiten) verbunden'ist.

   10. Folgesteuereinrichtung nach Anspruch 9> dadurch gekennzeichnet, daß mit ihr und dem Hauptspeicher eine Reserve- - leitungseinrichtung verbunden ist, die den Hauptspeicher für eine ausgewählte Einrichtung (Zentraleinheit, Pufferspeicher oder Eingabe/Ausgabe-Steuereinheiten) während mehr als eines Hauptspeicher-Steuereinrichtungszyklus reserviert.

   ο FoIgesteuereinrichtung nach Anspruch 10, dadurch gekennzeichnet, daß mit ihr und dem Hauptspeicher eine Abtasteinrichtung verbunden ist, die ihr ein Abtastsignal abzugeben vermag, welches kennzeichnend ist dafür, daß auf den Informationsleitungen eine Information vorhanden und von dem Hauptspeicher verfügbar ist.

   12o Folgesteuereinrichtung nach Anspruch 11, dadurch gekennzeichnet, daß sie eine Speichereinrichtung aufweist _f die mit dem Hauptspeicher sowie mit der Zentraleinheit, dem Pufferspeicher und den Singabe/Ausgabe-Steuereinheiten verbunden ist und die durch die Abtasteinrichtung sowie durch eine ausgewählte Einrichtung (Zentraleinheit, Pufferspeicher oder Eingabe/Ausgabe-Steuereinheit) gesteuert eine Information aus dem Hauptspeicher zu lesen

   4098 16/1090

   .bzw. in dem Hauptspeicher zu schreiben gestattet.

   13· Folgesteuereinrichtung nach einem der Ansprüche 1 bis 12,' dadurch gekennzeichnet,

   a) daß mit ihr und den Einrichtung, die hinsichtlich einer Hauptspeicher-Steuereinrichtungssteuerung in Konkurrenz stehen, eine variable Verzögerungsleitungseinrichtung verbunden ist, die ein von jBder der genannten Einrichtungen abgegebenes Sprungsignal zu verzögern gestattet,

   b) daß mit der.Hauptspeicher-Folgesteuereinrichtung und den genannten Einrichtungen eine Informationsleitungseinrichtung verbunden ist, die Daten und Steuersignale zwischen den konkurrierenden Einrichtungen und der Hauptspeicher-Folgesteuereinrichtung zu übertragen gestattet, und

   c) daß mit der Verzögerungsleitungseinrichtung und jeder der genannten Einrichtungen eine Konkurrenz-Einrichtungs-Auswahleinriehtung verbunden ist, die auf ausgewählte Signale auf der Informationsleitungseinrtöitung und auf Signale, welche kennzeichnend sind für den Zustand der in Konkurrenz zueinander stehenden Einrichtungen, sowie auf den Hauptspeicher-Folgesteuereinrichtungszustand und auf das erste_s von der Hauptspeicher-Folgesteuereinrichtung aufgenommene Sprungsignal hin eine der eine Hauptspeicher-Folgesteuereinrichtungssteuerung benötigenden, in Konkurrenz stehenden Einrichtungen auswählt.

   14. Folgesteuereinrichtung nach Anspruch 13, dadurch gekennzeichnet j daß der Hauptspei.cher eine Vielzahl von Speichermoden besitzt, daß mit der variablen Verzögerungsleitungseinrichtung eine Hauptspeieher-

   409816/1090

   ■ ^; 235020

   Auswahleinrichtung verbunden ist, die auf Signale von ausgewählten Xnformationsleitungseinrichtungen und auf das Sprungsignal der gerade unter dem Steuereinfluß der Hauptspeicher-Folgesteuereinrichtung stehen= den Einrichtung der in Konkurrenz stehenden Einrichtungen anspricht, und daß die Hauptspeicher-= Aus%fahleinrichtung dasjenige Hauptspeichermodul auswählt", welches Zugriff von derjenigen Einrichtung der in Konkurrens stehenden ■Einrichtungen zu erhalten hat, die gerade unter dem Steuereinfluß der Hauptspeicher~Folgesteuereinrichtung steht.

   15. Folgesteuereinrichtung nach Anspruch 34, dadurch gekenn« zeichnet j daß mit ihr und mit dem Hauptspeicher eine Zuteilungs-Kennzeicheneinrichtung verbunden ist_s die auf Signale auf ausgewählten Informationsleitungsein-= richtungen anspricht und die für den Zustand des Hauptspeichers kennzeichnende Signale erzeugt„

   16ο Folgesteuereinrichtung nach Anspruch 15 ₉ dadurch gekennzeichnet, daß mit ihr und mit dem Hauptspeicher eine Sperreinrichtung verbunden ist_s die auf Signale auf ausgewählten Informationsleitungseinrichtungen und auf Signale anspricht, die kennzeichnend sind für den Zustand des Hauptspeichere, und daß die Sperreinrichtung einen Zugriff zu der Hauptspeicher-Folgesteuereinrichtung durch diejenigen Einrichtungen der miteinander in Konkurrenz stehenden Einrichtungen verhindert, die gerade nicht unter dem Steuereinfluß der Hauptspeicher-Steuereinrichtung stehenο

   409816/10 90

   17. Verfahren zur Auflösung von Prioritätskonflikten unter in Konkurrenz zueinander stehenden Rechnereinheiten, zum Zwecke der Gewinnung der Steuerung einer Hauptspeicher-Folgesteuereinrichtung, insbesondere nach einem der Ansprüche 1 bis 16, und des Zugriffs zu einem Speichermodul einer Vielzahl von Speichermodulen eines Hauptspeichers, dadurch gekennzeichnet,

   a) daß .ein zeitliches Prioritätsmuster für die Einrichtungen bestimmt wird, die hinsichtlich der Steuerung der Hauptspeicher-Folgesteuereinrichtung in Konkurrenz stehen, und

   b) daß die Anforderungssignale der bezüglich der Steuerung der Hauptspeicher-Folgesteuereinrichtung in Konkurrenz stehenden Einrichtungen um einen bestimmten Betrag verzögert werden.,, derart, daß sichergestellt ist, daß das Anforderungssignal der die höchste Priorität besitzenden Einrichtung der in Konkurrenz stehenden Einrichtungen zuerst von der Hauptspeicher-Folgesteuereinrichtung aufgenommen wird.

   18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die verzögerten Anforderungssignale von der Hauptspeicher-Folgesteuereinrichtung aufgenommen werden und daß die Steuerung der Hauptspeicher-Folgesteuereinrichtung derjenigen Einrichtung der miteinander in Konkurrenz stehenden Einrichtungen zugeteilt wird, deren Anforderungssignal zuerst von der Hauptspeicher-Folgesteuereinrichtung aufgenommen worden ist.

   19. Verfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet, daß von der Hauptspeicher-FolgeSteuereinrichtung ein Speichermodul der Hauptspeichermodule, für einen

   4098 16/1090

   Zugriff durch diejenige Einrichtung der miteinander in Konkurrenz stehenden Einrichtungen ausgewählt wird» die unter der Steuerung der Hauptspeicher-Folgesteuereinrichtung steht. .

   20. Verfahren nach Anspruch 19> dadurch gekennzeichnet, daß diejenigen der miteinander in Konkurrenz stehenden Einrichtungen_? die nicht unter der Steuerung der Hauptspeicher-Folge steuereinrichtung stehen* an einem Zugriff zu irgendeinem Modul des Hauptspeichers gehindert werden,

   409816/TQ90

   Leerseite