DE60126837T2 - Metall-zu-metall-antihaftstruktur und herstellungsverfahren - Google Patents

Metall-zu-metall-antihaftstruktur und herstellungsverfahren Download PDF

Info

Publication number
DE60126837T2
DE60126837T2 DE60126837T DE60126837T DE60126837T2 DE 60126837 T2 DE60126837 T2 DE 60126837T2 DE 60126837 T DE60126837 T DE 60126837T DE 60126837 T DE60126837 T DE 60126837T DE 60126837 T2 DE60126837 T2 DE 60126837T2
Authority
DE
Germany
Prior art keywords
layer
metal
antifuse
cover
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60126837T
Other languages
English (en)
Other versions
DE60126837D1 (de
Inventor
Daniel C. San Jose WANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi SoC Corp
Original Assignee
Actel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actel Corp filed Critical Actel Corp
Application granted granted Critical
Publication of DE60126837D1 publication Critical patent/DE60126837D1/de
Publication of DE60126837T2 publication Critical patent/DE60126837T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/957—Making metal-insulator-metal device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Antifuse-Technologie. Im Einzelnen betrifft die vorliegende Erfindung Metall/Metall-Antifuse-Strukturen und Herstellungsverfahren.
  • 2. Stand der Technik
  • Auf dem Gebiet sind Antifuse-Vorrichtungen bekannt. Antifuse-Vorrichtungen umfassen ein Paar leitender Elektroden, die durch mindestens eine Schicht aus Antifuse-Material getrennt sind, und können ein oder mehrere Diffusionsgrenzschichten umfassen. Vor dem Programmieren weisen Antifuses einen sehr hohen Widerstand zwischen den zwei Elektroden auf und können als unterbrochene Schaltungen betrachtet werden. Ein Programmierungsvorgang brennt das Antifuse-Material durch und erzeugt zwischen den zwei leitenden Elektroden eine Verbindung niedriger Impedanz.
  • Antifuses lassen sich allgemein in zwei Kategorien unterteilen. Eine erste Art von Antifuse weist einen dotierten Bereich in einem Halbleitersubstrat als seine untere Elektrode und eine Schicht aus Metall oder dotiertem Polysilizium als seine obere Elektrode auf. Das Antifuse-Material umfasst typischerweise eine oder mehrere Schichten aus Siliziumnitrid oder Siliziumdioxid. Diese Art von Antifuse wird als Substrat-Antifuse bezeichnet.
  • Eine zweite Art von Antifuse weist eine über einem Halbleitersubstrat angeordnete und von diesem isolierte erste Metalllage als seine untere Elektrode und eine zweite Metalllage als seine obere Elektrode auf. Das Antifuse-Material umfasst typischerweise eine Schicht aus Material wie amorphem Silizium und kann von einer oder mehreren Grenzmetallschichten begleitet sein, die es von den unteren und oberen Metallzwischenlagen trennen. Diese Art von Antifuse wird als Metall/Metall-Antifuse bezeichnet.
  • Es wurden zahlreiche Strukturen für Metall/Metall-Antifuses vorgeschlagen und sind auf dem Gebiet bekannt. Veranschaulichende und nicht einschränkende Beispiele für Metall/Metall-Antifuses werden in dem U.S.-Patent Nr. 5,272,101 für Forouhi et al. und in dem U.S.-Patent Nr. 6,124,194 für Shao et al. gezeigt.
  • Die vorliegende Erfindung wird durch eine Vorrichtung nach Anspruch 1 und durch ein Verfahren nach Anspruch 6 dargelegt.
  • Kurzbeschreibung der Zeichnungsfiguren
  • 1 ist eine Querschnittansicht einer erfindungsgemäßen Metall/Metall-Antifuse.
  • 2A bis 2D sind Querschnittansichten der Metall/Metall-Antifuse von 1 nach Fertigstellung der ausgewählten Schritte des Fertigungsprozesses, um das erfindungsgemäße Verfahren zu veranschaulichen.
  • Eingehende Beschreibung der Erfindung
  • Unter Bezug zunächst auf 1 zeigt eine Querschnittansicht eine erfindungsgemäße Metall/Metall-Antifuse. Die erfindungsgemäße Metall/Metall-Antifuse ist mit einem Cu-Dual-Damascene-Prozess kompatibel und wird hierin im Umfeld einer integrierten Schaltung offenbart, die einen solchen Prozess für die Metallisierung einsetzt. Um zu veranschaulichen, wie der erfindungsgemäße Antifuse in einen integrierten Schaltungsprozess passt, der einen Cu-Dual-Damascene-Metallisierungsprozess verwendet, wird der Metall/Metall-Antifuse 10 neben einer Kontaktstruktur 12 angeordnet gezeigt, die in der integrierten Schaltung zwischen zwei Cu-Metallschichten angeordnet ist.
  • Zwei verschiedene Abschnitte 14 und 16 der unteren Cu-Metallschicht werden in der unteren Isolierschicht 18 angeordnet gezeigt. Dem Abschnitt 14 der unteren Cu-Metallschicht ist ein Antifuse 10 zugeordnet und Abschnitt 16 der unteren Cu- Metallschicht ist Verbindungsmetall. Die die Abschnitte 14 und 16 der unteren Cu-Metallschicht enthaltenden Durchkontaktierungen werden die Auskleidungsschichten 20 aufweisend gezeigt, wie auf dem Gebiet der Cu-Metallisierung bekannt ist. Ferner werden die beiden Abschnitte 14 und 16 der unteren Cu-Metallschicht gezeigt, die Kontakte (Bezugszeichen 22 bzw. 24) zum Herstellen elektrischer Verbindungen mit Schaltungselementen oder (nicht dargestellten) Metallschichten, die unter der unteren Isolierschicht 18 angeordnet sind, aufweisen. Die dünne SiN-Schicht 26, die die Abschnitte 14 und 16 der unteren Cu-Metallschicht umgebend gezeigt wird, ist ein Produkt des Damascene-Prozesses, wie auf dem Gebiet bekannt ist.
  • Eine Deckschicht 28, die SiN oder ein ähnliches Deckmaterial umfassen kann, ist über den Abschnitten 14 und 16 der unteren Cu-Metallschicht und der dünnen SiN-Schicht 26 angeordnet. Bereiche 30 und 32, die eine Schicht aus TaN umfassen, sind in Durchkontaktierungen in der Deckschicht 28 angeordnet. Der Bereich 30 ist eine untere Grenzmetallschicht für den Antifuse 10. Eine Schicht aus Antifuse-Material 34, die zum Beispiel eine Schicht aus amorphem Silizium umfassen kann, ist über der unteren Grenzmetallschicht 30 und einer oberen Grenzmetallschicht angeordnet. Eine obere Grenzmetallschicht 36 ist über der Schicht aus Antifuse-Material 34 angeordnet. Eine Deckschicht 38 ist über der oberen Grenzmetallschicht angeordnet.
  • Eine obere Isolierschicht 40 ist über der Deckschicht 38 angeordnet. Wie derzeit bevorzugt wird, kann die Isolierschicht 40 einen aus Fluorosilicatglas (FSG) gebildeten unteren Abschnitt und einen aus TEOS gebildeten oberen Abschnitt umfassen. Zwei unterschiedliche Kontaktabschnitte 42 und 44 einer oberen Cu-Metallschicht werden in der oberen Isolierschicht 40 angeordnet gezeigt. Der Kontakt 42 der unteren Cu-Metallschicht ist einem Antifuse 10 zugeordnet, und der Kontakt 44 der unteren Cu-Metallschicht ist dem Verbindungsmetall zugeordnet. Die die Kontaktabschnitte 42 und 44 der oberen Cu-Metallschicht aufweisenden Durchkontaktierungen werden die Auskleidungsschichten 20 aufweisend gezeigt, wie auf dem Gebiet der Cu-Metallisierung bekannt ist.
  • Unter Bezug nun auf 2A bis 2D wird ein Verfahren zum Herstellen eines Metall/Metall-Antifuse gemäß der vorliegenden Erfindung gezeigt. Da die in 2A bis 2D gezeigten Elemente in vielen Fällen den in 1 dargestellten Elementen entsprechen, werden die den Elementen in 1 entsprechenden Elemente in 2A bis 2D mit Hilfe der gleichen in 1 verwendeten Bezugszeichen bezeichnet.
  • Unter Bezug zunächst auf 2A wird ein Abschnitt der Metallverbindungsstruktur der integrierten Schaltung nach Fortschreiten der Verarbeitung bis zu dem Punkt, da eine untere Isolierschicht 18 mit Hilfe herkömmlicher Halbleiterbearbeitungsverfahren aufgebracht und die die Abschnitte 14 und 16 aufweisende untere Cu-Metallverbindungsschicht darin zusammen mit den Kontakten 22 und 24 zum Herstellen elektrischer Verbindungen zu den Schaltungselementen oder Metallschichten (nicht gezeigt), die unter der unteren Isolierschicht 18 angeordnet sind, ausgebildet ist, gezeigt. Die die Abschnitte 14 und 16 der unteren Cu-Metallschicht enthaltenden Durchkontaktierungen werden die Auskleidungsschichten 20 aufweisend gezeigt, wie in dem Gebiet der Cu-Metallisierung bekannt ist. Die oberen Flächen der unteren Cu-Metallzwischenlage und der unteren Isolierschicht 18 wurden wie auf dem Gebiet der Cu-Damascene-Metallisierung bekannt eingeebnet. Eine dünne SiN-Schicht 26 umgibt die Abschnitte 14 und 16 der unteren Cu-Metallschicht und ist ein Produkt des Damascene-Prozesses, wie dem Durchschnittsfachmann bekannt ist.
  • Wie in 1 gezeigt, wurde eine erste Deckschicht 28, die aus einem Material wie SiN, SiC oder einer anderen Ätz-Stopp-Schicht mit einer niedrigen Dielektrizitätskonstante gebildet ist und eine Dicke in dem Bereich von etwa 10 nm bis etwa 200 nm aufweist, über den Abschnitten 14 und 16 der unteren Cu-Metallzwischenlage und der unteren Isolierschicht 18 mit Hilfe herkömmlicher Abscheideverfahren aufgebracht. Es werden herkömmliche (nicht gezeigte) Maskier- und Ätzschritte zum Bilden von Durchkontaktierungen in der ersten Deckschicht 28 verwendet, um die oberen Flächen der Abschnitte 14 und 16 der unteren Cu-Metall-Zwischenlage freizulegen, woraufhin die Maskierschicht mit Hilfe herkömmlicher Maskenablöseschritte entfernt wird.
  • Eine untere Grenzmetallschicht mit zum Beispiel einer Schicht aus TaN oder TiN, die eine Dicke in dem Bereich von etwa 10 nm bis etwa 200 nm aufweist, wurde über die bestehenden Oberfläche als Decke aufgebracht. Dann werden bekannte CMP- Verfahren zum Entfernen des unteren Grenzschichtmetalls in anderen Bereichen als in den Durchkontaktierungen in der ersten Deckschicht verwendet. 2A zeigt die nach Durchführung des CMP-Schritts bei dem unteren Grenzschichtmetall vorhandene Struktur.
  • Unter Bezug nun auf 2B wird eine Schicht aus Antifuse-Material 34, die zum Beispiel eine Schicht aus amorphem Silizium mit einer Dicke in dem Bereich von etwa 10 nm bis etwa 70 nm umfassen kann, als Decke über der unteren Grenzmetallschicht 30 aufgebracht. Eine nicht einschränkende Liste anderer Antifuse-Materialien, die zur Verwendung in der vorliegenden Erfindung geeignet sind, umfasst SiN/α-Si, SiN/α-Si/Oxid, SiC und α-C. Der Durchschnittsfachmann wird verstehen, dass die bei erfindungsgemäß gefertigten Antifuses gezeigte Antifuse-Programmierungsspannung von der Zusammensetzung und Dichte des verwendeten Antifuse-Materials sowie seiner Dicke abhängt.
  • Eine obere Grenzmetallschicht 36 mit zum Beispiel einer Schicht aus TiN oder TaN, die eine Dicke in dem Bereich von etwa 10 nm bis etwa 200 nm aufweist, wurde mit Hilfe herkömmlicher Abscheideverfahren über der Schicht aus Antifuse-Material 34 aufgebracht. Als Nächstes wird eine Maskierschicht 50 aufgebracht und der die Antifuse-Materialschicht 34 und die obere Grenzschicht 36 umfassende Stapel wird mit Hilfe herkömmlicher Ätztechnologie ausgebildet. 2B zeigt die nach dem ausbildenden Ätzschritt, aber vor dem Entfernen der Maskierschicht 50 verbleibende Struktur.
  • Unter Bezug nun auf 2C wird nach der Ausbildung der Antifuse-Materialschicht 34 und der oberen Grenzschicht 36 eine zweite Abdeckschicht 38, die aus einem Material wie SiN, SiC oder einer anderen Ätz-Stopp-Schicht mit einer niedrigen Dielektrizitätskonstante gebildet ist und eine Dicke in dem Bereich von etwa 10 nm bis etwa 200 nm aufweist, mit Hilfe herkömmlicher Abscheidverfahren als Decke über der freigelegten Oberfläche aufgebracht.
  • Als Nächstes wird über der zweiten Abdeckschicht 38 eine obere Isolierschicht 40 aufgebracht. Wie derzeit bevorzugt wird, kann die Isolierschicht 40 eine aus HDP-Fluorosilicatglas (FSG) gebildete untere Schicht 54 und eine aus TEOS gebildete obere Schicht 56 umfassen. Zunächst wird die FSG-Schicht mit Hilfe herkömmlicher hochdichter Plasmaverfahren auf eine Dicke von etwa 300 nm bis etwa 400 nm ausgebildet. Als Nächstes wird die TEOS-Schicht mit Hilfe herkömmlicher TEOS-Abscheidverfahren gebildet. Dann wird die TEOS-Schicht 56 mit Hilfe von CMP-Verfahren eingeebnet. 2C zeigt die nach dem CMP-Einebnungsprozessschritt verbleibende Struktur.
  • Unter Bezug nun auf 2D wird eine Maskierschicht 57 oben auf der TEOS-Schicht 56 aufgebracht, und es werden zur Vorbereitung auf das Aufbringen der die Kontaktbereiche 42 und 44 aufweisenden oberen Cu-Metallschicht 58 und zum Freilegen der oberen Flächen der oberen Grenzmetallschicht 36 und des TaN-Bereichs 32 über dem Bereich 16 der unteren Cu-Metallschicht Durchkontaktierungen in der zweiten Deckschicht 38 ausgebildet. 2D zeigt die nach der Bildung der oberen Cu-Metallschicht (einschließlich Auskleidungen 20) aber vor der Ausbildung von Kontaktbereichen 42 und 44 darin als Teil des Damascene-Prozesses verbleibende Struktur.

Claims (10)

  1. Über eine eingeebnete Oberfläche gebildeter, aus einer Cu-Metallschicht (14) und der oberen Lage einer unteren Isolierschicht (18) bestehender Metall/Metall-Antifuse (10) mit: – einer die eingeebnete Oberfläche abdeckenden ersten Deckschicht (28), – einer ersten metallischen Grenzschicht (30), die eine Antifuse-Elektrode bildet, in einer Durchkontaktierung in der ersten Deckschicht (28) angeordnet ist, die über der Cu-Metallschicht (14) liegt und in elektrischer Verbindung damit steht, wobei die erste metallische Grenzschicht (30) eine mit einer oberen Lage der ersten Deckschicht (28) eingeebnete obere Schicht aufweist, – einer über der ersten metallischen Grenzschicht (30) angeordneten Schicht aus Antifuse-Material (34), – einer über der Antifuse-Materialschicht (34) angeordneten zweiten metallischen Grenzschicht (36), die mit Kanten der Antifuse-Materialschicht (34) ausgerichtete Kanten aufweist, – einer über der ersten Deckschicht (28) angeordneten, das Antifuse-Material (34) und die zweite metallische Grenzschicht (36) umgebenden zweiten Deckschicht (38), – einer über der zweiten Deckschicht (38) ausgebildeten intermetallischen dielektrischen Schicht (40), und – einem in einer Durchkontaktierung in der intermetallischen dielektrischen Schicht (40) und in der zweiten Deckschicht (40) ausgebildeten Cu-Metallkontakt (42), wobei der Cu-Metallkontakt (42) in elektrischer Verbindung mit der zweiten Grenzschicht (36) steht.
  2. Metall/Metall-Antifuse (10) nach Anspruch 1, wobei die Antifuse-Materialschicht (34) aus einer Schicht amorphen Siliziums besteht.
  3. Metall/Metall-Antifuse (10) nach Anspruch 1, wobei die erste Grenzschicht (30) aus einer TaN-Schicht besteht.
  4. Metall/Metall-Antifuse (10) nach Anspruch 1, wobei die zweite Grenzschicht (36) aus einer TiN-Schicht besteht.
  5. Metall/Metall-Antifuse (10) nach Anspruch 1, wobei die erste (28) und die zweite (38) Deckschicht aus SiN besteht.
  6. Verfahren zum Ausbilden einer über eine eingeebnete Oberfläche gebildeten, aus einer Cu-Metallschicht (14) und der oberen Lage einer unteren Isolierschicht (18) bestehenden Metall/Metall-Antifuse (10), welches umfasst: – Ausbilden einer die eingeebnete Oberfläche abdeckenden ersten Deckschicht (28), – Ausbilden einer Durchkontaktierung in der über der Cu-Metallschicht (14) liegenden ersten Deckschicht (28), – Ausbilden einer ersten metallischen Grenzschicht (30) zum Ausbilden einer Antifuse-Elektrode in der Durchkontaktierung, wobei die erste metallische Grenzschicht (30) in elektrischer Verbindung mit der Cu-Metallschicht (14) steht, – Einebnen der ersten metallischen Grenzschicht (30) zum Erhalten einer mit einer oberen Lage der ersten Deckschicht (28) eingeebneten oberen Schicht, – Ausbilden einer Schicht aus Antifuse-Material (34) über der ersten metallischen Grenzschicht (30), – Ausbilden einer über der Antifuse-Materialschicht (34) angeordneten zweiten metallischen Grenzschicht (36), die mit Kanten der Antifuse-Materialschicht (34) ausgerichtete Kanten aufweist, – Ausbilden einer über der ersten Deckschicht (28) angeordneten, das Antifuse-Material (34) und die zweite metallische Grenzschicht (36) umgebenden zweiten Deckschicht (38), – Ausbilden einer über c er zweiten Deckschicht (38) ausgebildeten intermetallische dielektrische Schicht (40), und – Ausbilden eines Cu-Metallkontakts (42) in einer Durchkontaktierung in der intermetallischen dielektrischen Schicht (40) und in der zweiten Deckschicht (40), wobei der Cu-Metallkontakt (42) in elektrischer Verbindung mit der zweiten Grenzschicht (36) steht.
  7. Verfahren nach Anspruch 6, wobei die Antifuse-Materialschicht (34) aus einer Schicht amorphen Siliziums besteht.
  8. Verfahren nach Anspruch 6, wobei die erste Grenzschicht (30) aus einer TaN-Schicht besteht.
  9. Verfahren nach Anspruch 6, wobei die zweite Grenzschicht (36) aus einer TiN-Schicht besteht.
  10. Verfahren nach Anspruch 6, wobei die erste (28) und die zweite (38) Deckschicht aus SiN besteht.
DE60126837T 2000-12-14 2001-12-13 Metall-zu-metall-antihaftstruktur und herstellungsverfahren Expired - Lifetime DE60126837T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/737,642 US6809398B2 (en) 2000-12-14 2000-12-14 Metal-to-metal antifuse structure and fabrication method
PCT/US2001/049300 WO2002061802A2 (en) 2000-12-14 2001-12-13 Metal-to-metal antifuse structure and fabrication method
US737642 2003-12-16

Publications (2)

Publication Number Publication Date
DE60126837D1 DE60126837D1 (de) 2007-04-05
DE60126837T2 true DE60126837T2 (de) 2007-11-08

Family

ID=24964693

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60126837T Expired - Lifetime DE60126837T2 (de) 2000-12-14 2001-12-13 Metall-zu-metall-antihaftstruktur und herstellungsverfahren

Country Status (6)

Country Link
US (1) US6809398B2 (de)
EP (1) EP1384264B1 (de)
JP (1) JP2005502999A (de)
AU (1) AU2002237727A1 (de)
DE (1) DE60126837T2 (de)
WO (1) WO2002061802A2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6991970B2 (en) * 2001-08-30 2006-01-31 Micron Technology, Inc. Method and apparatus for circuit completion through the use of ball bonds or other connections during the formation of semiconductor device
US7459763B1 (en) * 2001-10-02 2008-12-02 Actel Corporation Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material
US20030062596A1 (en) * 2001-10-02 2003-04-03 Actel Corporation Metal-to-metal antifuse employing carbon-containing antifuse material
US6965156B1 (en) 2002-12-27 2005-11-15 Actel Corporation Amorphous carbon metal-to-metal antifuse with adhesion promoting layers
US7390726B1 (en) 2001-10-02 2008-06-24 Actel Corporation Switching ratio and on-state resistance of an antifuse programmed below 5 mA and having a Ta or TaN barrier metal layer
US6728126B1 (en) 2002-12-20 2004-04-27 Actel Corporation Programming methods for an amorphous carbon metal-to-metal antifuse
US20030134499A1 (en) * 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
FR2842351A1 (fr) * 2002-07-12 2004-01-16 St Microelectronics Sa Adaptation d'un circuit integre a des besoins specifiques
CN1577832A (zh) * 2003-07-07 2005-02-09 松下电器产业株式会社 半导体器件及其制造方法
JP4989037B2 (ja) * 2004-04-05 2012-08-01 セイコーインスツル株式会社 容量型力学量センサおよび半導体装置
KR100579863B1 (ko) * 2004-12-29 2006-05-12 동부일렉트로닉스 주식회사 반도체 소자상 퓨주부 형성 방법 및 퓨주부를 포함하는반도체 소자
US20070145594A1 (en) * 2005-12-28 2007-06-28 Dongbu Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
US11145591B2 (en) 2019-11-18 2021-10-12 International Business Machines Corporation Integrated circuit (IC) device integral capacitor and anti-fuse

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748490A (en) 1985-08-01 1988-05-31 Texas Instruments Incorporated Deep polysilicon emitter antifuse memory cell
US5010039A (en) 1989-05-15 1991-04-23 Ku San Mei Method of forming contacts to a semiconductor device
US5021849A (en) 1989-10-30 1991-06-04 Motorola, Inc. Compact SRAM cell with polycrystalline silicon diode load
US5272101A (en) 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US5541441A (en) * 1994-10-06 1996-07-30 Actel Corporation Metal to metal antifuse
US5070384A (en) 1990-04-12 1991-12-03 Actel Corporation Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer
US5059555A (en) 1990-08-20 1991-10-22 National Semiconductor Corporation Method to fabricate vertical fuse devices and Schottky diodes using thin sacrificial layer
JP3256603B2 (ja) * 1993-07-05 2002-02-12 株式会社東芝 半導体装置及びその製造方法
WO1996038861A1 (en) * 1995-06-02 1996-12-05 Actel Corporation Raised tungsten plug antifuse and fabrication process
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure
US6515343B1 (en) * 1998-11-19 2003-02-04 Quicklogic Corporation Metal-to-metal antifuse with non-conductive diffusion barrier
US6124194A (en) * 1999-11-15 2000-09-26 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of anti-fuse integrated with dual damascene process

Also Published As

Publication number Publication date
AU2002237727A1 (en) 2002-08-12
EP1384264A2 (de) 2004-01-28
EP1384264B1 (de) 2007-02-21
US6809398B2 (en) 2004-10-26
WO2002061802A3 (en) 2003-12-04
WO2002061802A2 (en) 2002-08-08
US20020100907A1 (en) 2002-08-01
WO2002061802A9 (en) 2003-08-07
DE60126837D1 (de) 2007-04-05
JP2005502999A (ja) 2005-01-27

Similar Documents

Publication Publication Date Title
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE69834868T2 (de) Verfahren zum Herstellen von Kontakten mit niedrigem Widerstand zwischen Metallisierungsschichten eines integrierten Schaltkreises und dadurch hergestellte Strukturen
DE60211915T2 (de) Halbleiterstruktur unter verwendung von opfermaterial und zugeörige herstellungsverfahren
DE4207916C2 (de) Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung
DE10351875B4 (de) Integriertes Schaltkreisbauelement mit MIM-Kondensator
DE69730580T2 (de) Verfahren zur Herstellung eines Halbleiterelements mit zwei Isolatoren unterschiedlicher Dielektrizitätskonstante
DE60126837T2 (de) Metall-zu-metall-antihaftstruktur und herstellungsverfahren
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
EP1454344B1 (de) Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE102006053927A1 (de) Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung
EP1130654A1 (de) Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE112019003120T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE102004033825B4 (de) Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
EP1118122B1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE112019003036B4 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE60037599T2 (de) Herstellungsverfahren für halbleiteranordnung mit reduzierter signalwegverzögerungszeit

Legal Events

Date Code Title Description
8381 Inventor (new situation)

Inventor name: WANG, DANIEL, C., SAN JOSE, CA 95130, US

8364 No opposition during term of opposition