DE60032439T2

DE60032439T2 - Spannungserhöhungsschaltung des Ladungspumpen-Typs

Info

Publication number: DE60032439T2
Application number: DE60032439T
Authority: DE
Inventors: Mohamad Technopôle Metz 2000 Chehadi
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1999-10-22
Filing date: 2000-09-15
Publication date: 2007-10-11
Anticipated expiration: 2020-09-16
Also published as: FR2800214B1; EP1094604B1; JP2001189091A; US6437609B1; EP1094604A1; DE60032439D1; FR2800214A1

Description

Die in dem unabhängigen Anspruch definierte Erfindung betrifft elektronische Schaltungen, bei welchen es erforderlich ist eine höhere Spannung zu erzeugen als eine niedrige Versorgungsspannung, welche sie versorgt. Die Erfindung ist besonders anwendbar auf Spannungserhöhungsschaltungen der Art Ladungspumpe, die in Chipkarten benutzt werden. Ein Beispiel für eine solche Schaltung ist in der Schrift FR-A-2 752 318 dargelegt.
Ein Anwendungsbeispiel für eine Schaltung, welche eine höhere Spannung verwendet als ihre niedrige Versorgungsspannung ist der Fall der integrierten Schaltungen mit einem nicht flüchtigen Speicher, die Transistoren mit offenem Gitter benutzen und bei welchen es notwendig ist über eine hohe Spannung zu verfügen, um den Speicher zu programmieren und/oder zu löschen. Die Programmierung und/oder das Löschen dieser Speicher erfordern in der Tat eine Programmier- oder Löschspannung in der Größenordnung von 18 V, die weit über der niedrigen Versorgungsspannung Vcc liegt, die beispielsweise in der Größenordnung von 3 V angesiedelt ist.
Damit der Benutzer seinen Speicher benutzen kann, ohne eine hohe Spannung in der Größenordnung von 18 V liefern zu müssen, wird vorgesehen, dass die integrierte Schaltung interne Mittel zur Erzeugung der hohen Spannung ausgehend von der niedrigen Versorgungsspannung Vcc besitzt. Hierzu wird allgemein eine Spannungserhöhungsschaltung eingesetzt, deren Prinzip auf demjenigen der „Ladungspumpe" basiert.
1a illustriert schematisch einen bekannten Ladungspumpenaufbau mit einer Anordnung von N Elementarzellen CE₁ bis CE_N, die in Reihe geschaltet sind. Jede Elementarzelle weist zwei Eingangsklemmen E1 und E2, zwei Ausgangsklemmen S1 und S2 und zwei Takteingangsklemmen CK1 und CK2 auf. Die hohe Spannung HV wird an der Ausgangsklemme S1 der N-ten Elementarzelle geliefert.
Die Takteingänge CK1 und CK2 der Elementarzellen CE₁ bis CE_N empfangen abwechselnd vier Schaltsignale FN1, FN2, FX1 und FX2, die von einer Steuerschaltung 130 ausgehend von einem Taktsignal OSC erzeugt werden. Die Steuerschaltung 130 wird von der Versorgungsspannung Vcc der Schaltung versorgt.
Ein Oszillator 140 erzeugt das Taktsignal OSC ausgehend von der Versorgungsspannung Vcc. In bekannter Weise ist ein Oszillator aus Umschaltern und Filtern hergestellt. Es ist jedoch schwierig einen Frequenz-stabilen Oszillator zu erhalten.
Eine Elementarzelle CE der in 1b illustrierten Ladungspumpe umfasst zwei Transistoren Ta und Tb und zwei Kondensatoren Ca und Cb. Ein Pol des Kondensators Ca, der Drain des Transistors Ta und der Drain des Transistors Tb sind gemeinsam mit der Eingangsklemme E1 verbunden. Ebenso sind das Steuergitter des Transistors Ta, die Quelle des Transistors Tb und ein Pol des Kondensators Cb gemeinsam mit der Eingangsklemme E2 verbunden. Die Quelle des Transistors Ta und das Steuergitter des Transistors Tb sind jeweils an die Ausgangsklemmen S1 und S2 angeschlossen. Schließlich sind der andere Pol des Kondensators Ca und der andere Pol des Kondensators Cb jeweils an die Takteingangsklemmen Ck1 und CK2 angeschlossen. In der Praxis sind die Kondensatoren Ca und Cb ausgehend von Transistoren hergestellt, deren Steuergitter einem Pol dieser Kondensatoren entspricht, und deren Drain und deren Quelle gemeinsam mit dem anderen Pol dieser Kondensatoren verbunden sind und diesem entsprechen.
Die Diagramme der Schaltsignale FN1, FN2, FX1 und FX2 sind in der 1c dargestellt. Die ersten und dritten Schaltsignale FN1 und FX1 sind zwei komplementäre, aber im Hochzustand nicht überlagernde Schaltsignale, die zwischen zwei Werten umschalten, die praktisch 0 und ein erster Spannungspegel VA sind. Die zweiten und vierten Schaltsignale FN2 und FX2, die sich im Hochzustand nicht überlagern, sind jeweils auf die ersten und dritten Schaltsignale FN1, FX1 abgestimmte Signale, die zwischen zwei Werten umschalten, die praktisch 0 und ein zweiter Spannungspegel VB sind. Unter der Annahme, dass die Schaltsignale FN1 und FN2 anfangs bei VA und VB liegen, und dass die Schaltsignale FX1 und FX2 anfangs bei 0 liegen, sind die Schaltsignale FN1, FN2, FX1 und FX2 wie folgt beschaffen:

– das Absinken auf 0 V des Signals FN2 bewirkt das Absinken auf 0 V des Signals FN1,
– das Absinken auf 0 V des Signals FN1 bewirkt den Anstieg auf VA des Signals FX1,
– der Anstieg auf VA des Signals FX1 bewirkt den Anstieg auf VB des Signals FX2, das nach einem bestimmten Zeitraum wieder auf 0 V absinkt,
– das Absinken auf 0 V des Signals FX2 bewirkt das Absinken auf 0 V des Signals FX1,
– das Absinken auf 0 V des Signals FX1 bewirkt den Anstieg auf VA des Signals FN1,
– der Anstieg auf VA des Signals FN1 bewirkt den Anstieg auf VB des Signals FN2.

Die erhaltene hohe Spannung HV, die Betriebszeit, die Verluste der Ladungspumpe sowie die Gesamtenergie, die sie verbraucht, um die Spannung HV zu liefern, hängen im Wesentlichen von der Anzahl N der Elementarzellen, der Versorgungsspannung Vcc, der Schwellenspannung VT der verwendeten Transistoren Ta, Tb und der Spannungspegel VA, VB ab.
Um eine ausreichend hohe Spannung HV zu erhalten, ohne die Anzahl N der eingesetzten Elementarzellen zu sehr zu erhöhen, wird allgemein ein Spannungspegel VA, der gleich der Versorgungsspannung Vcc ist, und ein höchst möglicher Spannungspegel VB gewählt (VB hängt u.a. von der Anzahl N der Elementarzellen und der durch die Transistoren Ta, Tb fließenden maximalen Spannung ab). Der Wert von VB muss begrenzt werden, damit die Gitteroxide der Transistoren nicht durchbrennen. Allerdings erlauben die in der Praxis verwendeten Steuerschaltungen nicht einen höheren Spannungspegel VB zu erhalten als die zweifache Versorgungsspannung Vcc.
Das Problem des Gesamtenergieverbrauchs der Ladungspumpe ist besonders kritisch bei so genannten kontaktlosen Anwendungen, bei welchen die gesamte Energie mit Abstand durch einen Leser in Form eines Hochfrequenzsignals geliefert wird. Die Energie, welche die Karte empfängt, ist begrenzt und nimmt stark ab, wenn der Abstand zwischen dem Leser und der Karte größer wird. Wenn man die Karte in einem sinnvollen Abstand von dem Leser benutzen möchte, ist es erforderlich den Gesamtenergieverbrauch der Spannungserhöhungsschaltungen der Art Ladungspumpe, die bei kontaktlosen Anwendungen eingesetzt werden, zu begrenzen.
Im Hinblick auf dieses Ziel schlägt die Erfindung eine integrierte Schaltkreiskarte vor, die Energie in Form eines Hochfrequenzsignals empfängt, und die einen Spannungsgenerator aufweist, der eine erste Versorgungsspannung erzeugt, wobei die integrierte Schaltkreiskarte dadurch gekennzeichnet ist, dass sie außerdem eine Spannungserhöhungsschaltung aufweist, welche die erste Versorgungsspannung an einer ersten Versorgungseingangsquelle und eine zweite Versorgungsspannung, die höher ist als die erste Versorgungsspannung, an einer zweiten Versorgungseingangsquelle empfängt, wobei die Spannungserhöhungsschaltung eine hohe Spannung erzeugt.
Gemäß einer Ausführungsform weist der Spannungsgenerator eine Erfassungs- und Richtschaltung auf, welche das Hochfrequenzsignal empfängt, und welche eine gerichtete Spannung an einer Ausgangsklemme erzeugt, und einen ersten Regler, der die gerichtete Spannung an einer Versorgungseingangsklemme empfängt, und der die erste Versorgungsspannung erzeugt, wobei die zweite Versorgungseingangsklemme der Spannungserhöhungsschaltung an die Versorgungseingangsklemme des ersten Reglers angeschlossen ist, wobei die zweite Versorgungsspannung (Vdd) gleich der gerichteten Spannung ist.
Gemäß einer weiteren Ausführungsform weist der Spannungsgenerator auf: – eine Erfassungs- und Richtschaltung, welche das Hochfrequenzsignal empfängt, und welche eine gerichtete Spannung an einer Ausgangsklemme erzeugt, – einen ersten Regler mit einer Versorgungseingangsklemme, der die erste Versorgungsspannung erzeugt, und – einen zweiten Regler mit einer Eingangsklemme, die an die Ausgangsklemme der Erfassungs- und Richtschaltung angeschlossen ist, um die gerichtete Spannung zu empfangen, und mit einer Ausgangsklemme, die an die Versorgungseingangsklemme des ersten Reglers angeschlossen ist, wobei der zweite Regler die gerichtete Spannung empfängt und die zweite Versorgungsspannung erzeugt, wobei der erste Regler die zweite Versorgungsspannung empfängt und die erste Versorgungsspannung erzeugt.
Vorzugsweise weist die Spannungserhöhungsschaltung einen Steuerkreis auf, der zumindest ein Paar Schaltsignale erzeugt, wobei das erste Schaltsignal zwischen einer Nullspannung und einem ersten Spannungspegel schwankt und das zweite Schaltsignal zwischen einer Nullspannung und einem zweiten Spannungspegel schwankt. Der Steuerkreis empfängt die erste und zweite Versorgungsspannung; der erste und zweite Spannungspegel werden jeweils ausgehend von der ersten und zweiten Versorgungsspannung erhalten.
Ebenfalls vorzugsweise weist die Spannungserhöhungsschaltung außerdem N Elementarzellen auf, die in Serie geschaltet sind, um eine hohe Spannung zu erzeugen, wobei die N Elementarzellen von zumindest einem Paar Schaltsignale gesteuert werden.
Vorzugsweise weist der Steuerkreis auf: – eine Phasentrennschaltung, die ein Taktsignal und die erste Versorgungsspannung empfängt, und die das erste Schaltsignal erzeugt, und – zumindest eine Erhöhungsschaltung, die das erste Schaltsignal und die erste und die zweite Versorgungsspannung empfängt, und die das zweite Schaltsignal durch Erhöhung des Pegels des ersten Schaltsignals erzeugt.
Gemäß einer Ausführungsform der Spannungserhöhungsschaltung erzeugt die Phasentrennschaltung ebenfalls zumindest ein logisches Signal, das repräsentativ für den logischen Zustand des ersten Schaltsignals ist. Die Elementarzellen werden entweder von zumindest einem Paar Schaltsignale oder von dem ersten Schaltsignal und zumindest einem logischen Signal ferngesteuert.
Schließlich weist die integrierte Schaltkreiskarte vorzugsweise einen Taktgenerator auf, der das Hochfrequenzsignal empfängt, und der das Taktsignal erzeugt.
Somit schlägt die Erfindung vor zwei unterschiedliche Versorgungsspannungen zu benutzen, um eine Ladungspumpe zu versorgen, die insgesamt weniger und ebenfalls kürzer Energie verbraucht. In der Tat erlaubt die Erfindung durch die Verwendung von zwei Versorgungsspannungen, von denen die eine höher ist als die andere, den von den Schaltsignalen erreichten Spannungspegel zu erhöhen und somit die an die Transistorengitter der Elementarzellen der Ladungspumpe angelegte Spannung zu erhöhen. Die gewünschte hohe Spannung HV wird so schneller erhalten und der Gesamtenergieverbrauch wird verringert. Die Anzahl der Elementarzellen kann sogar eventuell reduziert werden, was die Gesamtgröße im Hinblick auf die Siliciumfläche der Spannungserhöhungsschaltung noch weiter verkleinert. Außerdem wird durch Verwendung von zwei Versorgungsspannungen die von der Ladungspumpe verbrauchte Leistung auf die beiden Spannungsquellen, welche sie erzeugen, verteilt; so wird die Gefahr des Ausfallens der einen oder der anderen dieser Quellen begrenzt.
Die Erfindung ist besonders interessant für integrierte Schaltkreiskarten, bei welchen es erleichtert wird zwei Spannungen ausgehend von dem einzigen, von der Karte empfangenen Hochfrequenzsignal zu erhalten.
Für beispielsweise eine Chipkarte, die ungefähr 50 cm von einem Leser angeordnet ist, und unter Verwendung der derzeitigen Lösungen mit einer Versorgungsspannung Vcc in der Größenordnung von 3 V, verbraucht die Ladungspumpe während ungefähr 50 μs Energie, um eine hohe Spannung HV in der Größenordnung von 18 V zu liefern. Die Ladungspumpe der Erfindung, welche zwei Versorgungsspannungen nutzt, von denen die eine beispielsweise 3 V und die andere 5 V beträgt, verbraucht nur während 10 μs Energie, um eine hohe Spannung HV in der Größenordnung von 18 V zu erzeugen, und zwar ohne den Abstand zwischen dem Leser und der Chipkarte zu verringern.
Ein weiterer Vorteil der Erfindung besteht darin den Oszillator wegzulassen, der gewöhnlich verwendet wird, um das Taktsignal zu liefern. Hierzu wird ein Taktgenerator eingesetzt, der ausgehend von dem von der Karte empfangenen Hochfrequenzsignal mit einer Frequenz f0 ein Taktsignal mit einer Frequenz f = f0/p erzeugt, wobei p eine ganze Zahl ist. Klassischer Weise ist die Frequenz f0 gleich 13, 56 MHz.
Ein solcher Taktgenerator weist den Vorteil auf ein besonders Frequenz-stabiles Taktsignal insofern zu liefern, als dass die Frequenz f0 des von der Karte empfangenen Hochfrequenzsignals stabil ist. So entledigt man sich der Frequenzstabilitätsprobleme des gewöhnlich eingesetzten Oszillators. In diesem Fall müssen die Schaltungen der Ladungspumpe nicht dafür dimensioniert werden Taktsignale mit variabler Frequenz auszuhalten, was erlaubt die Gesamtgröße (im Hinblick auf die Siliciumfläche) der Ladungspumpe zu verringern.
Außerdem ist es mit einem solchen Taktgenerator möglich die Frequenz des Taktsignals zu verringern, indem eine größere Zahl p als eins gewählt wird, beispielsweise gleich 8 (z.B. ein Taktsignal mit der Frequenz f = 1,7 MHz), was erlaubt den Gesamtenergieverbrauch der Ladungspumpe noch weiter zu verringern.
Die Erfindung wird besser verstanden werden und weitere Eigenschaften und Vorteile werden klar werden bei der Lektüre der nachfolgenden Beschreibung, wobei sich die Beschreibung auf die beigefügten Zeichnungen bezieht, in welchen:
1a ein Schema einer Spannungserhöhungsschaltung der Art Ladungspumpe gemäß dem Stand der Technik ist,
1b ein detailliertes Schema einer Basiszelle der Ladungspumpe der 1a ist,
1c Diagramme der Schaltsignale der Ladungspumpe der 1a darstellt,
2 ein Funktionsschema einer erfindungsgemäßen integrierten Schaltungskarte ist,
die 3 bis 8 elektronische Diagramme sind, welche bestimmte Elemente der 2 illustrieren,
die 9a bis 9o Diagramme der Signale an verschiedenen Punkten der Schemata der 2 bis 7 sind.
Die 1a bis 1c entsprechen dem Stand der Technik und sind zuvor beschrieben worden.
Die erfindungsgemäße integrierte Schaltungskarte ist in 2 dargestellt. Sie weist eine Erfassungs- und Richtschaltung 210, einen ersten Regler 220, eine Spannungserhöhungsschaltung 230 und einen zweiten Regler 240 auf.
Die eine Erfassungs- und Richtschaltung 210 empfängt ein Hochfrequenzsignal SR und liefert eine gerichtete Spannung VR an eine Ausgangsklemme 211; sie ist gemäß einem bekannten Schema hergestellt und weist insbesondere eine Antenne auf zum Empfang des Hochfrequenzsignals SR und eine Diodenbrücke zum Liefern der gerichteten Spannung VR. Die eine Erfassungs- und Richtschaltung kann ebenfalls Filter aufweisen zur Verbesserung ihres Betriebs.
Die Spannungserhöhungsschaltung 230 der Art Ladungspumpe weist zwei Versorgungseingangsklemmen 231, 232 auf, an welche eine erste und eine zweite Versorgungsspannung Vcc, Vdd angelegt wird. Sie umfasst ebenfalls einen Takteingang 233, an welchen ein Taktsignal OSC gesendet wird, und sie liefert eine hohe Spannung HV an einer Ausgangsklemme 234.
Der erste Regler 220 weist eine Eingangsklemme 221 und eine Ausgangsklemme 222 auf, die jeweils an die Versorgungseingangsklemmen 232 und 231 angeschlossen sind. Der erste Regler 220 ist gemäß einem bekannten Schema ausgebildet, er weist insbesondere einen Spannungsdetektor und Filter auf, um die erste Versorgungsspannung Vcc einzustellen (beispielsweise auf 3 V), die er an seine Ausgangsklemme 222 liefert.
Der zweite Regler 240 umfasst eine Eingangsklemme, die an die Ausgangsklemme 211 angeschlossen ist, um die gerichtete Spannung VR zu empfangen, und eine Ausgangsklemme, die an die Eingangsklemme 221 angeschlossen ist. Der zweite Regler 240 ist gemäß einem bekannten Schema ausgebildet, in ähnlicher Weise wie der erste Regler 220. Der zweite Regler liefert die zweite stabile Versorgungsspannung Vdd mit beispielsweise 4,5 V.
Der zweite Regler 240 ist für die Funktionsweise der Erfindung nicht unentbehrlich, verbessert sie aber sehr. In der Tat kann vorgesehen werden die Spannungserhöhungsschaltung 230 mit der ersten stabilen Versorgungsspannung Vcc und der zweiten Versorgungsspannung Vdd zu versorgen, die gleich der gerichteten Spannung VR ist. Allerdings variiert insbesondere bei Anwendungen für kontaktlose Karten der Spannungspegel der gerichteten Spannung VR sehr stark mit dem Abstand zwischen dem Leser und der Karte. In diesem Fall wäre es erforderlich die Elemente der Spannungserhöhungsschaltung 230 zu überdimensionieren, damit sie die Schwankungen der gerichteten Spannung VR aushalten. Um diese Beanspruchung zu vermeiden, wird bevorzugt einen zweiten Spannungsregler 240 zu benutzen, der eine zweite stabile Versorgungsspannung Vdd liefert.
Die Spannungserhöhungsschaltung 230 der Erfindung ist eine Ladungspumpe wie sie in 3 illustriert ist, d.h. sie weist N in Serie geschaltete Elementarzellen CE₁ bis CE_N auf, wobei jede Elementarzelle identisch mit derjenigen der 1b ist und zwei Eingangsklemmen E1 und E2, zwei Ausgangsklemmen S1 und S2 und zwei Takteingangsklemmen CK1 und CK2 aufweist. Die Eingänge E1 und E2 der Elementarzellen CE₂ bis CE_N sind jeweils mit den Ausgängen S1 und S2 der Elementarzellen CE₁ bis CE_N-1 verbunden.
Die Ladungspumpe der 3 weist ebenfalls eine Eingangsschaltung 310, eine Ausgangsschaltung 320, einen Steuerkreis 330 und einen Oszillator 340 auf.
Die Eingangsschaltung 310 umfasst eine Versorgungseingangsklemme 311, die an die Versorgungseingangsklemme 232 der Spannungserhöhungsschaltung 230 angeschlossen ist, um die zweite Versorgungsspannung Vdd zu empfangen, eine Takteingangsklemme 312 und eine Ausgangsklemme 313. Die Eingangsschaltung 310 umfasst zwei Transistoren 315 und 316, deren Drains zusammen mit der Versorgungseingangsklemme 311 verbunden sind, und deren Quellen gemeinsam an die Ausgangsklemme 313 angeschlossen sind. Das Steuergitter des Transistors 315 ist mit seinem Drain verbunden, um eine Diode zu bilden, und das Steuergitter des Transistors 316 ist an die Takteingangsklemme 312 angeschlossen. Die aus den Transistoren 315 und 316 gebildete Anordnung bildet einen Umschalter CMOS, der von einem an der Takteingangsklemme 312 empfangenen Signal gesteuert wird. Die Eingänge E1 und E2 der Elementarzelle CE₁ sind zusammen mit der Ausgangsklemme 313 der Eingangsschaltung 310 verbunden.
Die Ausgangsschaltung 320 umfasst zwei Eingangsklemmen 321 und 322, die jeweils an die Ausgangsklemmen S1 und S2 der Elementarzelle CE_N angeschlossen sind, eine Versorgungseingangsklemme 323, die an die Versorgungseingangsklemme 232 der Spannungserhöhungsschaltung 230 zum Empfang der zweiten Versorgungsspannung Vdd angeschlossen ist, eine Takteingangsklemme 324 und eine Ausgangsklemme 325 zum Liefern einer hohen Spannung HV. Die Ausgangsschaltung 320 weist einen Transistor 326 und zwei Kondensatoren 327, 328 auf.
Der Drain und das Steuergitter des Transistors 326 sind zusammen an die Eingangsklemme 321 und an die Ausgangsklemme 325 der Ausgangsschaltung 320 angeschlossen. Die Quelle des Transistors 326 ist mit einem Pol des Kondensators 327 und der Eingangsklemme 322 verbunden. Der andere Pol des Kondensators 327 ist an die Takteingangsklemme 324 angeschlossen. Ein Pol des Kondensators 328 ist mit dem Drain des Transistors 326 verbunden und sein anderer Pol ist mit der Versorgungseingangsklemme 323 verbunden.
Der Steuerkreis 330 weist eine Takteingangsklemme 331 auf, zu welcher ein Taktsignal OSC geschickt wird, und zwei Versorgungseingangsklemmen 332 und 333, die jeweils an die Eingangsklemmen 231 und 232 angeschlossen sind, an welche jeweils die erste und zweite Versorgungsspannung Vcc, Vdd angelegt werden. Der Steuerkreis 330 erzeugt an sechs Taktausgangsklemmen 334 bis 339 vier Schaltsignale FN, FBN, FX, FBX und zwei logische Signale POL1N, POL2N, die repräsentativ sind für den logischen Zustand der Schaltsignale FN, FX.
Der Oszillator 340 weist eine Eingangsklemme auf, an welche die Versorgungsspannung Vcc angelegt wird, und eine Ausgangsklemme, die an die Eingangsklemme 331 des Steuerkreises angeschlossen ist, um das Taktsignal OSC zu liefern.
Die Takteingänge CK1 und CK2 der Elementarzellen mit ungeradem Rang, die zwischen 1 und m liegen, sind an die Taktausgangsklemmen 334 und 335 des Steuerkreises angeschlossen, um die Schaltsignale FN und FBN zu empfangen. Die Takteingänge CK1 und CK2 der Elementarzellen mit geradem Rang, die zwischen 1 und m liegen, sind an die Taktausgangsklemmen 336 und 337 des Steuerkreises 330 angeschlossen, um die Schaltsignale FX und FBX zu empfangen.
Die Takteingänge CK1 und CK2 der Elementarzellen mit ungeradem Rang, die zwischen m + 1 und N liegen, sind mittels eines Umpolschalters Inv1 jeweils an die Taktausgangsklemme 338 und an die Taktausgangsklemme 335 des Steuerkreises 330 angeschlossen. Der Takteingang CK1 der Elementarzellen mit ungeradem Rang, die zwischen m + 1 und N liegen, empfängt somit das von dem Umpolschalter Inv1 umgekehrte logische Signal POL1N. Ihr Takteingang CK2 empfängt wiederum das Schaltsignal FBN.
Schließlich sind die Takteingänge CK1 und CK2 der Elementarzellen mit geradem Rang, die zwischen m + 1 und N liegen, mittels eines Umpolschalters Inv2 jeweils an die Taktausgangsklemme 339 und an die Taktausgangsklemme 337 des Steuerkreises 330 angeschlossen. Der Takteingang CK1 der Elementarzellen mit geradem Rang, die zwischen m + 1 und N liegen, empfängt somit das von dem Umpolschalter Inv2 umgekehrte logische Signal POL2N. Ihr Takteingang CK2 empfängt wiederum das Schaltsignal FBX.
In dem hier oben dargelegten Beispiel der 3, ist m als eine gerade ganze Zahl gewählt worden. Die Elementarzelle CE_m mit geradem Rang m empfängt somit die Signale FX und FBX an ihren Takteingangsklemmen CK1 und CK2. Die 3 ist allerdings nur ein nicht begrenzendes Beispiel der Erfindung und insbesondere m kann auch ungerade gewählt werden. In diesem Fall empfängt die Elementarzelle CE_m mit ungeradem Rang m die Signale FN und FBN an ihren Takteingangsklemmen CK1 und CK2.
Die Schaltsignale FN und FX sind identisch mit den Signalen FN1 und FX1 der 1c; sie sind komplementär, nicht überlagernd im hohen Zustand und schalten zwischen zwei Werten um, die 0 und ein erster Spannungspegel VA sind, der gleich der ersten Versorgungsspannung Vcc ist.
Erfindungsgemäß sind die Schaltsignale FBN und FBX zwei Signale, die jeweils auf die Schaltsignale FN und FX abgestimmt sind, und sie schalten zwischen zwei Werten um, die 0 und ein zweiter Spannungspegel VB sind, der in einem Beispiel gleich zweimal der Versorgungsspannung Vdd ist, wobei die zweite Versorgungsspannung Vdd größer ist als die erste Versorgungsspannung Vcc.
Der Steuerkreis 330 umfasst gemäß 4 eine Phasentrennschaltung 410 und zwei Erhöhungsschaltungen 420 und 430.
Die Phasentrennschaltung 410 weist eine Eingangsklemme 411 auf, die an die Takteingangsklemme 331 angeschlossen ist, um das Taktsignal OSC zu empfangen, und sechs Ausgangsklemmen 413 bis 418 zum Liefern der Schaltsignale FN und FX sowie vier logischer Signale POL1, POL2, POL1N, POL2N. Die Signale POL1 und POL1N sind repräsentativ für den logischen Zustand des Schaltsignals FN und die Signale POL2 und POL2N sind repräsentativ für den logischen Zustand des Schaltsignals FX. Die Ausgangsklemmen 417 und 418 der Phasentrennschaltung 410 sind an die Ausgangsklemmen 338 und 339 des Steuerkreises 330 angeschlossen.
Die erste Erhöhungsschaltung 420 weist zwei Versorgungseingangsklemmen 421 und 422 auf, die jeweils an die Versorgungseingangsklemmen 332 und 333 angeschlossen sind, und drei Eingangsklemmen 423, 424 und 425, die jeweils an die Ausgangsklemmen 415, 417 und 413 der Phasentrennschaltung 410 angeschlossen sind zum jeweiligen Empfang der Signale POL1, POL1N und FN. Die erste Erhöhungsschaltung 420 erzeugt das Schaltsignal FBN an der Ausgangsklemme 426, die an die Ausgangsklemme 335 des Steuerkreises 330 angeschlossen ist.
Ebenso weist die zweite Erhöhungsschaltung 430 zwei Versorgungseingangsklemmen 431 und 432 auf, die jeweils an die Versorgungseingangsklemmen 332 und 333 angeschlossen sind, und drei Eingangsklemmen 433, 434 und 435, die jeweils an die Ausgangsklemmen 416, 418 und 414 der Phasentrennschaltung 410 angeschlossen sind zum jeweiligen Empfang der Signale POL2, POL2N und FX. Die zweite Erhöhungsschaltung 430 erzeugt das Schaltsignal FBX an einer Ausgangsklemme 436, die mit der Ausgangsklemme 337 des Steuerkreises 330 verbunden ist.
Die Phasentrennschaltung 410 umfasst gemäß 5 zwei logische Glieder P1 und P2, beispielsweise der Art NICHT-UND, mit jeweils zwei Eingangsklemmen und einer Ausgangsklemme.
Die Eingangsklemmen des logischen Gliedes P1 sind jeweils an die Eingangsklemme 411 angeschlossen zum Empfang des Taktsignals OSC und an die Ausgangsklemme 414 der Phasentrennschaltung 410; die Ausgangsklemme des logischen Gliedes P1 ist an die Ausgangsklemme 415 angeschlossen zum Liefern des Signals POL1 und an einen Pol eines Kondensators C1, wobei der andere Pol des Kondensators C1 mit der Erde des Steuerkreises 330 verbunden ist.
Ebenso sind die Eingangsklemmen des logischen Gliedes P2 mit Hilfe eines Umpolschalters I0 jeweils an die Eingangsklemme 411 angeschlossen und an die Ausgangsklemme 413 der Phasentrennschaltung 410; die Ausgangsklemme des logischen Gliedes P2 ist an die Ausgangsklemme 416 angeschlossen zum Liefern des Signals POL2 und an einen Pol eines Kondensators C2, wobei der andere Pol des Kondensators C2 mit der Erde des Steuerkreises 330 verbunden ist.
Die Phasentrennschaltung 410 weist ebenfalls vier Umpolschalter I1 bis I4 auf, die jeweils eine Eingangsklemme und eine Ausgangsklemme besitzen. Die Umpolschalter I3 und I4 sind jeweils identisch mit den Umpolschaltern Inv1 und Inv2 gewählt.
Die Umpolschalter I1 und I3 sind in Reihe geschaltet, wobei die Eingangsklemme des Umpolschalters I1 mit der Ausgangsklemme des logischen Gliedes P1 verbunden ist und wobei die Ausgangsklemme des Umpolschalters I3 an die Ausgangsklemme 413 der Phasentrennschaltung 410 angeschlossen ist zum Liefern des Schaltsignals FN. Die Ausgangsklemme des Umpolschalters I1 und die Eingangsklemme des Umpolschalters I3 sind zusammen mit der Ausgangsklemme 417 der Phasentrennschaltung 410 verbunden zum Liefern des Signals POL1N. Hierbei ist festzustellen, dass gemäß 3 das Signal, das an die Takteingangsklemmen CK1 der Elementarzellen mit ungeradem Rang, die zwischen m + 1 und N liegen, gesendet wird, d.h. das von dem Umpolschalter Inv1 umgekehrte Signal POL1N identisch mit dem Schaltsignal FN ist, wenn die Umpolschalter Inv1 und I3 identisch gewählt sind.
Die Umpolschalter I2 und I4 sind in Reihe geschaltet, wobei die Eingangsklemme des Umpolschalters I2 mit der Ausgangsklemme des logischen Gliedes P2 verbunden ist und wobei die Ausgangsklemme des Umpolschalters I4 an die Ausgangsklemme 414 der Phasentrennschaltung 410 angeschlossen ist zum Liefern des Schaltsignals FX. Die Ausgangsklemme des Umpolschalters I2 und die Eingangsklemme des Umpolschalters I4 sind zusammen mit der Ausgangsklemme 418 der Phasentrennschaltung 410 verbunden zum Liefern des Signals POL2N. Hierbei ist auch festzustellen, dass das Signal, das an die Takteingangsklemmen CK2 der Elementarzellen mit geradem Rang, die zwischen m + 1 und N liegen, gesendet wird, d.h. das von dem Umpolschalter Inv2 umgekehrte Signal POL2N identisch mit dem Schaltsignal FX ist, wenn die Umpolschalter Inv2 und I4 identisch gewählt sind.
Die erste Erhöhungsschaltung 420 umfasst gemäß 6, eine Verzögerungsschaltung CR1, zwei logische Potentialübersetzungsschaltungen CT1 und CT3, zwei Transistoren T1 und T3, einen Kondensator C3, ein logisches Glied P3 und einen Umpolschalter I5.
Die Verzögerungsschaltung CR1 weist gemäß 8 eine Versorgungseingangsklemme A1 auf, an welche die erste Versorgungsspannung Vcc angelegt wird, eine Eingangsklemme E und eine Ausgangsklemme S. Der Drain und die Quelle eines Transistors Tx der Art P sind jeweils an die Versorgungseingangsklemme und an eine Klemme eines Widerstandes R angeschlossen. Der Drain und die Quelle eines Transistors Ty sind jeweils an die andere Klemme des Widerstandes R und an die Erde der Schaltung angeschlossen. Das Steuergitter des Transistors Tx und das Steuergitter des Transistors Ty sind zusammen mit der Eingangsklemme E der Verzögerungsschaltung CR1 verbunden. Eine Klemme eines Kondensators C ist mit der Erde der Schaltung verbunden und seine andere Klemme ist an die Quelle des Transistors Tx und an die Eingangsklemme eines Umpolschalters I angeschlossen, dessen Ausgangsklemme an die Ausgangsklemme S der Verzögerungsschaltung CR1 angeschlossen ist.
Die Verzögerungsschaltung CR1 funktioniert auf folgende Art und Weise. An ihrer Ausgangsklemme S reproduziert sie das Signal, das an ihre Eingangsklemme E gesendet wird, verzögert um eine Zeit T_CR. Eine geeignete Wahl der Kapazität des Kondensators C und des Widerstandes R erlaubt den Wert der Zeit T_CR festzulegen.
Die logischen Potentialübersetzungsschaltungen CT1 und CT3 sind identisch ausgebildet; sie umfassen jeweils eine Steuereingangsklemme IN, eine Versorgungseingangsklemme HTIN, an welche die Versorgungsspannung Vdd angelegt wird, und eine Ausgangsklemme OUT.
Eine Potentialübersetzungsschaltung funktioniert auf folgende Art und Weise. Wenn ein logisches Signal gleich „0" an ihre Steuereingangsklemme IN gesendet wird, erzeugt sie ein Signal gleich „0" an ihrer Ausgangsklemme OUT. Wenn umgekehrt ein logisches Signal gleich „1" an ihre Steuereingangsklemme IN gesendet wird, erzeugt sie ein Signal, dessen Pegel gleich dem Pegel des Signals ist, das an ihre Versorgungseingangsklemme HTIN gesendet worden ist.
Die Potentialübersetzungsschaltungen CT1 und CT3 erlauben somit, anhand eines logischen Signals mit niedriger Spannung (beispielsweise von 3 V im Hochzustand) ein logisches Signal mit höherer Spannung (beispielsweise von 5 V im Hochzustand) zu erzeugen.
Die Eingangsklemme E der Verzögerungsschaltung CR1 ist an die Eingangsklemme 423 der Erhöhungsschaltung 420 angeschlossen, um das Signal POL1 zu empfangen, ihre Versorgungseingangsklemme A1 ist an die Eingangsklemme 421 angeschlossen und ihre Ausgangsklemme S ist mit der Steuereingangsklemme IN der Potentialübersetzungsschaltung CT1 verbunden.
Das logische Glied P3 weist drei Eingangsklemmen auf, die jeweils an die Ausgangsklemme OUT der logischen Potentialübersetzungsschaltung CT1 angeschlossen sind, um ein Signal FNR zu empfangen, an die Eingangsklemme 424 der Erhöhungsschaltung 420, um das Signal POL1N zu empfangen, und mittels des Umpolschalters I5 an die Eingangsklemme 425 der Erhöhungsschaltung 420. Der Umpolschalter I5 liefert ein Signal FNN an seiner Ausgangsklemme. Das logische Glied P3 weist ebenfalls eine Ausgangsklemme auf, die an die Steuereingangsklemme IN der Potentialübersetzungsschaltung CT3 angeschlossen ist, deren Versorgungseingangsklemme HTIN mit der Versorgungseingangsklemme 422 verbunden ist, um die Versorgungsspannung Vdd zu empfangen. Die Ausgangsklemme OUT der Potentialübersetzungsschaltung CT3 ist mit dem Steuergitter des Transistors T1 verbunden, um ein Signal CMN zu liefern. Der Drain des Transistors T1 ist an die Versorgungseingangsklemme 422 angeschlossen; seine Quelle ist an die Ausgangsquelle 426 angeschlossen, um das Schaltsignal FBN zu liefern, und an einen ersten Pol des Kondensators C3, dessen zweiter Pol mit der Ausgangsklemme OUT der Potentialübersetzungsschaltung CT1 verbunden ist. Schließlich sind der Drain und das Steuergitter des Transistors T3 jeweils an die Ausgangsklemme 426 und an die Eingangsklemme 424 der Erhöhungsschaltung 420 angeschlossen, wobei die Quelle des Transistors T3 mit der Erde der Schaltung verbunden ist.
Die zweite Erhöhungsschaltung 430 ist identisch mit der ersten Erhöhungsschaltung 420 ausgebildet und umfasst gemäß 7 eine Verzögerungsschaltung CR2, zwei logische Potentialübersetzungsschaltungen CT2 und CT4, zwei Transistoren T2 und T4, einen Kondensator C4, ein logisches Glied P4 und einen Umpolschalter I6.
Die Verzögerungsschaltung CR2 ist identisch mit der Verzögerungsschaltung CR1 ausgebildet. Ebenso sind die logischen Potentialübersetzungsschaltungen CT2 und CT4 identisch mit den Schaltungen CT1 und CT3 ausgebildet und ihre Versorgungseingangsklemmen HTIN sind zusammen an die Eingangsklemme 432 angeschlossen, um die Versorgungsspannung Vdd zu empfangen.
Die Eingangsklemme E der Verzögerungsschaltung CR2 ist an die Eingangsklemme 433 der Erhöhungsschaltung 430 angeschlossen, um das Signal POL2 zu empfangen, ihre Versorgungseingangsklemme A1 ist an die Eingangsklemme 431 angeschlossen und ihre Ausgangsklemme S ist mit der Steuereingangsklemme IN der Potentialübersetzungsschaltung CT2 verbunden.
Das logische Glied P4 weist drei Eingangsklemmen auf, die jeweils an die Ausgangsklemme OUT der logischen Potentialübersetzungsschaltung CT2 angeschlossen sind, um ein Signal FXR zu empfangen, an die Eingangsklemme 434 der Erhöhungsschaltung 430; um das Signal POL2N zu empfangen, und mittels des Umpolschalters I6 an die Eingangsklemme 435 der Erhöhungsschaltung 430. Der Umpolschalter I6 liefert ein Signal FXN an seiner Ausgangsklemme. Das logische Glied P4 weist ebenfalls eine Ausgangsklemme auf, die an die Steuereingangsklemme IN der Potentialübersetzungsschaltung CT4 angeschlossen ist, deren Ausgangsklemme OUT mit dem Steuergitter des Transistors T2 verbunden ist, um ein Signal CMX zu liefern. Der Drain des Transistors T2 ist an die Versorgungseingangsklemme 432 angeschlossen; seine Quelle ist an die Ausgangsquelle 436 angeschlossen, um das Schaltsignal FBX zu liefern, und an einen ersten Pol des Kondensators C4, dessen zweiter Pol mit der Ausgangsklemme OUT der Potentialübersetzungsschaltung CT2 verbunden ist. Schließlich sind der Drain und das Steuergitter des Transistors T4 jeweils an die Ausgangsklemme 436 und an die Eingangsklemme 434 der Erhöhungsschaltung 430 angeschlossen, wobei die Quelle des Transistors T4 mit der Erde der Schaltung verbunden ist.
Die Funktionsweise des Steuerkreises 330 wird nunmehr in Verbindung mit den 9a bis 9o beschrieben, welche Diagramme der Signale an unterschiedlichen Stellen des Kreises 330 sind.
Die Signale OSC, POL1, POL1N, FN, FNN, POL2, POL2N, FX und FXN sind logische Signale, die zwischen einer Nullspannung und der ersten Versorgungsspannung Vcc umschalten, wobei Vcc beispielsweise in der Größenordnung von 3 V liegt.
Die Signale FNR, CMN, FXR und CMX sind logische Signale, die zwischen einer Nullspannung und der Versorgungsspannung Vdd umschalten, wobei Vdd beispielsweise in der Größenordnung von 5 V liegt. Die Schaltsignale FBN und FBX variieren wiederum zwischen einer Nullspannung und dem zweiten Spannungspegel VB, der in der Größenordnung von 2·Vdd liegt.
Für das nachfolgende Beispiel wird anfangs angenommen, dass:

– die Signale OSC, POL1, FN, FNR, CMN, FBN, POL2, FXN, CMX und FBX gleich einer logischen „0" sind, d.h. dass sie Null sind,
– die Signale FX, POL1N, POL2N und FNN gleich einer logischen „1" sind, d.h. dass sie die Spannung Vcc aufweisen, und
– das Signal FXR gleich einer logischen „1" ist, d.h. dass es die Spannung Vdd aufweist.

Es wird ebenfalls angenommen, dass die Umpolschalter I1 bis I6 identisch sind und eine leichte Verzögerung δ bewirken, und dass die Kondensatoren C1 und C2 Verzögerungen δ1 und δ2 bewirken.
Der Übergang zu „0" des Schaltsignals FX bewirkt den Übergang zu „1" des Signals FXN mit einem von dem Umpolschalter I6 bewirkten leichten Versatz δ. Parallel dazu geht das Signal POL1 zu „1" über mit einer von dem Kondensator C1 bewirkten Verzögerung δ1.
Der Übergang zu „1" des Signals POL1 bewirkt den Übergang zu „0" des Signals POL1N, den Übergang zu „1" des Schaltsignals FN und den Übergang zu „0" des Signals FNN, wobei die Signale POL1N, FN und FNN hintereinander ihren Zustand ändern, und zwar jedes Mal mit einem leichten Versatz δ aufgrund des Vorhandenseins der Umpolschalter I1, I3 und I5. Der Übergang zu „0" des Schaltsignals FX bewirkt somit den Übergang zu „1" des Signals FN mit einer Verzögerung Δ1 = δ1 + 2·δ aufgrund des Kondensators C1 und der Umpolschalter I1 und I3.
Wenn die Signale FNR und POL1N Null sind, bewirkt der Übergang zu „0" des Signals FNN eine Zustandsänderung an der Ausgangsklemme des Gliedes P3 und den Übergang zu „1" des Signals CMN mit Hilfe der Potentialübersetzungsschaltung CT3. Das Signal CMN wird so auf die Spannung Vdd gebracht, was den Transistor T1 übergehend macht, und das Schaltsignal FBN wird auf die Spannung Vdd gebracht. Wenn außerdem das Signal POL1N gleich „0" ist, ist eine der Klemmen des Kondensators C3 auf einer Nullspannung, wobei seine andere Klemme auf der Spannung Vdd ist, so dass sich der Kondensator C3 auflädt.
Parallel dazu bewirkt der Übergang zu „1" des Signals POL1 den Übergang zu „1" des Signals FNR mit einer Verzögerung aufgrund des Vorhandenseins der Verzögerungsschaltung CR1, und das Signal FNR wird dann durch Einwirkung der Potentialübersetzungsschaltung CT1 auf die Spannung Vdd gebracht.
Wenn das Signal FNR auf der Spannung Vdd ist, ändert der Ausgang des logischen Gliedes P3 den Zustand, das Signal CMN geht auf „0" über und der Transistor T1 blockiert. Wenn der Kondensator C3 geladen und das Signal FNR auf die Spannung Vdd gebracht ist, steigt die andere Klemme des Kondensators C3 auf die Spannung VB = 2·Vdd, sowie das Schaltsignal FBN.
Wenig später geht das Signal OSC von „0" zu „1" über, der Ausgang des logischen Gliedes P1 ändert seinen Zustand und das Signal POL1 geht auf „0" über mit einer von dem Kondensator C1 bewirkten Verzögerung δ1. Der Übergang zu „0" des Signals POL1 bewirkt den Übergang zu „1" des Signals POL1N, den Übergang zu „0" des Signals FN und den Übergang zu „1" des Signals FNN, wobei die Signale POL1N, FN und FNN hintereinander ihren Zustand ändern, jedes Mal mit einem leichten Versatz δ aufgrund des Vorhandenseins der Umpolschalter I1, I3 und I5. Die Zustandsänderung des Signals OSC bewirkt somit die Zustandsänderung des Schaltsignals FN mit einer Verzögerung Δ1 = δ1 + 2·δ aufgrund des Kondensators C1 und der Umpolschalter I1 und I3.
Der Übergang zu „0" des Schaltsignals FN bewirkt den Übergang zu „1" des Signals FNN mit einem von dem Umpolschalter I5 bewirkten leichten Versatz δ. Parallel dazu geht das Signal POL2 am Ausgang des logischen Gliedes P2 zu „1" über mit einer von dem Kondensator C2 bewirkten Verzögerung δ2.
Der Übergang zu „1" des Signals POL2 bewirkt den Übergang zu „0" des Signals POL2N, den Übergang zu „1" des Schaltsignals FX und den Übergang zu „0" des Signals FXN, wobei die Signale POL2N, FX und FXN hintereinander ihren Zustand ändern, jedes Mal mit einem leichten Versatz δ aufgrund des Vorhandenseins der Umpolschalter I2, I4 und I6.
Der Übergang zu „0" des Schaltsignals FN bewirkt somit den Übergang zu „1" des Signals FX mit einer Verzögerung Δ2 = δ2 + 2·δ aufgrund des Kondensators C2 und der Umpolschalter I2 und I4.
Wenn die Signale FXR und POL2N Null sind, bewirkt der Übergang zu „0" des Signals FXN die Zustandsänderung an der Ausgangsklemme des Gliedes P4 und den Übergang zu „1" des Signals CMX mit Hilfe der Potentialübersetzungsschaltung CT4. Das Signal CMX wird somit auf die Spannung Vdd gebracht, was den Transistor T2 übergehend macht und das Schaltsignal FBX wird auf die Spannung Vdd gebracht. Wenn außerdem das Signal POL2N gleich „0" ist, ist eine der Klemmen des Kondensators C4 auf einer Nullspannung, wobei seine andere Klemme auf der Spannung Vdd ist, so dass sich der Kondensator C4 auflädt.
Parallel dazu bewirkt der Übergang zu „1" des Signals POL2 den Übergang zu „1" des Signals FXR mit einer Verzögerung aufgrund des Vorhandenseins der Verzögerungsschaltung CR2, und das Signal FXR wird dann durch Einwirkung der Potentialübersetzungsschaltung CT2 auf die Spannung Vdd gebracht.
Wenn das Signal FXR auf der Spannung Vdd ist, ändert der Ausgang des logischen Gliedes P4 den Zustand, das Signal CMX geht auf „0" über und der Transistor T2 blockiert. Wenn der Kondensator C4 geladen und das Signal FXR auf die Spannung Vdd gebracht ist, steigt die andere Klemme des Kondensators C4 auf die Spannung VB = 2·Vdd, sowie das Schaltsignal FBX.
Wenig später geht das Signal OSC von „1" zu „0" über, der Ausgang des logischen Gliedes P2 ändert seinen Zustand und das Signal POL2 geht auf „0" über mit einer von dem Kondensator C2 bewirkten Verzögerung δ1. Der Übergang zu „0" des Signals POL2 bewirkt den Übergang zu „1" des Signals POL2N, den Übergang zu „0" des Signals FX und den Übergang zu „1" des Signals FXN, wobei die Signale POL2N, FX und FXN hintereinander ihren Zustand ändern, jedes Mal mit einem leichten Versatz δ aufgrund des Vorhandenseins der Umpolschalter I2, I4 und I6. Die Zustandsänderung des Signals OSC bewirkt somit die Zustandsänderung des Schaltsignals FX mit einer Verzögerung Δ2 = δ2 + 2·δ aufgrund des Kondensators C2 und der Umpolschalter I2 und I4. Der Steuerkreis 200 ist dann in seinen Anfangszustand zurückgekehrt.
Gemäß einer Variante der Ladungspumpe der Erfindung ist es möglich alle Elementarzellen der Ladungspumpe entweder mit den Schaltsignalen FN und FBN oder mit den Schaltsignalen FX und FBX zu versorgen. Hierzu werden die Umpolschalter Inv1, Inv2 sowie die Ausgangsklemmen 338, 339 des Steuerkreises und die Verbindungen, welche diese Ausgangsklemmen mit den Elementarzellen CE_m+1 bis CE_N verbinden, weggelassen.
So sind gemäß dieser Variante die Takteingänge CK1 und CK2 der Elementarzellen mit ungeradem Rang, die zwischen m + 1 und N liegen, jeweils an die Taktausgangsklemmen 334 und 335 des Steuerkreises 330 angeschlossen, um die Schaltsignale FN und FBN zu empfangen. Schließlich sind die Takteingänge CK1 und CK2 der Elementarzellen mit geradem Rang, die zwischen m + 1 und N liegen, jeweils an die Taktausgangsklemmen 336 und 337 des Steuerkreises 330 angeschlossen und sie empfangen die Schaltsignale FX und FBX. Die Elementarzellen mit Rang 1 bis m empfangen die gleichen Signale wie zuvor.
Diese Variante ist weniger leistungsfähig als die von der 3 illustrierte Variante, denn wenn die Umpolschalter Inv1 und Inv2 weggelassen werden, addieren sich die Ströme, welche sie durchflossen, um die Elementarzellen CE_m+1 bis CE_N zu versorgen, zu den Strömen hinzu, welche die Umpolschalter I3 und I4 durchströmen. Die Umpolschalter I3 und I4 müssen somit größer dimensioniert werden, um höhere Leistungen sowie höhere Stromspitzen während der logischen Zustandsänderung der Umpolschalter I3 und I4 aushalten zu können.
Die Erfindung kann verbessert werden, indem der Oszillator 340 der Spannungserhöhungsschaltung 230 weggelassen und indem er durch einen Taktgenerator 250 ersetzt wird (mit gestrichelter Linie in 2 dargestellt), welcher eine Eingangsklemme aufweist, die an die Ausgangsklemme 211 der Erfassungs- und Richtschaltung 210 angeschlossen ist, und eine Ausgangsklemme, die an die Takteingangsklemme 233 der Spannungserhöhungsschaltung 230 angeschlossen ist. Der Taktgenerator 250 liefert ausgehend von der gerichteten Spannung VR ein Taktsignal OSC mit der Frequenz f = f0/p, wobei f0 die Frequenz des Hochfrequenzsignals SR ist, das von der Karte empfangen wird, und p eine ganze Zahl ist. Klassisch ist f0 gleich 13,56 MHz. Indem beispielsweise p = 8 gewählt wird, erhält man ein Taktsignal mit der Frequenz f = 1,7 MHz.
Ein solcher Taktgenerator hat den Vorteil in dem Maße besonders Frequenz-stabil zu sein wie die Frequenz f0 des von dem Leser ausgesandten Hochfrequenzsignals SR stabil ist. So werden die Stabilitätsprobleme des klassischen Oszillators 340 überwunden.

Claims

Integrierte Schaltkreiskarte, die Energie in Form eines Hochfrequenzsignals (SR) empfängt, wobei die Karte einen Spannungsgenerator (210, 220) aufweist, um eine erste Versorgungsspannung (Vcc) zu erzeugen und eine Spannungserhöhungsschaltung (230) mit: einem Steuerkreis (330), um zumindest ein Paar Schaltsignale (FN, FBN), (FX, FBX) zu erzeugen, wobei das erste Schaltsignal (FN, FX) zwischen einer Nullspannung und einem ersten Spannungspegel (VA) schwankt und das zweite Schaltsignal (FBN, FBX) zwischen einer Nullspannung und einem zweiten Spannungspegel (VB) schwankt, N Elementarzellen (CE₁ bis CE_N), die in Serie geschaltet sind, um eine hohe Spannung (HV) zu erzeugen, wobei die N Elementarzellen von zumindest einem Paar Schaltsignale (FN, FBN), (FX, FBX) gesteuert werden, wobei die Karte dadurch gekennzeichnet ist, dass der erste Spannungspegel (VA) und der zweite Spannungspegel (VB) jeweils ausgehend von der ersten Versorgungsspannung (Vcc) und einer zweiten Versorgungsspannung (Vdd) erhalten werden, die höher ist als die erste Versorgungsspannung.
Integrierte Schaltkreiskarte gemäß Anspruch 1, dadurch gekennzeichnet, dass der Spannungsgenerator (210, 220) aufweist: – eine Erfassungs- und Richtschaltung (210), welche das Hochfrequenzsignal (SR) empfängt, und welche eine gerichtete Spannung (VR) an einer Ausgangsklemme (211) erzeugt, und – einen ersten Regler (220), der die gerichtete Spannung (VR) an einer Versorgungseingangsklemme (221) empfängt, und der die erste Versorgungsspannung (Vcc) erzeugt, wobei die zweite Versorgungseingangsklemme (232) der Spannungserhöhungsschaltung (230) an die Versorgungseingangsklemme (221) des ersten Reglers (220) angeschlossen ist, wobei die zweite Versorgungsspannung (Vdd) gleich der gerichteten Spannung ist.
Integrierte Schaltkreiskarte gemäß Anspruch 1, dadurch gekennzeichnet, dass der Spannungsgenerator (210, 220, 240) aufweist: – eine Erfassungs- und Richtschaltung (210), welche das Hochfrequenzsignal (SR) empfängt, und welche eine gerichtete Spannung (VR) an einer Ausgangsklemme (211) erzeugt, – einen ersten Regler (220) mit einer Versorgungseingangsklemme (221), der die erste Versorgungsspannung (Vcc) erzeugt, und – einen zweiten Regler (240) mit einer Eingangsklemme, die an die Ausgangsklemme (211) der Erfassungs- und Richtschaltung (210) angeschlossen ist, um die gerichtete Spannung (VR) zu empfangen, und mit einer Ausgangsklemme, die an die Versorgungseingangsklemme (221) des ersten Reglers (220) angeschlossen ist, wobei der zweite Regler (240) die gerichtete Spannung (VR) empfängt und die zweite Versorgungsspannung (Vdd) erzeugt, wobei der erste Regler (220) die zweite Versorgungsspannung (Vdd) empfängt und die erste Versorgungsspannung (Vcc) erzeugt.
Integrierte Schaltkreiskarte gemäß einem der Ansprüche 1 bis 3, wobei der Steuerkreis (330) aufweist: – eine Phasentrennschaltung (410), die ein Taktsignal (OSC) und die erste Versorgungsspannung (Vcc) empfängt, und die das erste Schaltsignal (FN, FX) erzeugt, und – zumindest eine Erhöhungsschaltung (420, 430), die das erste Schaltsignal FN, FX) und die erste (Vcc) und die zweite (Vdd) Versorgungsspannung empfängt, und die das zweite Schaltsignal (FBN, FBX) durch Erhöhung des Pegels des ersten Schaltsignals (FN, FX) erzeugt.
Integrierte Schaltkreiskarte gemäß Anspruch 4, wobei die Phasentrennschaltung 410) ebenfalls zumindest ein logisches Signal (POL1N, POL2N) erzeugt, das repräsentativ für den logischen Zustand des ersten Schaltsignals (FN, FX) ist.
Integrierte Schaltkreiskarte gemäß Anspruch 5, wobei die Elementarzellen (CE₁ bis CE_N) entweder von zumindest einem Paar Schaltsignale (FN, FBN), (FX, FBX) oder von dem ersten Schaltsignal (FN, FX) und zumindest einem logischen Signal (POL1N, POL2N) ferngesteuert werden.
Integrierte Schaltkreiskarte gemäß einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass die zumindest eine Erhöhungsschaltung (420, 430) aufweist: – Vorrichtungen (I5, I6) zum Verzögern des ersten Schaltsignals (FN, FX), – Vorrichtungen (T1, T2) zum Vorladen eines zweiten Kapazitätspols (C3, C4) mit der zweiten Versorgungsspannung (Vdd), – Vorrichtungen (P3, CT3, P4, CT4) zum Erhöhen des von dem zweiten Kapazitätspols (C3, C4) erreichten Pegels, und – Vorrichtungen (T3, T4) zum Rückführen des zweiten Kapazitätspols (C3, C4) auf die Nullspannung, wobei das zweite Schaltsignal (FBN, FBX) zu dem zweiten Kapazitätspol (C3, C4) geliefert wird.
Integrierte Schaltkreiskarte gemäß einem der Ansprüche 4 bis 7 mit einem Taktgenerator (250), der das Hochfrequenzsignal (SR) empfängt, und der das Taktsignal (OSC) erzeugt.