DE60020193T2 - Mehrschichtige Leiterplatte - Google Patents

Mehrschichtige Leiterplatte Download PDF

Info

Publication number
DE60020193T2
DE60020193T2 DE60020193T DE60020193T DE60020193T2 DE 60020193 T2 DE60020193 T2 DE 60020193T2 DE 60020193 T DE60020193 T DE 60020193T DE 60020193 T DE60020193 T DE 60020193T DE 60020193 T2 DE60020193 T2 DE 60020193T2
Authority
DE
Germany
Prior art keywords
grid
unoccupied
pads
contact surfaces
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60020193T
Other languages
English (en)
Other versions
DE60020193D1 (de
Inventor
Michio Nagano-shi Horiuchi
Shigeru Nagano-shi Mizuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Application granted granted Critical
Publication of DE60020193D1 publication Critical patent/DE60020193D1/de
Publication of DE60020193T2 publication Critical patent/DE60020193T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09227Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

  • Die vorliegende Erfindung betrifft eine mehrschichtige Leiterplatte, auf die ein Halbleiter-Chip und/oder andere elektronische Bauelemente mit gitterartig angeordneten Anschlussstellen aufgebracht werden, sowie eine Halbleitervorrichtung, welche die mehrschichtige Leiterplatte umfasst, auf die ein Halbleiter-Chip und/oder andere elektronische Bauelemente aufgebracht werden.
  • 8 zeigt eine Halbleitervorrichtung, die aus einer mehrschichtigen Leiterplatte 5 besteht, welche einen Halbleiter-Chip 4 aufweist, der mittels Flip-Chip-Bonden darauf aufgebracht worden ist. Der Halbleiter-Chip 4 weist eine Fläche 2 mit Elektrodenanschluss auf, die einen Umfangsbereich umfasst, in dem Elektrodenanschlüsse 6 in einer Reihe bzw. Linie angeordnet und die mit einem Ende der auf der Leiterplatte 5 liegenden Zuleitungen 7 leitend verbunden sind.
  • 9 zeigt eine Flächenanordnung der Zuleitungen 7 und der Anschlussstellen-Kontaktflächen 8, die in zwei Reihen bzw. Linien auf der Leiterplatte 5 angeordnet sind. Die Anschlussstellen-Kontaktflächen 8 weisen die gleiche Flächenanordnung auf wie die Elektrodenanschlüsse 6 des Halbleiter-Chips 4. Bei den Anschlussstellen-Kontaktflächen 8 auf der äußersten Linie verlaufen die Zuleitungen 7 direkt nach außen, und bei den anderen Anschlussstellen-Kontaktflächen 8 verlaufen die Zuleitungen 7 durch einen Raum, der zwischen benachbarten Anschlussstellen-Kontaktflächen 8 an der äußersten Linie liegt, nach außen.
  • 10 zeigt eine Halbleitervorrichtung, die aus einer mehrschichtigen Leiterplatte 50 mit vier Leiterplatten 5a bis 5d und einem darauf aufgebrachten Halbleiter-Chip 4 besteht und viele Reihen bzw. Linien mit Elektrodenanschlüssen 6 aufweist. Zuleitungen 7 sind auf den einzelnen Schichten 5a bis 5d angeordnet, um Wechselwirkungen zwischen ihnen zu vermeiden. Die vier Leiterplatten 5a bis 5d, auf welche die jeweiligen Zuleitungen 7 aufgebracht sind, sind beschichtet, um eine leitende Verbindung sämtlicher Elektrodenanschlüsse 5 mit externen Anschlussstellen 9 schaffen zu können. Die Zuleitungen 7 umfassen seitliche Abschnitte 7a, die auf den Leiterplatten 5a bis 5d liegen, sowie Durchkontaktierungen 7b, die eine oder mehrere der Leiterplatten 5a bis 5d durchlaufen, wobei die Durchkontaktierungen 7b eine leitende Verbin dung zwischen den Elektrodenanschlüssen 6 und den seitlichen Abschnitten 7a oder den seitlichen Abschnitten 7a und den externen Anschlussstellen 9 schaffen.
  • Auf der Fläche 2 mit Elektrodenanschluss des Halbleiter-Chips 4 sind die Elektrodenanschlüsse 6 gewöhnlich gitterförmig, versetzt, dicht gepackt oder dergleichen angeordnet, was insgesamt als Gitteranordnung bezeichnet werden kann. Eine Leiterplatte, auf die ein Halbleiter-Chip 4 aufzubringen ist, weist Anschlussstellen-Kontaktflächen 8 in einer Anordnung auf, die derjenigen der Elektrodenanschlüsse 6 auf der Fläche 2 mit Elektrodenanschluss des Halbleiter-Chips 4 entsprechen, wobei der Abstand bzw. Zwischenraum zwischen benachbarten Anschlussstellen-Kontaktflächen 8 so bestimmt ist, dass wenigstens eine der Zuleitungen 7 durch den Zwischenraum laufen kann.
  • Ein Aufrüsten des Halbleiter-Chips erfordert eine erhöhte Anzahl von Eingangs/Ausgangs-Terminals bzw. Anschlussstellen sowie eine erhöhte Anzahl oder Dichte von Anschlussstellen-Kontaktflächen 8.
  • 11 zeigt konkrete Kontaktflächen-Anordnungen, d.h. (a) eine Gitterform, (b) eine versetzte Form und (c) eine dicht gepackte Form. Direkt benachbarte Kontaktflächen 8 weisen einen Zwischenraum s zwischen sich auf. Der Zwischenraum s muss so groß sein, dass wenigstens eine Zuleitung 7 hindurchpasst. Andererseits sollte der Zwischenraum s so klein wie möglich sein, damit eine erhöhte Dichte der Kontaktflächen 8 für eine erhöhte Anzahl von Eingangs-/Ausgangs-Terminals eines Halbleiter-Chips gegeben ist. Die Untergrenze für den Zwischenraum s hängt auch von einer Prozess-Toleranz ab, die im Produktionsprozess stabil erreicht werden kann.
  • Wenn die Kontaktflächen 8 mit einem Zwischenraum s angeordnet sind, der so klein ist wie die Prozesstoleranz, passt keine der Zuleitungen 7 durch den Zwischenraum s. Genauer gesagt: Obwohl Zuleitungen 7 direkt von den Kontaktflächen 8 auf der äußersten Linie des Gitters wegragen können, sind zusätzliche Verdrahtungsschichten erforderlich, damit Zuleitungen 7 von den Kontaktflächen 8 auf den Innenlinien des Gitters wegragen können, um so Wechselwirkungen zwischen Zuleitungen zu ver meiden. Dadurch wird unerwünschter Weise die Anzahl von Verdrahtungsschichten erhöht, obwohl sie reduziert werden sollte, um eine verbesserte Effizienz in der Produktion zu erhalten.
  • Eine Erhöhung der Anzahl von Verdrahtungsschichten bewirkt auch ein Problem bei der Produktausbeute, der Produktzuverlässigkeit und der Produktionskosten. Obwohl eine erhöhte Anzahl von Verdrahtungsschichten durch einen Aufbauprozess (Build-up-Prozess) oder dergleichen erreicht werden kann, nehmen technologische Schwierigkeiten mit Erhöhung der Anzahl von Verdrahtungsschichten zu, wodurch sich ein zusätzliches Problem der Gewährleistung der leitenden Verbindung zwischen den Schichten ergibt, während eine verbesserte Verdrahtungsdichte in den jeweiligen Schichten, einschließlich guter leitender Verbindung über die gesamte Verdrahtung gewährleistet ist.
  • Aufgabe der vorliegenden Erfindung ist es, eine mehrschichtige Leiterplatte zu schaffen, auf die ein Halbleiter-Chip oder andere elektronische Bauelemente aufgebracht werden, die Elektrodenanschlüsse oder andere Anschlussstellen aufweisen, die gitterförmig oder versetzt in einer verbesserten Form angeordnet sind, um eine Reduzierung der Anzahl von Verdrahtungsschichten für Zuleitungen zu ermöglichen, wodurch die Herstellung von mehrschichtigen Leiterplatten erleichtert und eine erhöhte Produktzuverlässigkeit geschaffen ist.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung zu schaffen, bei der die verbesserte mehrschichtige Leiterplatte eingesetzt wird.
  • Um die erfindungsgemäße Aufgabe erreichen zu können, ist eine mehrschichtige Leiterplatte gegeben, mit:
    einer Grundplatte mit Montagefläche, auf die ein Halbleiter-Chip und/oder andere elektronische Bauelemente mit gitterartig angeordneten Anschlussstellen aufgebracht werden;
    Anschlussstellen-Kontaktflächen, die auf der Montagefläche angeordnet sind, um ein Flächengitter zu bilden, das der Gitteranordnung der Anschlussstellen entspricht und Gitterplätze aufweist, die jeweils von einer der Anschlussstellen-Kontaktflächen besetzt sind;
    Zuleitungen, die auf der Montagefläche liegen und von denen ein Ende mit den Anschlussstellen-Kontaktflächen verbunden ist und das andere Ende aus dem Flächengitter ragt; und
    wobei das besagte Flächengitter einen Umfangsbereich aufweist, der periodisch unbesetzte Gitterbereiche umfasst, die durch unbesetzte Gitterplätze, die von Anschlussstellen-Kontaktflächen ohne Anschluss besetzt sind, gebildet sind.
  • Gemäß einer bevorzugten Ausführungsform weisen die unbesetzten Gitterbereiche eine offene Außenseite und eine geschlossene Innenseite auf, die durch eine Anzahl r von Anschlussstellen-Kontaktflächen definiert sind, die sich bildet aus: r = b(d + s)/(w + s), d>s und d>w,wobei b eine Anzahl unbesetzter Gitterplätze ist, die von Anschlussstellen-Kontaktflächen ohne Anschluss an der offenen Außenseite besetzt sind, d ein Durchmesser der Kontaktflächen ist, w eine Breite der Zuleitungen ist und s ein Abstand zwischen benachbarten Kontaktflächen und auch ein Abstand zwischen benachbarten Zuleitungen ist, wobei die besagten r Anschlussstellen-Kontaktflächen jeweils eine Zuleitung aufweisen, von der ein Ende mit ihnen verbunden ist und das andere Ende aus dem Flächengitter ragt.
  • Typischerweise weisen die unbesetzten Gitterbereiche die Form eines Dreiecks oder eines Trapezes auf, deren Basis durch eine äußerste Linie der unbesetzten Gitterplätze definiert ist.
  • Die vorliegende Erfindung schafft ferner eine Halbleitervorrichtung, welche die vorstehend beschriebene mehrschichtige Leiterplatte umfasst, auf die ein Halbleiter-Chip und/oder andere elektronische Bauelemente durch Area-Array-Bonden aufgebracht sind.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Draufsicht auf eine Anordnung von Anschlussstellen-Kontaktflächen, von denen Zuleitungen wegragen, auf einer erfindungsgemäßen mehrschichtigen Leiterplatte;
  • 2 ist eine Draufsicht auf eine Anordnung von Anschlussstellen-Kontaktflächen, die ein dicht gepacktes Flächengitter bilden, wobei ein Umfangsbereich periodisch unbesetzte Gitterbereiche in Form eines Dreiecks aufweist, wobei die Basis durch vier unbesetzte Gitterplätze gemäß der vorliegenden Erfindung definiert ist;
  • 3 ist eine Draufsicht auf eine weitere Anordnung von Anschlussstellen-Kontaktflächen, die ein dicht gepacktes Flächengitter bilden, wobei ein Umfangsbereich periodisch unbesetzte Gitterbereiche in Form eines Dreiecks aufweist, wobei die Basis durch zwei unbesetzte Gitterplätze gemäß der vorliegenden Erfindung definiert ist;
  • 4 ist eine Draufsicht auf eine bevorzugte Ausführungsform eines dicht gepackten Flächengitters aus Anschlussstellen, von denen Zuleitungen durch periodisch unbesetzte rechteckige Gitterbereiche auf einer ersten oder oberen Verdrahtungsschicht einer mehrschichtigen Leiterplatte gemäß der vorliegenden Erfindung wegragen;
  • 5 ist eine Draufsicht auf ein dicht gepacktes Flächengitter von Anschlussstellen-Kontaktflächen, von denen . Zuleitungen durch periodisch unbesetzte trapezförmige Gitterbereiche auf einer zweiten Verdrahtungsschicht der in 4 dargestellten mehrschichtigen Leiterplatte wegragen;
  • 6 ist eine Draufsicht auf ein dicht gepacktes Flächengitter von Anschlussstellen-Kontaktflächen, von denen Zuleitungen durch periodisch unbesetzte trapezförmige Gitterbereiche auf einer dritten Verdrahtungsschicht der in 5 dargestellten mehrschichtigen Leiterplatte wegragen;
  • 7 ist eine Draufsicht auf ein dicht gepacktes Flächengitter von Anschlussstellen-Kontaktflächen, wobei die rechteckigen und trapezförmigen unbesetzten Gitterbereiche auch in den anderen Verdrahtungsschichten, die unter der dritten Schicht von 6 liegen, vorgesehen sind;
  • 8 ist eine Querschnittsansicht einer herkömmlichen Halbleitervorrichtung, die aus einer einschichtigen Leiterplatte besteht, auf die ein Halbleiter-Chip mittels Flip-Chip-Bonden aufgebracht ist;
  • 9 ist eine Draufsicht auf eine Flächenanordnung von Zuleitungen und Anschlussstellen-Kontaktflächen, die in zwei Reihen bzw. Linien auf der in 8 dargestellten Leiterplatte angeordnet sind;
  • 10 ist eine Querschnittsansicht einer Halbleitervorrichtung, die aus einer mehrschichtigen Leiterplatte mit vier Leiterplatten und einem darauf aufgebrachten Halbleiter-Chip 4 besteht; und
  • 11 ist eine Draufsicht auf gebräuchliche Kontaktflächenanordnungen mit (a) einer Gitterform, (b) einer versetzten Form und (c) einer dicht gepackten Form.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung weist eine mehrschichtige Leiterplatte Anschlussstellen-Kontaktflächen auf, die in Form eines dicht gepackten Flächengitters angeordnet sind und Zwischenräume aufweisen, die ebenso klein sind wie die Prozesstoleranz, um eine so hohe Dichte von Anschlussstellen-Kontaktflächen schaffen zu können, wie sie praktikabel ist, wobei sich keine Zuleitungen durch die Zwischenräume hindurch von den Kontaktflächen auf den Innenreihen des Flächengitters direkt aus dem Flächengitter heraus erstrecken können. Erfindungsgemäß können aufgrund der unbesetzten Gitterbereiche im Um fangsbereich des Flächengitters Zuleitungen von Kontaktflächen auf der Innenlinie des Flächengitters direkt nach außen verlaufen.
  • 1 ist eine Teildraufsicht auf eine Anordnung von Anschlussstellen-Kontaktflächen 8 und Zuleitungen 7 auf einer erfindungsgemäßen mehrschichtigen Leiterplatte einer bevorzugten Ausführungsform der vorliegenden Erfindung. Ein (nicht dargestelltes) Flächengitter aus Kontaktflächen 8 im Umfangsbereich weist einen unbesetzten Gitterbereich A auf, der durch unbesetzte Gitterplätze 10 (nur die Plätze auf der äußersten gezeigten Linie) gebildet ist, die nicht von Kontaktflächen besetzt sind. Der unbesetzte Gitterbereich A weist eine offene Außenseite A1 und eine geschlossene Innenseite A2 auf, die durch eine Anzahl r von Anschlussstellen-Kontaktflächen 8 definiert sind, die durch die nachstehend beschriebene Formel gebildet ist, so dass Zuleitungen 7 von allen Anschlussstellen-Kontaktflächen 8 wegragen können, welche die geschlossene Innenseite A2 des unbesetzten Gitterbereichs A definieren.
  • Die Anzahl r von Zuleitungen 7, die durch die offene Außenseite A1 des unbesetzten Gitterbereichs A verlaufen können, ist durch folgende Formel definiert: r = b(d + s)/(w + s),wobei b die Anzahl unbesetzter Gitterplätze 10 ist, die von Anschlussstellen-Kontaktflächen 8 ohne Anschluss an der offenen Außenseite A1 besetzt sind, d der Durchmesser der Kontaktflächen 8 ist, w die Breite der Zuleitungen 7 ist und s der Abstand zwischen benachbarten Kontaktflächen 8 oder zwischen benachbarten Zuleitungen 7 ist.
  • Bei einem dicht gepackten Flächengitter ist der Abstand s zwischen benachbarten Kontaktflächen 8 oder zwischen benachbarten Zuleitungen 7 ebenso klein wie die Prozesstoleranz bzw. die Untergrenze, die stabil durch den Herstellungsprozess erreicht werden kann, d.h. Kontaktflächen 8 oder Zuleitungen 7 können praktisch nicht in Intervallen aufgebracht werden, die kleiner als der Abstand s sind.
  • Die Formel besagt, dass r Zuleitungen von einem unbesetzten Gitterbereich wegragen können, der eine offene Außenseite mit b unbesetzten Gitterplätzen aufweist, d.h. dass ein unbesetzter Gitterbereich geschaffen werden kann, der eine geschlossene Innenseite aufweist, die durch eine Reihe von r Kontaktflächen definiert ist, von denen Zuleitungen durch eine offene Außenseite wegragen können, die durch eine Reihe von b unbesetzten Gitterplätzen definiert ist.
  • Der Fachmann wird leicht erkennen, dass das Vorhandensein des unbesetzten Gitterbereichs nur dann effektiv ist, wenn die Anzahl r von Zuleitungen, die direkt vom unbesetzten Gitterbereich wegragen können, größer ist als die Anzahl b von unbesetzten Gitterplätzen an der offenen Außenseite des unbesetzten Gitterbereichs.
  • Dieses Verhältnis zwischen der Anzahl r und der Anzahl b bedeutet auch, dass der Abstand zwischen Kontaktflächen des Flächengitters auf die Prozesstoleranz oder einen für die Praxis akzeptablen Grenzwert minimiert wird und die effizienteste Anordnung von Zuleitungen zu den Kontaktflächen schafft.
  • Der unbesetzte Gitterbereich ist nicht auf die rechteckige Form gemäß 1 begrenzt, sondern kann jede andere Form aufweisen. Das Flächengitter kann gitterförmig, versetzt, dicht gepackt oder in anderer Weise geformt sein.
  • Auf die erfindungsgemäße mehrschichtige Leiterplatte kann ein Halbleiter-Chip und/oder andere elektronische Bauelemente aufgebracht werden, einschließlich einer SMT-Halbleitervorrichtung, die eine große Anzahl von gitterförmig oder versetzt angeordneten Anschlussstellen aufweist. Der hier verwendete Begriff „Anschlussstellen" bezieht sich auf die Elektrodenanschlussstellen eines Halbleiter-Chips und auch auf die Anschlussstellen anderer elektronischer Bauelemente.
  • Beispiele
  • 2 ist eine Draufsicht auf ein dicht gepacktes Flächengitter von Anschlussstellen-Kontaktflächen 8 gemäß der vorliegenden Erfindung, wobei das Gitter im Umfangsbereich periodisch unbesetzte Gitterbereiche A umfasst, die durch unbesetzte Gitterplätze, die von Kontaktflächen 8 ohne Anschluss besetzt sind, gebildet sind. Die unbesetzten Gitterbereiche A weisen eine rechteckige Form auf, wobei deren Basis durch die unbesetzten Gitterplätze auf der äußersten Reihe des Flächengitters definiert ist. Ein Halbleiter-Chip oder andere auf die erfindungsgemäße mehrschichtige Leiterplatte aufzubringende elektronische Bauelemente weist Elektrodenanschlussstellen bzw. Anschlussstellen auf, die flächengitterförmig angeordnet sind und unbesetzte Gitterplätze aufweisen, die dem Flächengitter und unbesetzten Gitterplätzen der mehrschichtigen Leiterplatte entsprechen.
  • Die in 2 dargestellten unbesetzten Flächenbereiche A weisen eine rechteckige Form auf, wobei deren Basis durch vier unbesetzte Gitterplätze auf der äußersten Reihe des Flächengitters definiert ist. Die Anzahl unbesetzter Gitterplätze kann mit der gewünschten Größe des unbesetzten Gitterbereichs A variieren, wie in 3 beispielhaft dargestellt, wobei die Basis dreieckig unbesetzter Gitterbereiche A durch zwei unbesetzte Gitterplätze definiert ist.
  • Die 4 bis 6 zeigen geschichtete Verdrahtungsschichten, von denen jede ein Flächengitter aus Anschlussstellen-Kontaktflächen einer mehrschichtigen Leiterplatte gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung aufweist. Die Verdrahtungsschichten weisen jeweils Flächengitter mit Anschlussstellen-Kontaktflächen 8 auf, wobei die Gitter entsprechend angeordnete Gitterplätze aufweisen, d.h. die entsprechenden Gitterplätze der verschiedenen Verdrahtungsschichten sind miteinander entlang einer Linie ausgerichtet, die senkrecht zur Oberfläche der Leiterplatte verläuft.
  • 4 zeigt die erste bzw. oberste Verdrahtungsschicht, auf die ein Halbleiter-Chip aufgebracht ist. Ein dicht gepacktes Flächengitter aus Anschlussstellen- Kontaktflächen 8 weist einen Umfangsbereich auf, in dem rechteckig unbesetzte Gitterbereiche A periodisch angeordnet sind und eine geschlossene Innenseite aufweisen, die durch die Anschlussstellen-Kontaktflächen 8a definiert ist, die eine äußerste Profilreihe des Flächengitters bilden. Zuleitungen 7 können sich von sämtlichen Anschlussstellen-Kontaktflächen 8a durch einen Zwischenraum, der durch den rechteckig unbesetzten Gitterbereich A der ersten Schicht gegeben ist, nach außen erstrecken.
  • 5 zeigt die zweite Verdrahtungsschicht, die direkt unter der ersten Schicht liegt. Ein dicht gepacktes Flächengitter aus Anschlussstellen-Kontaktflächen 8 weist einen Umfangsbereich auf, in dem trapezförmig unbesetzte Gitterbereiche A periodisch angeordnet sind und eine geschlossene Innenseite aufweisen, die durch die Anschlussstellen-Kontaktflächen 8b definiert ist, die eine Profilreihe bilden, die direkt innerhalb der äußersten Profilreihe der ersten Schicht liegt. Zuleitungen 7 können sich von sämtlichen Anschlussstellen-Kontaktflächen 8b durch einen Zwischenraum, der durch den trapezförmig unbesetzten Gitterbereich A der zweiten Schicht gegeben ist, nach außen erstrecken.
  • 6 zeigt die dritte Verdrahtungsschicht, die direkt unter der zweiten Schicht liegt. Ein dicht gepacktes Flächengitter aus Anschlussstellen-Kontaktflächen 8 weist einen Umfangsbereich auf, in dem trapezförmig unbesetzte Gitterbereiche A periodisch angeordnet sind und eine geschlossene Innenseite aufweisen, die durch die Anschlussstellen-Kontaktflächen 8c definiert ist, die eine Profilreihe direkt innerhalb der Profilreihe der zweiten Schicht bilden. Zuleitungen 7 können sich von sämtlichen Kontaktflächen 8c durch einen Zwischenraum, der durch den trapezförmig unbesetzten Gitterbereich A der dritten Schicht gegeben ist, nach außen erstrecken.
  • Durch die rechteckigen und trapezförmigen Formen der unbesetzten Gitterbereiche A ist es möglich, dass sich Zuleitungen 7 in vorteilhafter Weise von allen Anschlussstellen-Kontaktflächen 8, welche die Profilreihe des Flächengitters bilden, erstrecken.
  • Gemäß 6 weisen die Kontaktflächen 8d keine Zuleitungen 7 auf, die sich von ihnen auf der dritten Schicht erstrecken und können Zuleitungen 7 aufweisen, die sich von ihnen auf die nächste Schicht erstrecken.
  • Weitere innere (nicht dargestellte) Kontaktflächen können ebenfalls Zuleitungen aufweisen, die sich von ihnen auf die folgenden Schichten erstrecken, und wenn ihre Anzahl gering ist, können sich Zuleitungen von äußersten Kontaktflächen in einer herkömmlichen Art erstrecken, wie sie bei einer dicht gepackten Anordnung von Anschlussstellen-Kontaktflächen verwendet wird.
  • 7 zeigt eine weitere Ausführungsform, bei der die Flächengitter auf den folgenden Schichten ebenfalls einen Umfangsbereich aufweisen, bei dem unbesetzte Gitterbereiche periodisch wie bei den vorstehend beschriebenen Schichten gebildet sind. Bei dieser Ausführungsform bilden die Kontaktflächen 8d die geschlossene Innenseite unbesetzter Gitterbereiche auf der vierten Verdrahtungsschicht. Zuleitungen 7 können sich von sämtlichen Kontaktflächen 8d durch einen Abstand, der durch einen rechteckig unbesetzten Gitterbereich gegeben ist, nach außen erstrecken. Auf der fünften und auf weiteren Schichten können sich Zuleitungen in gleicher Weise nach außen erstrecken, wie vorstehend mit Bezug auf die 5 und 6 beschrieben.
  • Durch das Vorhandensein rechteckiger oder trapezförmiger unbesetzter Gitterbereiche auf einem dicht gepackten Flächengitter mit Anschlussstellen ist vorzugsweise eine erhöhte Anzahl nutzbarer Kontaktflächen gegeben, von denen sich Zuleitungen nach außen erstrecken können, gegenüber einem herkömmlichen dicht gepackten Flächengitter, bei dem Zuleitungen sich nur von den äußersten Kontaktflächen auf einer linearen Profilreihe des Flächengitters nach außen erstrecken können.
  • Die hier beschriebenen bevorzugten Ausführungsformen sind nicht nur auf eine dicht gepackte Anordnung anzuwenden, sondern auch auf gitterförmige oder versetzte Anordnungen von Anschlussstellen-Kontaktflächen.
  • Gemäß der vorliegenden Ausführungsform ist auch eine Halbleitervorrichtung gegeben, bei der ein Halbleiter-Chip 4 oder ein anderes elektronisches Bauelement auf die Montagefläche der erfindungsgemäßen mehrschichtigen Leiterplatte mittels Bonden aufgebracht wird, wobei die Anschlussstellen des elektronischen Elements mit den Kontaktflächen 8 der Leiterplatte ausgerichtet sind und wobei die Kontaktflächen 8 mit den seitlich verlaufenden Bereichen der Zuleitungen 7 über die Durchkontaktierungen 7b leitend verbunden sind, so dass der Halbleiter-Chip oder das andere elektronische Bauelement mit externen Anschlussstellen der mehrschichtigen Leiterplatte zur Befestigung an einer Hauptplatine (Motherboard) leitend verbunden ist. Die mehrschichtige Leiterplatte kann hergestellt werden, indem Zuleitungen 7, Kontaktflächen 8 und Durchkontaktierungen 7b durch einen Aufbauprozess oder dergleichen gebildet werden, so dass eine leitende Verbindung zwischen den Schichten geschaffen ist.
  • Wie vorstehend beschrieben, ist durch die vorliegende Erfindung eine mehrschichtige Leiterplatte geschaffen worden, bei der die wegragende Anordnung von Zuleitungen von Anschlussstellen-Kontaktflächen am wirkungsvollsten selbst dann erreicht wird, wenn die Kontaktflächen auf kleinstem Raum angeordnet sind, der so klein ist wie eine Prozesstoleranz, so dass die mehrschichtige Leiterplatte eine Reihe von Verdrahtungsschichten aufweist, die minimalisiert worden sind, um ihre Herstellung zu erleichtern und um eine verbesserte Produktzuverlässigkeit schaffen zu können.
  • Die vorliegende Erfindung schafft ferner eine kompakte und zuverlässige Halbleitervorrichtung, die entsteht, indem ein Halbleiter-Chip und/oder anderes elektronisches Bauelement auf die mehrschichtigen Leiterplatte aufgebracht ist.

Claims (6)

  1. Mehrschichtige Leiterplatte, mit: einer Grundplatte mit Montagefläche, auf die ein Halbleiter-Chip und/oder andere elektronische Bauelemente mit gitterartig angeordneten Anschlussstellen aufgebracht werden; Anschlussstellen-Kontaktflächen, die auf der Montagefläche angeordnet sind, um ein Flächengitter zu bilden, das der Gitteranordnung der Anschlussstellen entspricht und Gitterplätze aufweist, die jeweils von einer der Anschlussstellen-Kontaktflächen besetzt sind; Zuleitungen, die auf der Montagefläche liegen und von denen ein Ende mit den Anschlussstellen-Kontaktflächen verbunden ist und das andere Ende aus dem Flächengitter ragt; und wobei das besagte Flächengitter einen Umfangsbereich aufweist, der periodisch unbesetzte Gitterbereiche umfasst, die durch unbesetzte Gitterplätze, die von Anschlussstellen-Kontaktflächen ohne Anschluss besetzt sind, gebildet sind.
  2. Mehrschichtige Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, dass die unbesetzten Gitterbereiche eine offene Außenseite und eine geschlossene Innenseite aufweisen, die durch eine Anzahl r von Anschlussstellen-Kontaktflächen definiert sind, die sich bildet aus: r = b(d + s)/(w + s), d>s und d>w,wobei b eine Anzahl unbesetzter Gitterplätze ist, die von Anschlussstellen-Kontaktflächen ohne Anschluss an der offenen Außenseite besetzt sind, d ein Durchmesser der Kontaktflächen ist, w eine Breite der Zuleitungen ist und s ein Abstand zwischen benachbarten Kontaktflächen und auch ein Abstand zwischen benachbarten Zuleitungen ist, wobei die besagten r Anschlussstellen- Kontaktflächen jeweils eine Zuleitung aufweisen, von der ein Ende mit ihnen verbunden ist und das andere Ende aus dem Flächengitter ragt.
  3. Mehrschichtige Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die unbesetzten Gitterbereiche die Form eines Dreiecks oder eines Trapezes aufweisen, deren Basis durch eine äußerste Linie der unbesetzten Gitterplätze definiert ist.
  4. Halbleitervorrichtung mit einer mehrschichtigen Leiterplatte, auf die ein Halbleiter-Chip und/oder andere elektronische Bauelemente durch Area-Array-Bonden aufgebracht werden, wobei die besagte mehrschichtige Leiterplatte umfasst: eine Grundplatte mit Montagefläche, auf die ein Halbleiter-Chip und/oder andere elektronische Bauelemente mit gitterartig angeordneten Anschlussstellen aufgebracht werden; Anschlussstellen-Kontaktflächen, die auf der Montagefläche angeordnet sind, um ein Flächengitter zu bilden, das der Gitteranordnung der Anschlussstellen entspricht und Gitterplätze aufweist, die jeweils von einer der Anschlussstellen-Kontaktflächen besetzt sind; Zuleitungen, die auf der Montagefläche liegen und von denen ein Ende mit den Anschlussstellen-Kontaktflächen verbunden ist und das andere Ende aus dem Flächengitter ragt; und wobei das besagte Flächengitter einen Umfangsbereich aufweist, der periodisch unbesetzte Gitterbereiche umfasst, die durch unbesetzte Gitterplätze, die von Anschlussstellen-Kontaktflächen ohne Anschluss besetzt sind, gebildet sind.
  5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die unbesetzten Gitterbereiche eine offene Außenseite und eine geschlossene Innenseite aufweisen, die durch eine Anzahl r von Anschlussstellen-Kontaktflächen definiert sind, die sich bildet aus: r = b(d + s)/(w + s), d>s und d>w,wobei b eine Anzahl unbesetzter Gitterplätze ist, die von Anschlussstellen-Kontaktflächen ohne Anschluss an der offenen Außenseite besetzt sind, d ein Durchmesser der Kontaktflächen ist, w eine Breite der Zuleitungen ist und s ein Abstand zwischen benachbarten Kontaktflächen und auch ein Abstand zwischen benachbarten Zuleitungen ist, wobei die besagten r Anschlussstellen-Kontaktflächen jeweils eine Zuleitung aufweisen, von der ein Ende mit ihnen verbunden ist und das andere Ende aus dem Flächengitter ragt.
  6. Halbleitervorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die unbesetzten Gitterbereiche die Form eines Dreiecks oder eines Trapezes aufweisen, deren Basis durch eine äußerste Linie der unbesetzten Gitterplätze definiert ist.
DE60020193T 1999-07-22 2000-07-14 Mehrschichtige Leiterplatte Expired - Lifetime DE60020193T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20742999A JP3610262B2 (ja) 1999-07-22 1999-07-22 多層回路基板及び半導体装置
JP20742999 1999-07-22

Publications (2)

Publication Number Publication Date
DE60020193D1 DE60020193D1 (de) 2005-06-23
DE60020193T2 true DE60020193T2 (de) 2006-01-19

Family

ID=16539620

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60020193T Expired - Lifetime DE60020193T2 (de) 1999-07-22 2000-07-14 Mehrschichtige Leiterplatte

Country Status (4)

Country Link
US (1) US6407460B1 (de)
EP (1) EP1071316B1 (de)
JP (1) JP3610262B2 (de)
DE (1) DE60020193T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664483B2 (en) * 2001-05-15 2003-12-16 Intel Corporation Electronic package with high density interconnect and associated methods
US6762505B2 (en) * 2001-11-29 2004-07-13 Sun Microsystems 150 degree bump placement layout for an integrated circuit power grid
JP4613590B2 (ja) * 2004-11-16 2011-01-19 セイコーエプソン株式会社 実装基板及び電子機器
JP5085296B2 (ja) 2007-12-03 2012-11-28 新光電気工業株式会社 多層配線基板および半導体装置
US9001522B2 (en) * 2011-11-15 2015-04-07 Apple Inc. Printed circuits with staggered contact pads and compact component mounting arrangements
JP5946370B2 (ja) * 2012-08-28 2016-07-06 ルネサスエレクトロニクス株式会社 電子装置
US9560741B2 (en) 2013-10-10 2017-01-31 Curtiss-Wright Controls, Inc. Circuit board via configurations for high frequency signaling
US10710509B2 (en) 2015-09-16 2020-07-14 Ford Global Technologies, Llc Collapsible storage bin for a motor vehicle
CN112528505B (zh) * 2020-12-14 2022-03-25 西南交通大学 一种指数分布型产品可靠性评估方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
US5444303A (en) * 1994-08-10 1995-08-22 Motorola, Inc. Wire bond pad arrangement having improved pad density
JP3362545B2 (ja) * 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
US5784262A (en) 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
US6215184B1 (en) * 1998-02-19 2001-04-10 Texas Instruments Incorporated Optimized circuit design layout for high performance ball grid array packages
JP3386977B2 (ja) * 1997-06-05 2003-03-17 新光電気工業株式会社 多層回路基板
JPH1167960A (ja) 1997-08-20 1999-03-09 Nec Corp 半導体パッケージとその実装基板
JP3380151B2 (ja) * 1997-12-22 2003-02-24 新光電気工業株式会社 多層回路基板
JP2000100851A (ja) * 1998-09-25 2000-04-07 Sony Corp 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
US6242815B1 (en) * 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package

Also Published As

Publication number Publication date
EP1071316B1 (de) 2005-05-18
EP1071316A2 (de) 2001-01-24
US6407460B1 (en) 2002-06-18
JP3610262B2 (ja) 2005-01-12
JP2001035950A (ja) 2001-02-09
EP1071316A3 (de) 2001-10-17
DE60020193D1 (de) 2005-06-23

Similar Documents

Publication Publication Date Title
DE69831629T2 (de) Gitteranordnung der Elektroden auf einer Mehrlagenleiterplatte
DE3724703A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
AT502128A2 (de) Konfigurierbare integrierte schaltung mit kondensatorgruppe unter verwendung von via- maskenschichten
WO2001006562A1 (de) Tsop-speicherchipgehäuseanordnung
DE102012212223A1 (de) Elektrische Verbinderanordnung zum Verbinden eines Elektronikmoduls und einer elektrischen Komponente
DE19648728A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE112006002516T5 (de) Chip-Widertand
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE60020193T2 (de) Mehrschichtige Leiterplatte
DE4244064A1 (de) Einrichtung für ein Fahrzeug
DE19522172C1 (de) Leistungs-Halbleitermodul mit Anschlußstiften
DE19627663C2 (de) Hybride gedruckte Schaltungsplatine
DE102008050627B4 (de) Stromanschlusskasten
DE102009018834A1 (de) Antennenvorrichtung
DE3601681A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE60315469T2 (de) Wärmeableiteinsatz, Schaltung mit einem solchen Einsatz und Verfahren zur Herstellung
DE10127773A1 (de) Inverterkondensatormodul und Inverter
DE2137141A1 (de) Stromverteiler
DE3443813A1 (de) Elektronische baugruppe aus integrierten schaltbausteinen und entkopplungskondensatoren, sowie entkopplungskondensatoren fuer derartige baugruppen
DE102008050626A1 (de) Stromanschlusskasten
DE2750506C2 (de) Programmierbare elektrische Steckverbindung für Hochfrequenzleitungen
DE102014107271B4 (de) Halbleitermodul
DE112016004150T5 (de) Schaltungsanordnung und Verfahren zur Herstellung derselben
DE3404823A1 (de) Schaltdraht
DE60036238T2 (de) Vielschicht-Keramikkondensator für dreidimensionale Montage

Legal Events

Date Code Title Description
8364 No opposition during term of opposition