DE4435649A1 - Dateneingabepuffer für eine Halbleiterspeichervorrichtung - Google Patents

Dateneingabepuffer für eine Halbleiterspeichervorrichtung

Info

Publication number
DE4435649A1
DE4435649A1 DE4435649A DE4435649A DE4435649A1 DE 4435649 A1 DE4435649 A1 DE 4435649A1 DE 4435649 A DE4435649 A DE 4435649A DE 4435649 A DE4435649 A DE 4435649A DE 4435649 A1 DE4435649 A1 DE 4435649A1
Authority
DE
Germany
Prior art keywords
transistor
supply voltage
channel mos
channel
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4435649A
Other languages
English (en)
Other versions
DE4435649B4 (de
Inventor
Kyung-Woo Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4435649A1 publication Critical patent/DE4435649A1/de
Application granted granted Critical
Publication of DE4435649B4 publication Critical patent/DE4435649B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Description

Die vorliegende Erfindung bezieht sich auf einen Daten­ eingabepuffer für eine Halbleiterspeichervorrichtung und ins­ besondere auf einen Dateneingabepuffer, der trotz einer Ände­ rung in der Versorgungsspannung VCC stabilisiert arbeiten kann.
Typischerweise besitzt in einer Halbleiterspeichervor­ richtung jeder Anschlußstift einen Dateneingabepuffer zum Um­ wandeln eines Transistor-Transistor-Logik- (TTL-) Pegels ei­ nes von außen kommenden Eingangssignals in einen Komplementären-Metall-Oxyd-Halbleiter- (CMOS-) Pegel eines innerhalb der Speichervorrichtung verwendbaren Signals. Es ist daher erforderlich, daß der Betrieb des Dateneingabepuf­ fers stabilisiert ist, um eine genaue Pufferung für ein von außerhalb des Halbleiterspeicherchip angelegtes Adreßsignal und für verschiedene Arten von Steuerungssignalen durchzufüh­ ren.
Allgemein wird der Eingabe-Kippunktpegel (der auch Schaltungspunktpegel bezeichnet wird) in dem Dateneingabepuf­ fer so eingestellt, daß ein vorgegebener logischer Zustand aus dem TTL-Pegel des von außen erhaltenen Signals festge­ stellt wird. Der eingegebene Kippunktpegel wird in Abhängig­ keit von der Kanalgröße des den Dateneingabepuffers bildenden CMOS-Transistors bestimmt. Jedoch kann die Zuverlässigkeit des Dateneingabepuffers als Resultat einer Instabilität des eingegebenen Kippunktpegels, wie zum Beispiel bei einer Fluktuation der Versorgungsspannung VCC, abnehmen.
In letzter Zeit wird die Versorgungsspannung einer hoch­ integrierten Halbleiterspeichervorrichtung immer weiter ver­ ringert. In dem Fall, daß die Betriebsspannung einer Halbleiterspeichervorrichtung niedrig ist, sollten mit der Ein/Ausgabe derselben verbundene Schaltkreise mit einer hohen Geschwindigkeit arbeiten. Insbesondere sind die Stabilität und die Schnelligkeit des Betriebs des Dateneingabepuffers zum Umwandeln des TTL-Pegels des Eingangssignals in den CMOS-Pegel eines im Inneren der Halbleiterspeichervorrichtung verwendbaren Signals von besonderer Bedeutung für den Gesamt­ betrieb der Halbleiterspeichervorrichtung.
Fig. 4 ist ein Schaltkreisdiagramm, das einen typischen Dateneingabepuffer einer herkömmlichen Halbleiterspeichervor­ richtung zeigt. Der Dateneingabepuffer umfaßt einen Leseteil 200, der den Zustand eines eingegebenen Signals VIN mit dem TTL-Pegel feststellt, und einen Treiberteil 210, der ein Aus­ gangssignal des Leseteils antreibt. Der Leseteil 200 umfaßt einen Widerstand 5, einen p-Kanal MOS-Transistor 10, der immer angeschaltet ist, und einen p-Kanal MOS-Transistor 15 und n-Kanal MOS-Transistoren 20 und 25, an deren Gates je­ weils der TTL-Pegel des Eingangssignals angelegt wird. Ein n-Kanal MOS-Transistor 30 dient zum Erhöhen der Schaltge­ schwindigkeit des Dateneingabepuffers. In dem Aufbau des Leseteils 200 werden der p-Kanal MOS-Transistor 15 und die n-Kanal MOS-Transistoren 20 und 25, die miteinander in Reihe geschaltet sind, Schmitt-Trigger-Schaltkreis bezeichnet. Der Kippunktpegel des Dateneingabepuffers wird durch das Kanal­ größenverhältnis (Wp/Wn oder Ln/Lp) des p-Kanal MOS-Tran­ sistors 15 und der n-Kanal MOS-Transistoren 20 und 25 be­ stimmt. Der Treiberteil 210, der Inverter 35 und 40 umfaßt, treibt ein Signal an, das in einem Pegel-Leseknoten N1 er­ zeugt wird, und legt ein endgültiges Ausgangssignal VOUT an einen internen Chip an.
Im Falle, daß das Potential des Eingangssignals VIH sehr hoch ist, sind die n-Kanal MOS-Transistoren 20 und 25 voll angeschaltet, und der Pegel-Leseknoten N1 geht in einen lo­ gisch "niedrigen" Zustand. Ein im logisch "niedrigen" Zustand des Pegel-Leseknotens N1 befindliches Ausgangssignal wird über den Treiberteil 210 an jeden der Schaltkreise der Halbleiterspeichervorrichtung angelegt. Auf der anderen Seite ist in dem Falle, daß das Eingangssignal VIN sehr niedrig ist, der p-Kanal MOS-Transistor 15 ganz ausgeschaltet, und der Pegel-Leseknoten N1 geht in einen logisch "hohen" Zustand.
Eine detaillierte Erklärung einer solchen Arbeitsweise wird hiernach gegeben. Wenn das Eingangssignal VIN unter ei­ ner Spannung von 0,8 V eingegeben wird, wird der p-Kanal MOS-Transistor 15 angeschaltet, und das Ausgangssignal VOUT befindet sich in einem logisch "hohen" Zustand. Da der p-Kanal MOS-Transistor 10 während des Betriebs des Datenein­ gabepuffers immer im angeschalteten Zustand ist, geht die Spannung VS1 am Sourceanschluß S1 des p-Kanal MOS-Transistors 15 um einen durch den Widerstand 5 und den p-Kanal MOS-Transistor 15 vorgegebenen Betrag nach unten. Wenn der p-Kanal MOS-Transistor 15 angeschaltet wird, wird die Span­ nung VS1 am Sourceanschluß S1 des p-Kanal MOS-Transistor 15 noch niedriger. Wenn jedoch die Versorgungsspannung VCC er­ höht wird, um die interne Versorgungsspannung Vint zu erhö­ hen, wird die Spannung VS1 am Sourceanschluß S1 des p-Kanal MOS-Transistors 15 hoch. Als Ergebnis wird die Spannung |VIN - VS1| zwischen dem Gate und der Source des p-Kanal MOS-Transistors 15 hoch, und die Spannung an dem Pegel-Leseknoten N1, also der Eingabe-Kippspielraum, nimmt zu, sobald die Versorgungsspannung VCC hoch ist. Das bedeu­ tet, da die Spannung |VIN - VS1| zwischen dem Gate und der Source des p-Kanal MOS-Transistors 15 hoch ist, sobald die Versorgungsspannung VCC hoch ist, daß der Einga­ be-Kippspielraum für den Eingangspegel erweitert wird. Somit wird in dem Zustand, in dem der Eingangspegel in dem Daten­ eingabepuffer, wie er in Fig. 4 gezeigt ist, unter oder über einer Spannung von 0,8 V liegt, ein Ausgangssignal VOUT in einem logisch "niedrigen" Zustand erzeugt. Auch wenn die Ver­ sorgungsspannung VCC in anomaler Weise nach unten geht, wird der Eingabe-Kippspielraum des p-Kanal MOS-Transistors 15 auf dieselbe Weise wie oben erwähnt erweitert. Der Eingabe-Kippspielraum des Dateneingabepuffers wird typischer­ weise durch das Kanalgrößenverhältnis (Wp/Wn oder Ln/Lp) des p-Kanal MOS-Transistors 15 und des n-Kanal MOS-Transistors 20 bestimmt. Wenn aber die Versorgungsspannung VCC geändert wird, gibt es insofern ein Problem, als der Betrieb des Da­ teneingabepuffers aufgrund der Änderung der Spannung zwischen den Gates und Sources des p-Kanal MOS-Transistors 15 und des n-Kanal MOS-Transistors 20 und zwischen deren Drains und Sources instabil wird. Mit anderen Worten ist, wenn eine niedrige Versorgungsspannung VCC angelegt wird, ein niedriger Eingabe-Kippspielraum VIL nicht ausreichend, während, wenn eine hohe Versorgungsspannung VCC angelegt wird, ein hoher Eingabe-Kippspielraum VIH nicht ausreichend ist.
Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Dateneingabepuffer für eine Halbleiterspeicher­ vorrichtung zur Verfügung zu stellen, der in der Lage ist, unabhängig von einer Änderung der Versorgungsspannung VCC ei­ nen stabilen Eingabe-Kippspielraum zu besitzen. Diese und weitere Aufgaben werden durch den in den beigefügten Patent­ ansprüchen definierten Dateneingabepuffer gelöst.
Insbesondere wird zum Lösen dieser Aufgabe ein Daten­ eingabepuffer entsprechend der in den Patentansprüchen defi­ nierten Erfindung für eine Halbleiterspeichervorrichtung zur Verfügung gestellt. In einem Aufbau des Dateneingabepuffers stellt ein Versorgungsspannungs-Meßschaltkreis den Pegel der von außen angelegten Versorgungsspannung VCC fest und erzeugt ein Versorgungsspannungs-Meßsignal. Ein erster leitfähiger Pfad verbindet eine interne Versorgungsspannung und einen Pegel-Leseknoten, in dem der Strombetrag entsprechend dem Versorgungsspannungs-Meßsignal gesteuert wird. Weiterhin ver­ bindet ein zweiter leitfähiger Pfad den Pegel-Leseknoten mit einem Erdpotential Vss, in dem der Strombetrag entsprechend dem Versorgungsspannungs-Meßsignal gesteuert wird. Hier um­ faßt der erste leitfähige Pfad einen p-Kanal MOS-Transistor, an dessen Gate ein Eingangssignal angelegt wird, und ein Paar von p-Kanal MOS-Transistoren, an deren Gates das Eingangs­ signal beziehungsweise das Versorgungsspannungs-Meßsignal an­ gelegt werden. Der zweite leitfähige Pfad umfaßt einen n-Kanal MOS-Transistor, an dessen Gate ein Eingangssignal an­ gelegt wird, und ein Paar von n-Kanal MOS-Transistoren, an deren Gates das Eingangssignal beziehungsweise das Versorgungsspannungs-Meßsignal angelegt werden.
Ein vollständigeres Verständnis der Erfindung und ihrer vielen Vorteile wird durch Bezugnahme auf die nachfolgende, detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen, in denen gleiche Bezugszeichen dieselben oder ähnlich Komponenten bezeichnen, erlangt.
Fig. 1 ist ein Schaltkreisdiagramm, das einen erfin­ dungsgemäßen Dateneingabepuffer einer Halbleiterspeicher­ vorrichtung zeigt.
Fig. 2 ist ein detailliertes Schaltkreisdiagramm, das einen Versorgungsspannungs-Meßschaltkreis nach der vorliegen­ den Erfindung zeigt.
Fig. 3 ist ein Schaltkreisdiagramm, das einen Freigabesignal-Erzeugungsschaltkreis des Versorgungsspannungs -Meßschaltkreises der Fig. 2 zeigt.
Fig. 4 ist ein Schaltkreisdiagramm, das einen typischen Dateneingabepuffer einer herkömmlichen Halbleiterspeicher­ vorrichtung zeigt.
Fig. 1 zeigt einen erfindungsgemäßen Dateneingabepuffer für eine Halbleiterspeichervorrichtung, in der dieselben Be­ zugszeichen wie in Fig. 4 verwendet sind, falls die Komponen­ ten des Dateneingabepuffers in dieser Figur dieselben wie in Fig. 4 sind. Der Dateneingabepuffer umfaßt einen Versorgungs­ spannungs-Meßschaltkreis 220, der die von außen angelegte Versorgungsspannung VCC mißt und einen Lesetakt CLK erzeugt, einen Leseteil 225, der von dem von dem Versorgungsspannungs-Meßschaltkreis 220 erzeugten Lesetakt CLK gesteuert wird und den Spannungspegel des TTL-Pegels des Eingangssignals VIN feststellt, und einen Treiberteil 210, der ein Potential an einem Pegel-Leseknoten N2 des Leseteils 225 antreibt, wobei der Treiberteil 210 Inverter 35 und 40 umfaßt.
Fig. 2 ist ein detailliertes Schaltkreisdiagramm, das den Versorgungsspannungs-Meßschaltkreis 220 nach der vorlie­ genden Erfindung zeigt. Der Versorgungsspannungs-Meß­ schaltkreis 220 erhält eine Bezugsspannung VREF und die Ver­ sorgungsspannung VCC und vergleicht den Spannungspegel zwischen diesen, um den Lesetakt CLK zu erzeugen. Der Versorgungsspannungs-Meßschaltkreis 220 umfaßt einen p-Kanal MOS-Transistor 75, an dessen Gate die Bezugsspannung VREF an­ gelegt wird, einen p-Kanal MOS-Transistor 105, der den Betrag des Stromes darin entsprechend der an sein Gate angelegten Bezugsspannung VREF steuert, einen p-Kanal MOS-Transistor 85, dessen Gate mit dem Drain des p-Kanal MOS-Transistors 105 verbunden ist, einen n-Kanal MOS-Transistor 100, dessen Gate mit dem Drain des p-Kanal MOS-Transistors 75 über Kreuz ver­ bunden ist, und einen n-Kanal MOS-Transistor 95, dessen Gate mit dem Drain des p-Kanal MOS-Transistors 85 über Kreuz ver­ bunden ist. Weiterhin umfaßt der Versorgungsspannungs-Meß­ schaltkreis 220 einen n-Kanal MOS-Transistor 115, dessen Source mit dem Drain des p-Kanal MOS-Transistors 105 verbun­ den ist, an dessen Gate die Bezugsspannung VREF angelegt wird, und einen n-Kanal MOS-Transistor 115, dessen Source mit dem Drain des n-Kanal MOS-Transistors 110 verbunden ist. Ein Freigabesignal ϕEN zum Antreiben des Versorgungs­ spannungs-Meßschaltkreises 220 wird an die Gatter der n-Kanal MOS-Transistoren 120 und 115 angelegt. Wenn das Freigabesignal ϕEN in einem logisch "hohen" Zustand ist, wird der Versorgungsspannungs-Meßschaltkreis 220 angetrieben, während, wenn sich das Freigabesignal ϕEN in einem logisch "niedrigen" Zustand befindet, der Versorgungsspannungs-Meß­ schaltkreis 220 nicht angetrieben wird.
Fig. 3 ist ein Schaltkreisdiagramm, das einen Freigabesignal-Erzeugungsschaltkreis des Versorgungs­ spannungs-Meßschaltkreises der Fig. 2 zeigt. Ein Freigabesignal-Erzeugungsschaltkreis des Versorgungs­ spannungs-Meßschaltkreises 220 umfaßt eine Mehrzahl von Invertern 125, 130, 135 und 145 und ein NAND-Gatter 140. Der Freigabesignal-Erzeugungsschaltkreis erhält einen Chip­ freigabetakt CECLK und erzeugt das Freigabesignal ϕEN des Versorgungsspannungs-Meßschaltkreises 220.
Eine Erklärung der Arbeitsweise des Dateneingabepuffers der Fig. 1 nach der vorliegenden Erfindung wird im Detail un­ ter Bezugnahme auf die Fig. 2 und 3 gegeben. Der Leseteil 225 umfaßt einen Widerstand 5, einen p-Kanal MOS-Transistor 10, der immer angeschaltet ist, und p-Kanal MOS-Transistoren 15 und 55 und einen n-Kanal MOS-Transistor 65, die miteinan­ der parallel angeordnet sind. Wie aus der Figur ersichtlich ist, wird das Eingangssignal VIN gemeinsam an die Gates der p-Kanal MOS-Transistoren 15 und 50 und der n-Kanal MOS-Transistoren 60 und 70 angelegt. Gleichzeitig wird der von dem Versorgungsspannungs-Meßschaltkreis 220 ausgegebene Lesetakt CLK an die Gates des p-Kanal MOS-Transistors 55 und des n-Kanal MOS-Transistors 65 angelegt. Ein n-Kanal MOS-Transistor 30 dient zum Erhöhen der Schaltgeschwindigkeit des Dateneingabepuffers. Der Treiberteil 210, der Inverter 35 und 40 umfaßt, treibt die Spannung, die in dem Lese-Meßknoten N2 erzeugt wird. In diesem Aufbau des Leseteils 225 wird der durch die gestrichelte Linie gekennzeichnete Teil allgemein als Schmitt-Trigger-Stufe bezeichnet. Es ist klar, daß es für den Fachmann offensichtlich ist, daß der Eingabe -Kippspielraum des Dateneingabepuffers durch das Kanalgrößen­ verhältnis (Wp/Wn oder Ln/Lp) des p-Kanal MOS-Transistors zum n-Kanal MOS-Transistor bestimmt wird.
Entsprechend der vorliegenden Erfindung steuert, wenn die Versorgungsspannung VCC geändert wird, der Lesetakt CLK, der nach dem Vergleich der Versorgungsspannung VCC mit der Bezugsspannung VREF erzeugt wird, variabel das Kanalgrößen­ verhältnis (Wp/Wn oder Ln/Lp) des p-Kanal MOS-Transistors zum n-Kanal MOS-Transistor der Schmitt-Trigger-Stufe, wodurch ein stabilisierter Eingabe-Kippspielraum sichergestellt wird.
Wenn die in den Versorgungsspannungs-Meßschaltkreis 220 eingegebene Versorgungsspannung VCC niedriger als die Bezugs­ spannung VREF ist, wird von diesem ein Lesetakt CLK in einem logisch "niedrigen" Zustand erzeugt. Dann wird der Lesetakt CLK im logisch "niedrigen" Zustand in die Gates des p-Kanal MOS-Transistors 55 und des n-Kanal MOS-Transistors 65 einge­ geben, wodurch der p-Kanal MOS-Transistor 55 angeschaltet und der n-Kanal MOS-Transistor 65 ausgeschaltet wird. In diesem Zustand wird das Kanalgrößenverhältnis (Wp/Wn oder Ln/Lp) des p-Kanal MOS-Transistors zum n-Kanal MOS-Transistor der Schmitt-Trigger-Stufe vergrößert, so daß es insofern einen Vorteil gibt, als der niedrige Eingabe-Kippspielraum VIL ver­ bessert werden kann. Das bedeutet, daß, wenn ein Lesetakt CLK im logisch "niedrigen" Zustand eingegeben wird, der n-Kanal MOS-Transistor und der p-Kanal MOS-Transistor der Schmitt-Trigger-Stufe jeweils die Effizienz von zwei mitein­ ander in Reihe verbundenen Transistoren haben können.
Wenn auf der anderen Seite die in den Versorgungs­ spannungs-Meßschaltkreis 220 eingegebene Versorgungsspannung VCC höher als die Bezugsspannung VREF ist, wird von diesem ein Lesetakt CLK in einem logisch "hohen" Zustand erzeugt. Dann wird der Lesetakt CLK im logisch "hohen" Zustand in die Gates des p-Kanal MOS-Transistors 55 und des n-Kanal MOS- Transistors 65 eingegeben, wodurch der p-Kanal MOS-Tran­ sistor 55 ausgeschaltet und der n-Kanal MOS-Transistor 65 an­ geschaltet wird. In diesem Zustand wird das Kanalgrößenverhältnis (Wp/Wn oder Ln/Lp) des p-Kanal MOS- Transistors zum n-Kanal MOS-Transistor der Schmitt-Trigger- Stufe verkleinert, so daß es insofern einen Vorteil gibt, als der hohe Eingabe-Kippspielraum VIH verbessert werden kann. Das bedeutet, daß, wenn ein Lesetakt CLK im logisch "hohen" Zustand eingegeben wird, der n-Kanal MOS-Transistor der Schmitt-Trigger-Stufe die Effizienz von einem Transistor haben kann, während der p-Kanal MOS-Transistor dieser Stufe die Effizienz von drei miteinander in Reihe verbundenen Tran­ sistoren haben kann.
Die Vergleichsergebnisse des Eingabe-Kippspielraums des Eingangssignals zwischen der herkömmlichen Technik und der vorliegenden Erfindung sind in der folgenden Tabelle 1 ge­ zeigt. In der Tabelle 1 beträgt das Potential der niedrigen Versorgungsspannung 4 V und das Potential der hohen Versor­ gungsspannung 8 V. In diesem Fall beträgt, wenn die niedrige Versorgungsspannung angelegt wird, das Potential der internen Versorgungsspannung 3 V, während, wenn die hohe Versorgungs­ spannung angelegt wird, das Potential der internen Versor­ gungsspannung 5 V beträgt.
Tabelle 1
In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist es für den Fachmann klar, daß der Pegel der in dem Versorgungsspannungs-Meßschaltkreis verwendeten Bezugs­ spannung auf einen gewünschten Wert eingestellt werden kann, der einer Arbeitscharakteristik des Dateneingabepuffers nach der vorliegenden Erfindung entspricht, und die Empfindlichkeit des Versorgungsspannungs-Meßschaltkreises kann zu einem ge­ wissen Grade reduziert werden, um den Bereitschaftsstrom zu reduzieren.
Wie zuvor diskutiert, wird ein Dateneingabepuffer für eine Halbleiterspeichervorrichtung zur Verfügung gestellt, der erfindungsgemäß seinen Eingangs-Kippegel entsprechend einer Fluktuation der Versorgungsspannung ändern kann, so daß sichergestellt wird, daß der Betrieb des Dateneingabepuffers stabil und zuverlässig ist.

Claims (5)

1. Dateneingabepuffer für eine Halbleiterspeicher­ vorrichtung, dadurch gekennzeichnet, daß er umfaßt:
einen Versorgungsspannungs-Meßschaltkreis (220) zum Mes­ sen des Pegels einer von außen angelegten Versorgungsspannung (VCC) und zum Erzeugen eines Versorgungsspannungs-Meßsignals (CLK),
einen ersten leitfähigen Pfad (5, 10, 15, 50, 55), der eine interne Versorgungsspannung und einen Pegel-Leseknoten (N2) verbindet, um den Strombetrag darin entsprechend dem Versorgungsspannungs-Feststellsignal zu steuern, und
einen zweiten leitfähigen Pfad (60, 65, 70), der den Pegel-Leseknoten (N2) mit einem Erdpotential (Vss) verbindet, um den Strombetrag darin entsprechend dem Versorgungs­ spannungs-Feststellsignal zu steuern.
2. Dateneingabepuffer für eine Halbleiterspeicher­ vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste leitfähige Pfad einen p-Kanal MOS-Transistor (15), an dessen Gate ein Eingangssignal angelegt wird, und ein Paar von p-Kanal MOS-Transistoren (50, 55), an deren Gates das Eingangssignal beziehungsweise das Versorgungsspannungs-Meß­ signal angelegt werden, und der zweite leitfähige Pfad einen n-Kanal MOS-Transistor (70), an dessen Gate ein Eingangssi­ gnal angelegt wird, und ein Paar von n-Kanal MOS-Transistoren (60, 65), an deren Gates das Eingangssignal beziehungsweise das Versorgungsspannungs-Feststellsignal angelegt werden, um­ fassen.
3. Dateneingabepuffer für eine Halbleiterspeicher­ vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß er außerdem Vorrichtungen (210) zum Antreiben eines in dem Pegel-Leseknoten erzeugten Ausgangssignals umfaßt.
4. Dateneingabepuffer für eine Halbleiterspeicher­ vorrichtung, dadurch gekennzeichnet, daß er umfaßt:
einen Versorgungsspannungs-Meßschaltkreis (220) zum Ver­ gleichen der Werte einer von außen angelegten Versorgungs­ spannung (VCC) und einer Bezugsspannung (VREF) und zum Erzeugen eines Versorgungsspannungs-Meßsignals (CLK), das den Wert der Versorgungsspannung mißt,
einen ersten Transistor (15), an einem dessen Kanalan­ schlüsse eine interne Spannungsversorgung angelegt wird und an dessen Gate ein Eingangssignal angelegt wird,
einen zweiten Transistor (50), der zwischen dem anderen Kanalanschluß des ersten Transistors und einem Pegel-Leseknoten (N2) angeschlossen ist, wobei das Eingangs­ signal in das Gate des zweiten Transistors eingegeben wird,
einen dritten Transistor (55), der zwischen dem anderen Kanalanschluß des ersten Transistors und dem Pegel-Leseknoten (N2) angeordnet ist und dessen Kanal gemeinsam mit dem Kanal des zweiten Transistors ist, wobei das Meßsignal in das Gate des dritten Transistors eingegeben wird,
einen vierten Transistor (60), von dem ein Kanalanschluß mit dem Pegel-Leseknoten verbunden ist, wobei das Eingangs­ signal in dessen Gate eingegeben wird,
einen fünften Transistor (65), von dem ein Kanalanschluß mit dem Pegel-Leseknoten verbunden ist und dessen Kanal ge­ meinsam mit dem Kanal des vierten Transistors ist, wobei das Meßsignal in das Gate des fünften Transistors eingegeben wird, und
einen sechsten Transistor (70), der zwischen den anderen Kanalanschlüssen des vierten und fünften Transistors und ei­ nem Erdpotential angeschlossen ist, wobei das Eingangssignal in das Gate des sechsten Transistors eingegeben wird.
5. Dateneingabepuffer für eine Halbleiterspeicher­ vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der erste, zweite und dritte Transistor (15, 50, 55) jeweils ein p-Kanal MOS-Transistor ist und der vierte, fünfte und sechste Transistor (60, 65, 70) jeweils ein n-Kanal MOS-Transistor ist.
DE4435649A 1993-10-06 1994-10-05 Dateneingabepuffer für eine Halbleiterspeichervorrichtung Expired - Fee Related DE4435649B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019930020596A KR0126254B1 (ko) 1993-10-06 1993-10-06 반도체 메모리 장치의 데이터 입력 버퍼
KR20596/93 1993-10-06

Publications (2)

Publication Number Publication Date
DE4435649A1 true DE4435649A1 (de) 1995-04-13
DE4435649B4 DE4435649B4 (de) 2005-08-25

Family

ID=19365299

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4435649A Expired - Fee Related DE4435649B4 (de) 1993-10-06 1994-10-05 Dateneingabepuffer für eine Halbleiterspeichervorrichtung

Country Status (4)

Country Link
JP (1) JPH07162281A (de)
KR (1) KR0126254B1 (de)
DE (1) DE4435649B4 (de)
TW (1) TW357351B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670683B1 (ko) * 2005-03-31 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼
KR102294149B1 (ko) 2015-02-13 2021-08-26 삼성전자주식회사 슈미트 트리거 회로 및 이를 포함하는 비휘발성 메모리 장치
CN109036322B (zh) * 2018-09-26 2023-11-03 北京集创北方科技股份有限公司 输入缓冲器、控制方法、驱动装置以及显示装置
CN109036323B (zh) * 2018-09-26 2023-11-03 北京集创北方科技股份有限公司 输出级电路、控制方法、驱动装置以及显示装置
TWI762317B (zh) 2021-05-17 2022-04-21 力晶積成電子製造股份有限公司 感測電路以及測試裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472647A (en) * 1982-08-20 1984-09-18 Motorola, Inc. Circuit for interfacing with both TTL and CMOS voltage levels
US4783607A (en) * 1986-11-05 1988-11-08 Xilinx, Inc. TTL/CMOS compatible input buffer with Schmitt trigger

Also Published As

Publication number Publication date
DE4435649B4 (de) 2005-08-25
JPH07162281A (ja) 1995-06-23
TW357351B (en) 1999-05-01
KR0126254B1 (ko) 1998-04-10
KR950012703A (ko) 1995-05-16

Similar Documents

Publication Publication Date Title
DE69528542T2 (de) Ausgangsschaltung zur Verwendung in einer integrierten Halbleiterschaltung
DE4037206C2 (de) Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung
DE69839067T2 (de) Regelwandlerschaltung und integrierte Halbleiterschaltung, in der diese verwendet wird
DE19514347C2 (de) Datenausgabepuffer
DE69809623T2 (de) Logische MOS-Schaltung und Halbleitervorrichtung
DE68920946T2 (de) Halbleiter-Speichereinrichtung.
DE4244555A1 (de) Integrierte Halbleiterschaltungsvorrichtung
DE19618752C2 (de) Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung
DE4437757A1 (de) Referenzspannungserzeugungsschaltung
DE10236194A1 (de) Halbleitervorrichtung
DE19654544C2 (de) Differenzverstärker
DE69411335T2 (de) Verstärkerschaltung des Flipflop-Typs
DE19749602A1 (de) Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung
DE4142065C2 (de) Leseverstärkersteuerungsschaltkreis für eine Halbleiterspeichervorrichtung
DE69517287T2 (de) Pegelumsetzer
DE3855431T2 (de) Zwei moden treiberschaltung
DE69725829T2 (de) Halbleiterausgangpufferschaltung
DE68922766T2 (de) Speisespannungspotentialanstiegsdetektorschaltung.
DE4239318A1 (en) System for identifying application of supply voltage esp. for electronic circuit - has identifying unit connected to supply voltage lead for identifying application and interruption of supply voltage across supply voltage lead also signal prodn. unit
DE19813707C2 (de) Spannungspegelumformschaltung
DE112018000425T5 (de) Schaltungen zur ableitung von versorgungsspannung von einer anordnung in einem abgeschaltetem zustand
DE19630913A1 (de) Einbrenn-Sensorschaltung
DE4435649B4 (de) Dateneingabepuffer für eine Halbleiterspeichervorrichtung
US4682051A (en) Voltage level detection circuit
DE69630427T2 (de) Bus-Halteschaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G11C 7/00

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee