DE4431847C2 - Substrat mit bondfähiger Beschichtung - Google Patents

Substrat mit bondfähiger Beschichtung

Info

Publication number
DE4431847C2
DE4431847C2 DE19944431847 DE4431847A DE4431847C2 DE 4431847 C2 DE4431847 C2 DE 4431847C2 DE 19944431847 DE19944431847 DE 19944431847 DE 4431847 A DE4431847 A DE 4431847A DE 4431847 C2 DE4431847 C2 DE 4431847C2
Authority
DE
Germany
Prior art keywords
nickel
layer
gold
palladium
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19944431847
Other languages
English (en)
Other versions
DE4431847A1 (de
DE4431847C5 (de
Inventor
Guenter Herklotz
Otto Camus
Thomas Frey
Karl-Heinz Ullrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
WC Heraus GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WC Heraus GmbH and Co KG filed Critical WC Heraus GmbH and Co KG
Priority to DE4431847A priority Critical patent/DE4431847C5/de
Priority to EP19950107941 priority patent/EP0701281A3/de
Publication of DE4431847A1 publication Critical patent/DE4431847A1/de
Publication of DE4431847C2 publication Critical patent/DE4431847C2/de
Application granted granted Critical
Publication of DE4431847C5 publication Critical patent/DE4431847C5/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/457—Materials of metallic layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Chemically Coating (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

Die Erfindung betrifft einen Leiterrahmen oder eine Leiterplatte aus bondfähiger metallischer Beschichtung, die eine Nickel enthaltende Schicht, eine darüber angeordnete, Palladium ent­ haltende Schicht und eine die Oberfläche der Beschichtung bildende, Gold enthaltende Schicht umfaßt.
Unter Bonden wird allgemein das Kontaktieren von elektronischen Bauelementen bzw. Halblei­ terbauteilen mit ihren Trägerwerkstoffen oder Kontaktelementen verstanden. Die Herstellung der Bondverbindungen kann mit Hilfe des Ultraschall-Verfahrens, des Thermokompressions- Verfahrens und des Thermosonic-Verfahrens erfolgen (Galvanotechnik 85 (1994), 1295, "Bondfähige Oberflächen in der Leiterplattentechnik", B. Endres).
Beschichtete Substrate mit bondfähiger Oberfläche sind bekannt. So wird beispielsweise in Thin Solid Films 41 (1977), 87-103, "Effect of Angle of Incidence during Deposition on Ti-Pd-Au- Conductor Film Adhesion", J. J. Garrido, D. Gerstenberg, R. W. Berry, eine Kombination metal­ lischer Schichten beschrieben, die für das Bonden mit gold-plattierten Kupfer-Leitern durch Thermokompression geeignet ist. Sie besteht aus der Schichtfolge Titan-Palladium-Gold, wobei die Dicke der Gold-Schicht 2 oder 5 Mikrometer beträgt und die Dicke der Titan-Schicht zwi­ schen 0,075 und 0,25 Mikrometer und die der Palladium-Schicht zwischen 0,15 und 0,25 Mik­ rometer liegt.
Weiterhin sind löt- und bondbare Leiterrahmen ("lead frame") aus einer Nickel- Eisen-Legierung bekannt mit darauf nach Vorbehandlung aus einem sauren Nickel-Bad aufgebrachter dün­ ner Nickel-Schicht und sehr dünnem Überzug aus Gold, Silber, Palladium oder einer Legierung dieser Metalle.
In DE 41 23 911 C wird ein chemisch vernickeltes DCB-Substrat ("Direkt-Copper-Bonding") beschrieben, das durch Bonden mit dünnen Drähten aus Aluminium verbunden werden kann. Die Nickel-Schicht ist vorzugsweise 7-15 Mikrometer dick und kann mit einer hauchdünnen, größenordnungsgemäß 0,1 Mikrometer dicken Goldschicht ("flash") überzogen sein, um sie vor Oxidation zu schützen. Das Drahtbonden erfolgt mit Hilfe eines nadelförmigen Bond- Werkzeuges durch Reibschweißen mit Ultraschallunterstützung.
JP 60-7161 A und DE 41 23 911 C sind Beispiele für die Schichtkombination Nickel/Gold, die für Bondanwendungen weit verbreitet ist. Die an dafür geeignete Gold-Schichten gestellten Anforderungen sind hohe Reinheit (≧ 99,9% Gold), geringe Härte (≦ 78 HV), seidenmatte O­ berfläche mit geeigneter Kornstruktur und thermische Belastbarkeit (Galvanotechnik 83 (1992), 813, "Neue und neuere Entwicklungen auf dem Gebiet der elektrolytischen und stromlosen Ab­ scheidung von Edelmetallen und ihren Legierungen", Dr. Franz Simon). Die Gold- und Nickel- Schichten können sowohl chemisch (stromlos) als auch galvanisch abgeschieden werden. Eine chemisch-reduktive Gold-Elektrolyt-Kombination zur Herstellung haftfester Gold-Schichten auf Ni-, NixPy- und NixBy-Oberflächen ist beispielsweise aus DD 299 382 A7 bekannt. Die aus der Elektrolyt-Kombination abgeschiedenen Gold-Schichten sind chip- und drahtbondbar. US 4 154 877 A betrifft zur Abscheidung der Schichtkombination Nickel/Gold geeignete chemische Ni­ ckel-Bäder und Gold-Bäder.
EP 0 335 608 A2 offenbart u. a. einen Leiterrahmen mit einer metallischen Beschichtung, wobei zwei edelmetallhaltige Schichten durch eine unedelmetallhaltige Schicht voneinander getrennt sind.
JP 52-156556 A und JP 55-053814 A betreffen Halbleiterbauelemente mit zur Herstellung von Bondverbindungen bestimmten Goldbumps unter darunter befindlicher Palladiumschicht.
In US 5,206,055 sind Leiterplatten gezeigt, deren Kontaktierungsflächen Schichtenaufbauten aufweisen. Dabei wird ein Verfahren zur Herstellung eines Gold-Palladium-Verbundes durch Behandeln eines Palladiumsubstrats aufgezeigt, mit einer wässrigen Aktivierungslösung, die 1 bis 15 Gewichts-% Alkalimetallhydroxid, 1 bis 30 Gewichts-% Alkalimetallcarbonat und 0,05 bis 0,5 Gewichts-% eines Reduktionsmittels enthält, anschliessend das aktivierte Palladiumsubstrat in ein stromloses Goldbad eingebracht wird, bis sich Gold in einer Dicke von mindestens 0,1 Mikrometer auf dem Palladiumsubstrat abgeschieden hat.
Aus JP 03-191086 A ist ein goldplattierter Werkstoff bekannt, aus einem Substrat aus Kupfer oder einer Kupferlegierung, einer Legierungsplattierung mit einer Dicke von ≦ 3,0 Mikrometer, einer Zwischenschicht aus Palladium oder einer Palladiumnickellegierung mit einer Dicke von ≦ 1,5 Mikrometer und einer Oberflächenschicht aus Gold oder einer Goldlegierung mit einer Dicke von 0,1 bis 0,5 Mikrometer.
In JP 56-167339 A und JP 59 168659 A werden u. a. Substrate offenbart, deren Be­ schichtung aus mehreren aufeinanderfolgenden Schichten aus Molybdän oder Mangan, Nickel, Silber oder Palladium und schließlich Gold als Oberflächenschicht bestehen.
In DE 42 43 570 C1 ist ein elektrischer Kontaktkörper offenbart, mit einer Schichtenfolge, die ein Grundmaterial, eine Kontaktschicht und eine dünne, galvanisch abgeschiedene, goldhaltige Oberflächenschicht umfasst, wobei der elektrische Kontaktkörper dadurch gekennzeichnet ist, dass die Oberflächenschicht mit einer eine Palladiumlegierung enthaltenden Stützschicht mit einer Dicke im Bereich zwischen 0,05 Mikrometer und 0,5 Mikrometer unterlegt ist.
In EP 0 410 472 A2 ist u. a. ein elektrischer Kontakt aufgezeigt, der aus einer metallischen Grundschicht, einer auf Nickel basierenden Zwischenschicht und schließlich aus einer aus ei­ nem Edelmetall bestehenden Schicht zusammengesetzt ist.
Für das Bonden von Aluminium-Feinstdrähten mit Hilfe des Ultraschallverfahrens haben sich 0,05-0,2 Mikrometer dicke Gold-Schichten, kombiniert mit 3-5 Mikrometer dicken Nickel- Schichten, als besonders geeignet erwiesen. Für das Bonden von Gold-Feinstdrähten mit Hilfe des Thermosonic-Verfahrens sind stärkere Gold-Schichten erforderlich; ihre Dicke liegt im all­ gemeinen zwischen 0,5 und 2,5 Mikrometer (Galvanotechnik 85 (1994), 1299, 1301, "Bondfähi­ ge Oberflächen in der Leiterplattentechnik", B. Endres).
Es ist die Aufgabe der Erfindung, einen Leiterrahmen oder eine Leiterplatte mit bondfähiger metallischer Beschichtung der eingangs charakterisierten Art zum Bonden von Gold- Feinstdrähten zu finden, der - verglichen mit dem Stand der Technik - dünnere Gold-Schichten, also einen sparsameren Verbrauch an Gold ermöglicht. Hinsichtlich der Reinheit, Härte und Kornstruktur der Gold-Schichten soll eine größere Variation möglich sein, ohne daß die Bondfä­ higkeit darunter leidet.
Der die Lösung der Aufgabe darstellende Leiterrahmen mit bondfähiger metallischer Beschich­ tung ist erfindungsgemäß dadurch gekennzeichnet, daß die Beschichtung eine Kombination aus a) einer Nickel- oder Nickellegierungs-Schicht mit einer Dicke von 1-10 Mikrometer, b) einer Palladium enthaltenden Schicht mit einer Dicke von 0,01-0,5 Mikrometer und c) einer Gold- oder Goldlegierungs-Schicht mit einer Dicke von 0,01-0,5 Mikrometer ist und daß die Nickellegierung eine Nickel-Bor-, Nickel-Phosphor-, Nickel-Eisen-Phospor-, Nickel-Phosphor- Wolfram-, Nickel-Kobalt-Phosphor- oder Nickel-Wolfram-Legierung und die Goldlegierung eine Gold-Eisen-, Gold-Kobalt- oder Gold-Nickel-Legierung ist.
Bevorzugt werden folgende Schichtdicken:
0,05-0,1 Mikrometer für die Gold- oder Goldlegierungs-Schicht,
0,05-0,2 Mikrometer für die Palladium enthaltende Schicht und
2 Mikrometer für die Nickel- oder Nickellegierungs-Schicht.
Für die Bildung der Palladium enthaltenden Schicht eignet sich besonders Palladium, eine Pal­ ladium-Nickel-Legierung oder eine Palladium-Silber-Legierung, kombiniert mit einer dünnen Palladium-Schicht, die die Haftung der Palladium-Silber-Legierung auf der Nickel- oder Nickel­ legierungs-Schicht verstärkt und daher im Sinne der Erfindung als Haft-Palladium bezeichnet wird. Die Schichtdicke des Haft-Palladiums beträgt 0,01-0,1 Mikrometer.
Besonders bewährt hat sich als Palladium-Nickel-Legierung eine Legierung aus 60-90 Ge­ wichts-% Palladium und 10-40 Gewichts-% Nickel und als Palladium-Silber-Legierung eine Legierung aus 50-90 Gewichts-% Palladium und 10-50 Gewichts-% Silber; bevorzugt werden die Legierungen aus 75 Gewichts-% Palladium und 25 Gewichts-% Nickel und aus 50 Gewichts-% Palladium und 50 Gewichts-% Silber.
Bilden die Schichten die bondfähige Beschichtung eines Leiterrahmens, so besteht der Leiter­ rahmen vorzugsweise aus Kupfer, Kupfer-Legierungen, wie CuFe und CuBe, Nickel oder Ni­ ckel-Legierungen, wie NiFe.
Für den Einsatz der beschichteten Leiterplatte mit bondfähiger Oberfläche werden Me­ tall/Kunststoff-Verbundwerkstoffe verwendet, besonders mit Kupfer-Metallisierungen versehene Polyimide und glasfaserverstärkte Epoxidharze.
Auf den aus einem der genannten metallischen Werkstoffe oder Metall/Kunststoff-Verbund­ werkstoffe bestehenden Leiterrahmen werden die die Beschichtung bildenden Schichten in an sich bekannter Weise chemisch (stromlos) oder galvanisch abgeschieden. Dafür geeignete Bä­ der und Verfahren sind zum Beispiel aus Galvanotechnik 83 (1992), 808-817, "Neue und neu­ ere Entwicklungen auf dem Gebiet der elektrolytischen und stromlosen Abscheidung von Edel­ metallen und ihren Legierungen", Dr. Franz Simon; 84 (1993), 2058-2066, "Stromloses Gold für Miniaturleiterplatten mit Lackstrukturen", R. Gesemann, J. Spindler, R. Rüther und H. Meyer, und 85 (1993), 1661-1666, "Beschichtung von Leiterplatten mit chemisch Nickel/Gold", W. Körner, und EP 0 073 236 B bekannt.
Leiterrahmen oder Leiterplatten mit der metallischen Beschichtung gemäß der Erfindung zeich­ nen sich durch gute Bondeigenschaften beim Bonden von Gold-Feinstdrähten und durch eine im Vergleich zum Stand der Technik reduzierte Schichtdicke der die Oberfläche der Beschich­ tung bildenden Gold- oder Goldlegierungs-Schicht aus. Das Bonden der Gold-Feinstdrähte er­ folgt vorzugsweise mit Hilfe des Thermosonic-Verfahrens in Ball-Wedge-Technik (Galvanotech­ nik 85 (1994), 1300 und 1301, "Bondfähige Oberflächen in der Leiterplattentechnik", B. End­ res).
Zur näheren Erläuterung werden in den folgenden Beispielen beschichtete Leiterrahmen oder Leiterplatten gemäß der Erfindung und - zum Vergleich damit - Leiterrahmen oder Leiterplatten mit bekannter Nickel/Gold-Beschichtung beschrieben. Die Bondfähigkeit der beschichteten Leiterrahmen oder Leiterplatten wird durch Bestimmung der Abreißkraft von damit verbundenen Bonddrähten geprüft.
Beispiel 1
Nickel-Schicht, 2 Mikrometer
Palladium-Schicht, 0,1 Mikrometer
Hartgold-Schicht, 0,1 Mikrometer
Beispiel 2
Nickel-Schicht, 2 Mikrometer
Haft-Palladium, 0,05 Mikrometer
Palladium/Silber-Schicht (50 Gewichts-% Silber), 0,1 Mikrometer
Hartgold-Schicht, 0,1 Mikrometer
Beispiel 3
Nickel/Phosphor-Schicht, 2 Mikrometer
Palladium-Schicht, 0,1 Mikrometer
Hartgold-Schicht, 0,1 Mikrometer
Beispiel 4
Nickel/Phosphor-Schicht, 2 Mikrometer
Haft-Palladium, 0,05 Mikrometer
Palladium/Silber-Schicht (50 Gewichts-% Silber), 0,1 Mikrometer
Hartgold-Schicht, 0,1 Mikrometer
Beispiel 5
Nickel-Schicht, 2 Mikrometer
Palladium/Nickel-Schicht (25 Gewichts-% Nickel), 0,1 Mikrometer
Feingold-Schicht, 0,1 Mikrometer
Beispiel 6
Nickel-Schicht, 2 Mikrometer
Haft-Palladium, 0,05 Mikrometer
Palladium/Silber-Schicht (50 Gewichts-% Silber), 0,1 Mikrometer
Feingold-Schicht, 0,1 Mikrometer
Beispiel 7
Nickel-Schicht, 2 Mikrometer
Palladium-Schicht, 0,1 Mikrometer
Feingold-Schicht, 0,1 Mikrometer
Beispiel 8
Nickel-Schicht, 2 Mikrometer
Palladium-Schicht, 0,07 Mikrometer
Feingold-Schicht, 0,07 Mikrometer
Beispiel 9 (Vergleich)
Nickel-Schicht, 2 Mikrometer
Hartgold-Schicht, 0,2 Mikrometer
Beispiel 10 (Vergleich)
Nickel-Schicht, 2 Mikrometer
Feingold-Schicht, 0,1 Mikrometer
Bestimmung der Abreißkraft
Unter Verwendung der gemäß den Beispielen beschichteten Leiterrahmen oder Substrate und von Gold-Bonddrähten mit einem Durchmesser von 25 Mikrometer werden Bondanschlüsse nach dem Thermosonic-Verfahren hergestellt. Die Abreißkraft der Bondanschlüsse wird durch sogenannte Pull-Tests (Pulltester: Precima MCT 15) bestimmt, wobei mittels eines kleinen Ha­ kens bei stereomikroskopischer Betrachtung die Drahtschleife an der Bondstelle abgerissen und die dazu erforderliche Abreißkraft über ein Kraftmeßzelle registriert wird.
Die in jeweils 40 Pull-Tests ermittelten Minimum-, Maximum- und Mittel-Werte der Abreißkraft werden in der Tabelle angegeben. Der Vergleich der Werte zeigt, daß die Bondstellen auf den erfindungsgemäß beschichteten Leiterrahmen oder Substraten die größte Haftfestigkeit besit­ zen.
In der Praxis kommt den Minimum-Werten eine besondere Bedeutung für die Beurteilung der Zuverlässigkeit gebondeter Verbindungen zu. Bei Minimum-Werten unter 5 cN (Centinewton) treten Ausfälle durch Bruch an den Bondstellen auf, wenn die gebondeten Halbleiterbauele­ mente zum Schutz gegen mechanische und atmosphärische Einflüsse mit Kunststoff umhüllt werden. Bei den beschichteten Leiterrahmen oder Leiterplatten gemäß der Erfindung beträgt der niedrigste Minimum-Wert 5,3 cN. Damit ist beim Einspritzen der viskosen Kunststoffpreß­ masse eine zuverlässige Haftfestigkeit der Bondstellen gewährleistet.
Tabelle

Claims (9)

1. Leiterrahmen oder Leiterplatte aus einem Substrat mit bondfähiger metallischer Be­ schichtung, die eine Nickel enthaltende Schicht, eine darüber angeordnete, Palladium enthaltende Schicht und eine die Oberfläche der Beschichtung bildende, Gold enthaltende Schicht umfaßt zum Bonden von Gold-Feinstdrähten, dadurch gekennzeichnet, daß die Beschichtung eine Kombination aus a) einer Nickel- oder Nickellegierungs-Schicht mit ei­ ner Dicke von 1-10 Mikrometer, b) einer Palladium enthaltenden Schicht mit einer Dicke von 0,01-0,5 Mikrometer und c) einer Gold- oder Goldlegierungs-Schicht mit einer Dicke von 0,01-0,5 Mikrometer ist und daß die Nickellegierung eine Nickel-Bor-, Nickel- Phosphor-, Nickel-Eisen-Phospor-, Nickel-Phosphor-Wolfram-, Nickel-Kobalt-Phosphor- oder Nickel-Wolfram-Legierung und die Goldlegierung eine Gold-Eisen-, Gold-Kobalt- oder Gold-Nickel-Legierung ist.
2. Leiterrahmen beziehungsweise Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die Palladium enthaltende Schicht aus Palladium besteht.
3. Leiterrahmen beziehungsweise Leiterplatte nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die Palladium enthaltende Schicht aus einer Palladium-Nickel-Legierung mit 10-40 Gewichts-% Nickel besteht.
4. Leiterrahmen beziehungsweise Leiterplatte nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die Palladium enthaltende Schicht aus einer Palladium-Silber- Legierung mit 10-50 Gewichts-% Silber und darunter angeordnetem Haft-Palladium be­ steht.
5. Leiterrahmen beziehungsweise Leiterplatte nach Anspruch 4, dadurch gekennzeichnet, daß die Schichtdicke des Haft-Palladiums 0,01-0,1 Mikrometer beträgt.
6. Leiterrahmen beziehungsweise Leiterplatte nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Gold- oder Goldlegierungs-Schicht eine Dicke von 0,05-0,1 Mikrometer, die Palladium enthaltende Schicht eine Dicke von 0,05-0,2 Mikrometer und die Nickel- oder Nickellegierungs-Schicht eine Dicke von 2 Mikrometer aufweist.
7. Leiterrahmen nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Sub­ strat aus Kupfer, Nickel oder einer Legierung dieser Metalle besteht.
8. Leiterplatte nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Sub­ strat aus einem Metall/Kunststoff-Verbundwerkstoff besteht.
9. Leiterplatte nach Anspruch 8, dadurch gekennzeichnet, daß das Substrat aus mit einer Kupfer-Metallisierung versehenem Polyimid oder glasfaserverstärktem Epoxidharz be­ steht.
DE4431847A 1994-09-07 1994-09-07 Substrat mit bondfähiger Beschichtung Expired - Fee Related DE4431847C5 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE4431847A DE4431847C5 (de) 1994-09-07 1994-09-07 Substrat mit bondfähiger Beschichtung
EP19950107941 EP0701281A3 (de) 1994-09-07 1995-05-24 Substrat mit bondfähiger Beschichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4431847A DE4431847C5 (de) 1994-09-07 1994-09-07 Substrat mit bondfähiger Beschichtung

Publications (3)

Publication Number Publication Date
DE4431847A1 DE4431847A1 (de) 1996-03-14
DE4431847C2 true DE4431847C2 (de) 2002-08-08
DE4431847C5 DE4431847C5 (de) 2011-01-27

Family

ID=6527625

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4431847A Expired - Fee Related DE4431847C5 (de) 1994-09-07 1994-09-07 Substrat mit bondfähiger Beschichtung

Country Status (2)

Country Link
EP (1) EP0701281A3 (de)
DE (1) DE4431847C5 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004030800A1 (de) * 2004-06-25 2006-01-26 Epcos Ag Verfahren zur Herstellung einer keramischen Leiterplatte

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19827521C1 (de) * 1998-06-22 1999-07-29 Heraeus Gmbh W C Verfahren zur Herstellung einer gebondeten, aluminiumhaltiges Material enthaltenden Vorrichtung
TW457674B (en) * 1999-03-15 2001-10-01 Texas Instruments Inc Aluminum leadframes for semiconductor devices and method of fabrication
US6747343B2 (en) 2000-03-08 2004-06-08 Texas Instruments Incorporated Aluminum leadframes with two nickel layers
US6534192B1 (en) * 1999-09-24 2003-03-18 Lucent Technologies Inc. Multi-purpose finish for printed wiring boards and method of manufacture of such boards
DE10103294C1 (de) * 2001-01-25 2002-10-31 Siemens Ag Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter
US6911230B2 (en) * 2001-12-14 2005-06-28 Shipley Company, L.L.C. Plating method
SG117440A1 (en) * 2002-11-23 2005-12-29 Shipley Co Llc Plating method
EP2177646B1 (de) * 2008-10-17 2011-03-23 ATOTECH Deutschland GmbH Spannungsreduzierte Ni-P/Pd-Stapel für Waferoberfläche
DE102017202425A1 (de) * 2017-02-15 2018-08-16 Robert Bosch Gmbh Membrantropf für einen Ultraschallwandler, Verfahren zum Herstellen eines Membrantopfs und Ultraschallwandler
WO2020094642A1 (en) 2018-11-06 2020-05-14 Atotech Deutschland Gmbh Electroless nickel plating solution
WO2021188674A1 (en) * 2020-03-18 2021-09-23 Xtalic Corporation Nanostructured palladium-based alloys and related methods

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156556A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Electrode structure
US4154877A (en) * 1976-12-27 1979-05-15 Bell Telephone Laboratories, Incorporated Electroless deposition of gold
JPS5553814A (en) * 1978-10-16 1980-04-19 Hitachi Ltd Method of forming gold electrode
JPS607161A (ja) * 1984-03-12 1985-01-14 Masami Kobayashi ニツケル・鉄合金のｉｃ用リ−ドフレ−ムに半田性およびボンデイング性を付与する方法
EP0073236B1 (de) * 1981-02-27 1985-10-09 Western Electric Company, Incorporated Elektroplattierungsverfahren für palladium und palladiumlegierungen
EP0335608A2 (de) * 1988-03-28 1989-10-04 Texas Instruments Incorporated Leiterrahmen mit verminderter Korrosion
EP0410472A2 (de) * 1989-07-27 1991-01-30 Yazaki Corporation Elektrischer Kontakt
JPH03191086A (ja) * 1989-12-19 1991-08-21 Nippon Mining Co Ltd 耐摩耗性に優れた金めっき材
DD299382A7 (de) * 1990-06-28 1992-04-16 Ingenieur- Und Consulting Leipzig Gmbh,De Chemisch-reduktive gold-elektrolyt-kombination und verfahren zur goldabscheidung unter verwendung dieser kombination
DE4123911C1 (de) * 1991-07-18 1993-01-14 Doduco Gmbh + Co Dr. Eugen Duerrwaechter, 7530 Pforzheim, De
US5206055A (en) * 1991-09-03 1993-04-27 General Electric Company Method for enhancing the uniform electroless deposition of gold onto a palladium substrate
DE4243570C1 (de) * 1992-12-22 1994-01-27 Heraeus Gmbh W C Elektrischer Kontaktkörper

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034257B2 (ja) * 1980-05-26 1985-08-07 京セラ株式会社 金の導電層を有する電子部品
JPS59168659A (ja) * 1983-03-15 1984-09-22 Furukawa Electric Co Ltd:The 集積回路用リ−ドフレ−ム
JPS6038823A (ja) * 1983-08-11 1985-02-28 Nec Corp 半導体装置
GB2186597B (en) * 1986-02-17 1990-04-04 Plessey Co Plc Electrical contact surface coating
EP0468787A3 (en) * 1990-07-27 1993-08-04 Shinko Electric Industries Co. Ltd. Tape automated bonding in semiconductor technique
JP3191170B2 (ja) * 1992-03-04 2001-07-23 生化学工業株式会社 新規エンドグリコセラミダーゼ
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156556A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Electrode structure
US4154877A (en) * 1976-12-27 1979-05-15 Bell Telephone Laboratories, Incorporated Electroless deposition of gold
JPS5553814A (en) * 1978-10-16 1980-04-19 Hitachi Ltd Method of forming gold electrode
EP0073236B1 (de) * 1981-02-27 1985-10-09 Western Electric Company, Incorporated Elektroplattierungsverfahren für palladium und palladiumlegierungen
JPS607161A (ja) * 1984-03-12 1985-01-14 Masami Kobayashi ニツケル・鉄合金のｉｃ用リ−ドフレ−ムに半田性およびボンデイング性を付与する方法
EP0335608A2 (de) * 1988-03-28 1989-10-04 Texas Instruments Incorporated Leiterrahmen mit verminderter Korrosion
EP0410472A2 (de) * 1989-07-27 1991-01-30 Yazaki Corporation Elektrischer Kontakt
JPH03191086A (ja) * 1989-12-19 1991-08-21 Nippon Mining Co Ltd 耐摩耗性に優れた金めっき材
DD299382A7 (de) * 1990-06-28 1992-04-16 Ingenieur- Und Consulting Leipzig Gmbh,De Chemisch-reduktive gold-elektrolyt-kombination und verfahren zur goldabscheidung unter verwendung dieser kombination
DE4123911C1 (de) * 1991-07-18 1993-01-14 Doduco Gmbh + Co Dr. Eugen Duerrwaechter, 7530 Pforzheim, De
US5206055A (en) * 1991-09-03 1993-04-27 General Electric Company Method for enhancing the uniform electroless deposition of gold onto a palladium substrate
DE4243570C1 (de) * 1992-12-22 1994-01-27 Heraeus Gmbh W C Elektrischer Kontaktkörper

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
Galvanotechnik 83 (1992), S. 808-817 *
Galvanotechnik 84 (1993), S. 2058-2066 *
Galvanotechnik 85 (1993), S. 1661-1666 *
Galvanotechnik 85 (1994), S. 1295, 1299-1301 *
JAPIO [online] [recherchiert am 13.03.2000]. In: STN *
JP 560167339 A (abstr.) *
JP 590168659 A (abstr.) *
Thin Solid Films 41 (1977), S. 87-103 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004030800A1 (de) * 2004-06-25 2006-01-26 Epcos Ag Verfahren zur Herstellung einer keramischen Leiterplatte
DE102004030800B4 (de) * 2004-06-25 2017-05-18 Epcos Ag Verfahren zur Herstellung einer keramischen Leiterplatte

Also Published As

Publication number Publication date
EP0701281A2 (de) 1996-03-13
DE4431847A1 (de) 1996-03-14
EP0701281A3 (de) 1996-09-11
DE4431847C5 (de) 2011-01-27

Similar Documents

Publication Publication Date Title
DE69414929T2 (de) Leiterrahmen für eine integrierte Schaltungsanordnung
DE19717611B4 (de) Struktur zum Anbringen von elektronischen Komponenten
DE69602686T2 (de) Verfahren zur Herstellung einer Elektrodenstruktur für eine Halbleitervorrichtung
DE4431847C2 (de) Substrat mit bondfähiger Beschichtung
DE69032879T2 (de) Verbindungsverfahren für Halbleiterpackung und Verbindungsdrähte für Halbleiterpackung
DE102006017042B4 (de) Zuleitungsrahmen für ein Halbleiterbauteil
DE4311872C2 (de) Leiterrahmen für integrierte Schaltungen
DE19640256A1 (de) Anschlußrahmen, Verfahren zur teilweisen Edelplattierung des Anschlußrahmens und Halbleitereinrichtung mit Anschlußrahmen
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE112004000360T5 (de) Zweimetallisches Stud-Bumping für Flipchip-Anwendungen
DE3882998T2 (de) Halbleitergehäuse.
DE112020004723T5 (de) Drahtbondstruktur, hierfür verwendeter Bonddraht und Halbleitervorrichtung
DE102012213548A1 (de) Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement
DE112012006812T5 (de) Elektronische Komponente und Fertigungsverfahren für elektronische Komponente
DE10011368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112017000346T5 (de) Bonddraht für Halbleiterbauelement
DE3704200C2 (de)
EP0523547A2 (de) Chemisch vernickeltes DCB-Substrat und Verfahren, um es mit dünnen Drähten zu verbinden
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR20060112119A (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
KR100203333B1 (ko) 다층 도금 리드프레임
DE102014111435B4 (de) Chip-Anordnung
KR100708299B1 (ko) 전자장치 제조용 다층금속 기판
KR0183652B1 (ko) 반도체 리드프레임
DE19827521C1 (de) Verfahren zur Herstellung einer gebondeten, aluminiumhaltiges Material enthaltenden Vorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: W. C. HERAEUS GMBH & CO. KG, 63450 HANAU, DE

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ATOTECH DEUTSCHLAND GMBH, 10553 BERLIN, DE

8315 Request for restriction filed
8318 Patent restricted
8393 Patent changed during the limitation procedure (changed patent specification reprinted)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140401