DE4426808C1 - Vorrichtung zur Pegelumsetzung - Google Patents

Description

Die Erfindung betrifft eine Anordnung gemäß dem Oberbegriff des Patentanspruchs 1.

Im Zuge von immer komplexeren integrierten Schaltungen, wie beispielsweise VLSI-Schaltungen, kommt dem Leistungsver­ brauch eine zunehmende Bedeutung zu. Generell wird bei jedem Schaltvorgang Leistung verbraucht und Wärme abgeführt. Mit höheren Integrationsdichten wird aber die Fläche zum Ab­ führen der Wärme immer kleiner, und damit einhergehend auch die Wärmeentwicklung des betreffenden Chips bzw. Bausteines immer höher. Insbesondere kommt dieser Effekt bei bitbreiten Bussystemen zum Tragen, da der Leistungs­ verbrauch mit Länge und Breite der Busleitung, mit der Anzahl der Gatter oder Zellen, die ihre Signale auf das Bussystem geben sowie der Taktrate des Bussystems zunimmt. Diese Be­ dingungen sind insbesondere bei Bausteinen erfüllt, die in Kommunikationssystemen eingesetzt werden:

So werden hier insbesondere Bausteine mit sehr breiten Bussy­ stemen eingesetzt. Typische Busbreiten liegen dabei etwa in der Größenordnung von 16 bis zu 500 Bit. Da hierüber große Bitwechsel mit einer hohen Taktrate durchgeführt werden, ist damit auch ein entsprechend großer Leistungsverbrauch verbun­ den.

Aus NTZ, Band 6, (1993), Heft 8, S. 592 bis 594, "ATM-Technik: Systemarchitektur und Technologie-Anforderungen" sind Systemarchitek­ tur sowie technologische Lösungsmöglichkeiten von ATM-Ein­ richtungen (ATM Asynchronous Transfer Mode) beschrieben. Darin wird ein ATM-Koppelbaustein angesprochen, der für die ATM-Technik mit ihren typisch hohen Anforderungen an die Schaltungskomplexität als Koppelbaustein eingesetzt wird.

Insbesondere für derartige Bausteine müssen Überlegungen im Hinblick auf eine Leistungsreduzierung angestellt werden, da hier zum einen die soeben genannten Bedingungen erfüllt sind und zum anderen derartige Bausteine in einer solchen Vielzahl eingesetzt werden, daß die Wärmeentwicklung an sich schon ein Problem darstellt.

Bei den bisherigen Lösungsansätzen werden alle in einem Bau­ stein integrierten Einrichtungen mit einem, gegenüber dem Pe­ gel der Versorgungsspannung reduzierten Spannungspegel betri­ eben. Damit wird eine Reduzierung des Leistungsverbrauchs des gesamten Bausteins erreicht. Problematisch bei einer derarti­ gen Anordnung ist jedoch, daß in diesem Fall im Baustein zu­ sätzlich entsprechend stark dimensionierte Regler vorzusehen sind, da alle integrierten Einrichtungen mit dem gleichen re­ duzierten Spannungspegel betrieben werden. Diese Regler benö­ tigen Chip-Fläche zum einen sowie Betriebsstrom zum anderen. Allerdings bedeutet die Reduzierung der Versorgungsspannung letztendlich einen Verlust an Treiberfähigkeit der im Bau­ stein integrierten Einrichtungen, den es zu kompensieren gilt. Derartige Lösungen werden beispielsweise in IEEE Jour­ nal of Solid-State Circuits, Vol. 26, No. 4, April 1991, Seiten 465 bis 472, "Experimental 1.5-V 64-Mb DRAM" sowie in IGT Fachtagung, März 1992, Seiten 327 bis 331, Mikroelektronik für die Informations­ technik (Tagesband: "A CMOS Bandgap Reference Circuit for a 16 Mbit DRAM) angesprochen.

Die Aufgabe der Erfindung liegt darin, eine Vorrichtung anzu­ geben, mittels der eine Leistungsreduzierung in Bausteinen erreicht wird, ohne zur Kompensation der oben angesprochenen Nachteile zusätzliche Einrichtungen vorsehen zu müssen.

Die Erfindung wird, ausgehend vom Oberbegriff des Patentan­ spruchs 1, durch die im kennzeichnenden Teil angegebenen Merkmale gelöst.

Vorteilhaft an der Erfindung ist, daß insbesondere auf dem Busleitungssystem der dort anliegende Spannungspegel deutlich reduziert ist. Dies wird dadurch erreicht, daß ein reduzier­ ter Spannungspegel einer auf dem Baustein mit integrierten er­ findungsgemäßen Vorrichtung mit einem weiteren Spannungspegel in Abhängigkeit von einem zugeführten Steuersignal beauf­ schlagt wird. Dies geschieht über eine Auswahlschaltung, die den reduzierten Spannungspegel einer Erzeugungsschaltung ent­ nimmt. Der Ausgangspegel der Auswahlschaltung wird somit zwi­ schen 0 und dem um den weiteren Spannungspegel beaufschlagten reduzierten Spannungspegel geschaltet. Die Nutzsignale werden somit auf dem Bussystem mit diesem reduzierten Spannungspegel übertragen. Bevor sie weiteren Einrichtungen des Bausteins zugeführt werden, erfolgt eine Anhebung um den zuvor redu­ zierten Spannungspegel durch eine weitere mit integrierte er­ findungsgemäße Vorrichtung. Diese sind als Schar von Bewer­ tungsschaltungen ausgebildet, der eine Schar von Pegelstufen zugeordnet ist.

Weitere Ausgestaltungen der Erfindung sind in den Unteran­ sprüchen vorgesehen:
Gemäß Anspruch 2 ist vorgesehen, daß an jedem der Schaltele­ mente ein Spannungsabfall entsteht, der in etwa dem weiteren Spannungspegel entspricht. Damit ist der Vorteil verbunden, daß beide Spannungspegel sich aufheben und somit sich allein der reduzierte Spannungspegel auf dem Bussystem einstellt.

Gemäß Anspruch 3 ist vorgesehen, daß die Schaltelemente MOS- Transistoren sind. Damit ist der Vorteil verbunden, daß die Schaltvorgänge schnell und energiesparend durchgeführt werden können.

Gemäß Anspruch 4 ist vorgesehen, daß die Erzeugungsschaltung wenigstens zwei Funktionsblöcke aufweist, und von einer ex­ ternen Stromquelle hoher Konstanz gespeist wird, wodurch in einem der Funktionsblöcke zwei Bezugsspannungen sowie in Ab­ hängigkeit davon in dem verbleibenden Funktionsblock der re­ duzierte Spannungspegel erzeugt werden. Damit ist der Vorteil verbunden, daß bausteinintern auf bereits vorhandene Strom­ generatoren zurückgegriffen werden kann.

Gemäß Anspruch 5 ist vorgesehen, daß dem Ausgang der Erzeu­ gungsschaltung ein Kondensator nachgeschaltet ist. Damit ist der Vorteil verbunden, daß Spannungsspitzen geglättet werden.

Gemäß Anspruch 6 ist vorgesehen, daß wenigstens zwei der Transistoren bis auf die Kanallänge gleich sind. Damit ist der Vorteil verbunden, daß die gesamte Schaltung querstrom­ frei geregelt wird.

Gemäß Anspruch 7 ist vorgesehen, daß eine kleine Veränderung des reduzierten Spannungspegels eine große interne Aussteuer­ fähigkeit des Pegels der Ausgangsstufe des verbleibenden Funktionsblocks bewirkt.

Gemäß Anspruch 8 ist vorgesehen, daß eine positive Tempera­ turkompensation durchgeführt wird, indem das Ansteigen der Temperatur eine Erhöhung des reduzierten Spannungspegels be­ dingt. Damit wird der Vorteil erzielt, daß mit ansteigender Temperatur eine Verringerung der Schaltgeschwindigkeit kom­ pensiert wird.

Gemäß Anspruch 9 ist vorgesehen, daß der Auswahlpegel der Auswahlschaltung aktiv gehalten wird, verbunden mit dem Vor­ teil der Querstromfreiheit der Auswahlschaltung.

Gemäß Anspruch 10 ist vorgesehen, daß Steuersignal das n-te Ausgangssignal eines mehrstufigen Schieberegisters oder eines Decoders ist.

Gemäß Anspruch 11 ist vorgesehen, daß die interne Vorschrift eine Hysterese ist. Damit ist der Vorteil verbunden, daß der Signal-Störabstand vergrößert wird.

Gemäß Anspruch 12 ist vorgesehen, daß das wenigstens eine Ausgangssignal zwei logische Signale umfaßt, die beide kom­ plementär zueinander ausgebildet sind.

Gemäß Anspruch 13 ist vorgesehen, daß die Pegelstufe durch eine Rückkopplung mit einem Transistor querstromfrei ge­ steuert wird.

Gemäß Anspruch 14 ist vorgesehen, daß durch die Dimensio­ nierung der Auswahlschaltung sowie der Bewertungsschaltung die Nettostrombelastung am Ausgang des verbleibenden Funk­ tionsblockes kleiner gehalten werden kann, als die der Aus­ wahlschaltung bzw. der Bewertungsschaltung für sich alleine betrachtet. Damit ist der Vorteil eines sehr geringen Bedarfs an Chipfläche verbunden.

Die Erfindung wird im folgenden anhand eines Ausführungsbei­ spiels näher erläutert.

Es zeigen:

Fig. 1 ein Blockschaltbild der erfindungsgemäßen Anordnung,

Fig. 2 eine Auswahlschaltung, die den reduzierten Spannungs­ pegel dem Bussystem zuführt,

Fig. 3 eine Bewertungsschaltung, und

Fig. 4 eine Erzeugungsvorrichtung, die einen reduzierten Spannungspegel zur Verfügung stellt.

Fig. 1 zeigt ein Blockschaltbild der erfindungsgemäßen Anord­ nung. Dabei wurde erfindungsgemäß insbesondere auf eine weit­ gehende Kompensierung der Einsatzspannungsschwankungen von MOS-Transistoren, bedingt durch Prozeßschwankungen Wert ge­ legt. Ab dieser Spannung setzt nämlich die Leitfähigkeit ein­ es MOS-Transistors ein. Das Blockschaltbild nach Fig. 1 zeigt weiter ein Bussystem BUS. Dieses weist in vorliegendem Aus­ führungsbeispiel zur Veranschaulichung lediglich drei Bus­ leitungen BUS₁, BUS₂, BUS₃ auf. Jeder dieser Busleitungen ist jeweils eine der Einrichtungen L₁ . . . L₃ zugeordnet. Diese Ein­ richtungen können beispielsweise Latch-Zellen sein, die eine Speicherfunktionen für zu übertragende Nutzsignale aufweisen. Sie werden über eine externe Versorgungsspannung V_EXT ge­ speist und sind über 3 MOS-Schalttransistoren Tr₁ . . . Tr₃ an das Bussystem BUS angeschlossen.

Bei vorliegendem Ausführungsbeispiel sind somit die Latch- Zelle L₁ über den Schalttransistor Tr₁ an die Busleitung BUS₁, die Latch-Zelle L₂ über den Schalttransistor Tr₂ an die Busleitung BUS₂ sowie die Latch-Zelle L₃ über den Schalttran­ sistor Tr₃ an die Busleitung BUS₃ angeschlossen. Die Latch- Zellen übergeben je nach Schaltzustand der Schalttransistoren die empfangenen Nutzsignale dem Bussystem BUS bzw. entnehmen diese demselben, und führen sie weiteren Einrichtungen zu. Weiterhin bildet ein Schalttransistor in Einheit mit einer Latch-Zelle einen Treiber. Ein Schalttransistor ist dabei mit seinem SOURCE-Anschluß an der zugewiesenen Busleitung ange­ schlossen, während er mit seinem DRAIN-Anschluß an die Latch- Zelle herangeführt ist. Weiterhin werden alle Schalttransis­ toren über ihren Steueranschluß G (GATE-Anschluß) mit dem Ausgangspegel AUS einer Auswahlschaltung A gespeist. Der Aus­ gangspegel AUS wird von der Auswahlschaltung A über einen zugeordneten Ausgang OUT dem Steueranschluß G zur Verfügung gestellt.

Weiterhin ist eine Erzeugungsschaltung E vorgesehen. Sie be­ steht zum einen aus einer Referenzschaltung R sowie einem Regler RG, und wird mit einem Strom hoher Konstanz I_konst ge­ speist. Dies ist insofern vorteilhaft, da chipintern ein sol­ cher Strom in der Regel ohnehin bereitgestellt wird. Natürlich läßt sich ein Strom hoher Konstanz auch durch eine externe Spannungsquelle mit entsprechender Beschaltung entnehmen. Aus diesem Bezugsstrom hoher Konstanz I_konst erzeugt die Refer­ enzschaltung R intern einen Bezugspegel V_ref aus dem sie zwei Signale V_REF+, V_REF- ableitet, die im folgenden dem Regler RG zugeführt werden. Letzterer wird mit der externen Versorgungs­ spannung V_EXT gespeist. Weiterhin wird hier der reduzierte Spannungspegel V_RED erzeugt, der als Ausgangsgröße zum einen der Auswahlschaltung A sowie zum anderen einer Schar von Be­ wertungsschaltungen B zugeführt wird. Zur Glättung des redu­ zierten Spannungspegels V_red sowie zur Vermeidung von Strom­ spitzen wird weiterhin am Ausgang der Erzeugungsschaltung E ein Kondensator C gegen Masse geschaltet.

Der reduzierte Spannungspegel V_red wird von der Auswahlschal­ tung A übernommen und hier mit einem weiteren Spannungspegel U_tn beaufschlagt. Dies ist insofern vorteilhaft, da der redu­ zierte Spannungspegel V_red in der Auswahlschaltung A nicht belastet, sondern nur als Referenzspannung benötigt wird. Weiterhin ist die Auswahlschaltung A querstromfrei. Von außen wird der Auswahlschaltung A ein externes Steuersignal ST zu­ geführt, das einem mehrstufigen Schieberegisters entnommen sein kann. Generell bleibt anzumerken, daß im Normalbetrieb das Bussystem BUS immer aktiv betrieben wird. Das bedeutet, daß über eine Koordinierungssteuerung immer dafür Sorge ge­ tragen wird, daß jeweils immer eine der Latch-Zellen L₁, L₂, L₃ aktiv auf die betreffende Busleitung geschaltet ist.

Weiterhin ist eine Schar von Bewertungsschaltungen B vorge­ sehen, die jeweils mit einer der Busleitungen verbunden ist. Bei den im Ausführungsbeispiel aufgezeigten insgesamt drei Busleitungen BUS₁, BUS₂, BUS₃ sind somit die drei Bewertungs­ schaltungen B mit jeweils einer derselben verbunden. Der re­ duzierte Spannungspegel V_red wird von der Erzeugungsschaltung E den drei Bewertungsschaltungen B zugeführt. Jede Bewer­ tungsschaltung B enthält ferner eine Eingangshysterese H. Dies bedeutet, daß das Umschalten eines Signals mit dem Zu­ stand "HIGH" auf den Zustand "LOW" und umgekehrt mit unter­ schiedlichen Schaltpegeln erfolgt. Damit wird der Signal/Störabstand vergrößert. Allerdings ist damit auch eine, wenn auch nur geringfügige Verringerung der Schaltgeschwindigkeit verbunden, die in vorliegendem Fall aber vernachlässigt werden kann. Weiterhin übergibt jede der Bewertungsschaltungen B einer, jeweils nachgeschalteten Pegelstufe P zwei logische Signale Q, Q_b. Beide Signale sind komplementär zueinander ausgebildet. Darüberhinaus ist jede der Pegelstufen P mit einer Strombegrenzung zur Verringerung großer Stromspitzen ausgestattet. Eine Pegelstufe P ist jeweils einer Bewertungsschaltung B zugeordnet, mit der sie eingangsseitig verbunden ist und ausgangsseitig an weiteren Einrichtungen des Bausteins herangeführt ist.

Im folgenden soll kurz die Funktionsweise der erfindungs­ gemäßen Schaltungsanordnung anhand des Blockschaltbildes näher erläutert werden:
In der Erzeugungsschaltung E wird nach Maßgabe des zuge­ führten Stromes hoher Konstanz I_konst ein reduziert er Span­ nungspegel V_red erzeugt und der Auswahlschaltung A sowie den Bewertungsschaltungen B übergeben. Die Auswahlschaltung A be­ aufschlagt nach Maßgabe des externen Steuersignals ST densel­ ben mit dem Spannungspegel U_tn. Dieser wird den Steuerein­ gängen G der Schalttransistoren Tr₁, Tr₂, Tr₃ zugeführt. Die Latch-Zellen L₁, L₂, L₃ werden weiterhin mit der externen Versorgungsspannung V_EXT betrieben. Deren Spannungspegel liegt am DRAIN Eingang der betreffenden Schalttransistoren an. Nach Maßgabe des Steuersignals ST wird nun auf dem Bus­ system BUS der reduzierte Spannungspegel V_red erzeugt, indem die Steuereingänge G der Schalttransistoren Tr₁, Tr₂, Tr₃ mit dem Auswahlpegel AUS der Auswahlschaltung A angesteuert wer­ den. Dieser ergibt sich, wie bereits angesprochen, aus dem mit dem Spannungspegel U_tn beaufschlagten reduzierten Span­ nungspegel V_red. Damit ist dann die DRAIN-SOURCE Strecke der Schalttransistoren durchgeschaltet.

Gleichzeitig tritt aber über die GATE-SOURCE Strecke ein Spannungsabfall auf. Dieser entspricht exakt dem beaufschlag­ ten Spannungspegel U_tn. Die Spanungspegelbilanz auf dem Bus­ system BUS ergibt sich somit zu:

U_BUS = (V_red + U_tn)-U_tn
U_BUS = V_red

Da die Schalttransistoren der Auswahlschaltung A zu denen mit den Latch-Zellen verbundenen identisch sind, ist sicherge­ stellt, daß auch der angesprochene Spannungsabfall bei beiden Schaltransistoren gleich groß ist. Selbst im Falle von Tempe­ raturschwankungen ist damit sichergestellt, daß der Span­ nungsabfall in etwa gleich groß ist und sich bei der Diffe­ renzbildung aufhebt. Somit ist dann der reduzierte Spannungs­ pegel V_red auf dem Bussystem BUS eingeführt. Die von den Latch-Zellen auf das Bussystem BUS gesendeten Nutzsignale, werden somit mit einem Spannungspegel V_red auf das Bussystem BUS gegeben. Dies hat aber unmittelbare Auswirkungen auf das Schaltverhalten weiterer am Bussystem BUS angeschlossener Einrichtungen zur Folge, da die Schaltschwelle dieser Ein­ richtungen unverändert geblieben ist, die Schaltspannung auf dem Bussystem aber auf den Betrag der reduzierten Spannung V_red vermindert worden ist. Insofern müssen die auf dem Bus­ system BUS übertragenden und später durch diese Einrichtungen weiter zu verarbeitenden Nutzsignale wieder mit höheren Span­ nungspegel beaufschlagt werden, um damit die erforderlichen Schaltspannungen zu erlangen und ein sicheres Ansprechen der betreffenden Schaltschwellen zu gewährleisten.

Dies erfolgt über die Bewertungsschaltungen B, die zwischen das Bussystem BUS und den weiteren Einrichtungen eingefügt sind. Sie entnehmen der jeweiligen Busleitung die darüber ge­ leiteten Nutzsignale und wandeln sie nach Maßgabe einer in­ ternen Vorschrift in die beiden logischen Signale Q, Q_b um, die im folgenden der zugeordneten nachgeschalteten Pegelstufe P übergeben werden. Letztere erzeugt abschließend aus den beiden logischen Signalen Q, Q_b den vollen CMOS-Hub und über­ gibt damit die Nutzsignale wieder den weiteren Einrichtungen des Bausteins.

Im folgenden werden die einzelnen Schaltungsteile detailliert beschrieben:
Die Verhältnisse betreffend die Auswahlschaltung A ist in den Fig. 2a, 2b aufgezeigt. Die Auswahlschaltung A ist derart konzipiert, daß, falls das Steuersignal ST den Zustand "LOW" einnimmt, das Ausgangssignal AUS den Zustand "HIGH" mit dem Spannungspegel V_red + U_tn aufweist. Dieser Spannungspegel wird über den Transistor T1 eingestellt. Darüber hinaus wird über die Inverter INV1 sowie INV2 in Verbindung mit den Tran­ sistoren T3 und T4 der Ausgang freigeschaltet, wobei über den Transistor T2 der Ausgangsspannungspegel des Auswahlsignals AUS kontrolliert wird. Hierzu wird der Knoten A2 des Transis­ tors T5 über den Transistor T6 im inaktiven Zustand der Aus­ wahlschaltung A auf den Spannungspegel V_ext-U_tn aufgeladen. Dies ist möglich, da der Transistor T5 als Kapazität geschal­ tet ist. Weiterhin ist der Transistor T5 sehr klein dimens­ ioniert; er weist somit keine große Kanallänge auf, und das kapazitive Verhalten hängt somit bei der niedrigen gespeich­ erten Spannung nicht vom Kanalwiderstand bei steilen Span­ nungsimpulsen ab. In diesem Zustand sind nun die Transistoren T2, T4 sowie der Transistor T7 im leitenden Zustand, während die Transistoren T8, T9 sperren. Dies ist möglich, da der Knotenpunkt A1 über den Inverter INV1 sowie den Transistor T7 auf Masse gehalten wird. Damit liegen aber auch der Knoten­ punkt A3 sowie der Ausgang OUT ebenfalls auf Masse. Weiterhin existiert kein Strompfad zu dem reduzierten Spannungspegel V_red, da der Transistor T1 ebenfalls sperrt. Im übrigen kann ein langsames Aufladen des Knotenpunktes A2 auf den externen Spannungspegel V_ext durch eventuell vorhandene Leckströme nicht auftreten, da am Knotenpunkt A2 ausschließlich n-Kanal­ transistoren angeschlossen sind.

Im folgenden soll die Funktionsweise der Auswahlschaltung A näher erläutert werden. Weist das zugeführte Steuersignal ST den Zustand "LOW" auf, wird damit die Auswahlschaltung A aktiviert. In diesem Fall sperrt der Transistor T4. Der Fuß­ punkt des als Kapazität geschalteten Transistors T5 wird mit seinem Bezugspotential angehoben, so daß Knotenpunkt A2 auf eine hohe Spannung gepumpt wird. Der Transistor T6 sperrt in diesem Fall, während der Transistor T3 einen leitenden Zu­ stand einnimmt. Erreicht der Knotenpunkt A2 den Span­ nungspegel U₀ = V_red + U_tn (T8) + U_tn (T7), so wird auch der Transistor T9 in einen leitenden Zustand versetzt und begrenzt damit den Spannungspegel des Knotenpunktes A2 nach oben. Da es sich bei diesem Vorgang um einen dynamischen Vorgang handelt, steigt die Spannung am Knotenpunkt A2 kurz­ fristig noch leicht an, bevor dann der Wert U₀ wieder er­ reicht ist.

Die entsprechenden Verhältnisse sind in Fig. 2b aufgezeigt. Dies hat zur Folge, daß der Transistor T2 sicher durchschal­ tet und am Ausgang OUT eine steile Flanke liefert. Damit stellt sich am Ausgang OUT der Spannungspegel V_red + U_tn (T8) + U_tn (T7)-U_tn (T2) ein. Da U_tn (T2) = U_tn (T7) sowie U_tn (T8) = U_tn (TR_n) gilt, ergibt sich somit auf den Busleitungen der re­ duzierte Pegel V_red und somit exakt die Versorgungsspannung der Schar der Bewertungsschaltungen B. Weiterhin weist der Knotenpunkt A2 eine große Aussteuerungsreserve über die Ver­ sorgungsspannung V_EXT hinaus auf. Hat sich der Zustand am Knotenpunkt A2 auf U₀ eingeschwungen, so werden die beiden Transistoren T7, T8 an der Einsatzspannung betrieben und las­ sen somit nur einen vernachlässigbar kleinen Strom von der externen Versorgungsspannung V_EXT zu dem reduzierten Span­ nungspegel V_red zu. Letzterer kann durch eine entsprechende Dimensionierung derart ausgelegt werden, daß er sich mit dem Strom der Bewertungsschaltung B kompensiert und damit den Nettostrom im Regler RG deutlich reduziert. Weiterhin ist die Kanallänge des Transistors T9 etwas größer als die des Tran­ sistors T8; damit kann der Transistor T9 im Unterschwellen­ strombereich betrieben werden, wenn das zugeführte Steuer­ signal ST aktiv ist und der Knotenpunkt A2 wird kaum ent­ laden. Im übrigen stellt der Transistor T1 eine obere Span­ nungsbegrenzung dar. Hierdurch kann der Ausgang OUT nicht auf eine zu hohe Spannung kapazitiv aufgeladen werden, falls sich der Spannungspegel U₀ nach dem Überschwingen nicht schnell genug einpendelt. Der Pegel des Auswahlsignals AUS wird dann über den Transistor T2 aktiv gehalten.

Weiterhin ist die Auswahlschaltung A derart ausgelegt, daß sich keine Degradationsprobleme ergeben, da die SOURCE-DRAIN Spannungspegel aller Transistoren kleiner als die Versor­ gungsspannung V_EXT in jedem Betriebszustand sind. Kurzfristig erhöhte GATE-Oxidspannungen beeinflussen die Funktion und Zu­ verlässigkeit nicht. Am Knotenpunkt A2 kann aufgrund der dort angeschlossenen ausschließlichen n-Diffusionsgebieten kein sog. Latch-Up auftreten. Darunter wird das selbständige Durchschalten einer CMOS-Schaltung verstanden. Mit dem Über­ gang des Zustandes des Steuersignals von "LOW" auf "HIGH" wird die Auswahlschaltung A wieder rückgesetzt und der Kno­ tenpunkt A2 muß in jedem Falle wieder aufgeladen werden, und kann sich somit bei veränderter Versorgungsspannung V_EXT während der Aktivphase nicht von Zyklus zu Zyklus auf schau­ keln.

Im weiteren soll die Bewertungsschaltung B detaillierter erläutert werden. Die entsprechenden Verhältnisse sind zu­ sammen mit der Pegelstufe P in Fig. 3 aufgezeigt. Die Bewer­ tungsschaltung B weist einen Inverter mit eingebauter Hyste­ rese H auf. Dabei handelt es sich um eine üblicherweise ver­ wendete CMOS-Schaltung im Sinne eines Schmitt-Triggers, deren prinzipielle Funktionsweise bis herunter zu dem größeren der beiden Werte einer Versorgungsspannung UTN, UTP reicht. Dies sind die beiden Einsatzspannungen eines n-Kanal bzw. p-Kanal Transistortypes. Somit stellt die eingestellte Hysterese ein­ en Kompromiß aus Schnelligkeit und Störsicherheit des Schalt­ verhaltens dar. Ferner stellt der Transistor TL als hoch­ ohmiges Lastelement sicher, daß sich im Fall der Hochohmig­ keit der Busleitung der reduzierte Spannungspegel V_red aus­ bildet. Dies wird über einen großen Substratsteuerfaktor in Verbindung mit einem Langkanal-p-MOS Transistor erreicht. Dies ist insbesondere im Falle eines Taktausfalls notwendig. Die zwei zueinander komplementären, logischen Signale Q, Q_b der Bewertungsschaltung B steuern ihrerseits die jeweils zugeordnete Pegelstufe P über die Transistoren PT1 . . . PT5 an. Dabei sind die Transistoren PT1, PT2 derart ausgelegt, daß sie den Ausgangspunkt PA treiben können. Beide Transis­ toren arbeiten im Sättigungsbereich und wirken damit näher­ ungsweise als Stromquellen, da sie mit einer niedrigen Steuerspannung angesteuert werden. Dies wird beim Transistor PT2 insbesondere über die Stromspiegel der Transistoren PT3 und PT4 erreicht.

Das Verhältnis der Anstiegs- und Abfallzeiten des Ausgangs­ signals der Pegelstufe P wird über die K-Verhältnisse der Transistoren PT1 und PT3 eingestellt. Dabei bedeutet der Faktor K das Verhältnis der Kanalweite eines Transistors zu seiner Kanallänge. Die Stromergiebigkeit der p-Kanaltransis­ toren PT2 und PT4 gehen aber dabei nicht ein, während die Stromergiebigkeit der n-Kanaltransistoren PT1 und PT3 gleich­ sinnig mit der Veränderung des redizierten Spannungspegels V_red läuft (Referenzschaltung R). Eine mögliche Temperatur­ erhöhung bedingt eine kleine Beweglichkeit der Ladungsträger der Transistoren PT1 und PT3; diese wird durch einen vergröß­ erten reduzierten Spannungspegel V_red kompensiert. Liegt bei­ spielsweise der Spannungspegel U_tn aufgrund von Prozeßschwan­ kungen tiefer als der Nominalwert, so ist dies entsprechend auch beim reduzierten Spannungspegel V_red der Fall. Der Strom zum Auf- wie zum Entladen des Ausgangspunktes PA ändert dich nicht. Dies bedeutet letztendlich eine Reduktion der Strom­ spitzen. Es bildet sich bei diesem Prozeß ein Stromplateau, das maximal der Hälfte der Stromspitze einer einfachen In­ verterlösung entspricht. Um Querströme über die Transistoren PT3 sowie PT4 zu vermeiden, unterbricht der Transistor PT5 diesen Pfad, sobald am Ausgang der Pegelstufe (z. B. am Punkt PA) ein Spannungspegel von ca. 75% des Maximalwertes (ent­ sprechend der externen Versorgungsspannung V_EXT) erreicht ist. Dieser Punkt wird durch das Verhältnis der K-Werte der Transistoren PT6 und PT7 festgelegt. Der Transistor PT8 dient als Pull-up Element, das den vollen CMOS-Spannungshub am Ausgang erzeugt, allerdings mit kleinerer Anstiegsgeschwin­ digkeit, da für nachfolgende Schaltungen mit diesem Span­ nungspegel beispielsweise schon Inverterschwellen überschrit­ ten sind und ein eindeutiges Umschalten somit möglich ist. Der Transistor PT1 ist derart dimensioniert, daß der Tran­ sistor PT8 ausgeschaltet werden kann. In jedem Betriebszu­ stand arbeitet die Pegelstufe querstromfrei.

Im weiteren soll die Erzeugungsschaltung E näher erläutert werden. Die entsprechenden Verhältnisse sind in Fig. 4 aufge­ zeigt. Wie bereits eingangs erwähnt, besteht die Erzeugungs­ schaltung E aus einer Referenzschaltung R sowie einer Regler­ schaltung RG. Die Referenzschaltung R erzeugt aus der Summe der Einsatzspannungen der Transistoren RT1, RT2 sowie dem im Widerstandsbereich betriebenen Transistor RT3 einen Span­ nungspegel V_REF. Parallel dazu ist ein im Sättigungsbereich betriebener Transistor RT4 geschaltet. Durch das Verhältnis der Ströme in den beiden Zweigen des Transistors RT4 sowie der Transistoren RT0 . . . RT3 läßt sich der negative Tempera­ turkoeffizient der Einsatzspannung sowohl kompensieren als auch derart einstellen, daß durch die Beweglichkeitsreduktion der Ladungsträger im Transistorkanal des Transistors RT4 der Pegel der Bezugsspannung V_REF mit der Temperatur ansteigt. Mit der Wahl der Transistoren RT1 und RT2 als p- bzw. n- Kanaltransistoren und einem positiven Temperaturkoeffizienten werden weitgehend die Parameterschwankungen kompensiert, was zur Folge hat, daß ein temperaturabhängiges Verzögerungs­ schalten in der Bewertungsschaltung B vermieden wird.

Weiterhin ist die n-Wanne des Transistors RT1 mit dem Pegel des Bezugspotentials V_REF beaufschlagt. Damit wird das Ein­ koppeln von Störungen des externen Versorgungsspannungspegels V_EXT auf den Bezugspegel V_REF vermieden. Parallel zu dem Transistor RT3 ist weiterhin noch ein Transistor RT5 mit Be­ trieb nahe seiner Einsatzspannung geschaltet, womit das Be­ zugspotential V_REF auf maximal U_tn (RT5) + U_tn (RT2) + U_tp (RT1) begrenzt ist. Im Normalfall leitet Transistor RT5 nicht. Die Summe der Ströme in beiden Zweigen ist konstant und wird über den konstanten Eingangsstrom I_Konst eingestellt. Im Aus­ führungsbeispiel werden für diesen konstanten Eingangsstrom I_Konst noch ein n-Kanal- und p-Kanal-Transistor Stromspiegel­ paar vorgeschaltet. In Abhängigkeit von der zur Verfügung stehenden maximalen Eingangsspannung (zur Einprägung des kon­ stanten Stroms) können alternativ kaskadierte Stufen benutzt werden. Bedingt durch vier logische Signale, die alternativ durch Laser-Fuses aktiviert werden können, ist dann das Be­ zugspotentials V_REF im Bereich von ± 25% variierbar.

Als besondere Layout-Maßnahme für die Referenzschaltung R werden erfindungsgemäß ein PI-Glied am Eingang, ein RC-Glied für die n-Wanne der vorgeschalteten P-Kanal Transistorstrom­ spiegel, Abblockkapazitäten für die Knoten V_REF+ und V_REF-, Stromspiegeltransistoren mit großer Kanallänge, gleicher Orientierung und ineinander gefalteter Transistoren mit mög­ lichst gleicher Partitionierung vorgesehen. Darüber hinaus sind großflächige Substratkontakte vorhanden. Die komplette Schaltung wird von einer Metallschicht auf Massepotential ab­ geschirmt. Die Reglerschaltung RG wird durch die Spannungen V_REF+ und V_REF- gesteuert. Dabei sind die Transistorweiten der Transistoren RT0 und RT6 sowie die der Transistoren RT1 und RT7 gleichartig ausgestaltet. Die Transistoren RT6 und RT7 haben allerdings gegenüber den Transistoren RT0 und RT2 eine größere Kanallänge, so daß sie im Unterschwellenströmbe­ reich betrieben werden können. Hierdurch kann der in der Reglerschaltung RG auftretende Querstrom im Bereich von 100 µA gehalten werden, allerdings aber auch ± 25 mA an Aus­ gangsstrom bei nur 0,3 Volt Ausgangsspannungsänderung lie­ fern. Die Stromspiegelanordnungen über die Knotenpunkte P1, N2 und P3 steuern den Ausgangs-p-Kanaltransistor. Über die Knotenpunkte N1, P2 und N3 wird der n-Kanaltransistor ausge­ steuert. Bei jedem Knotenpunkt haben paarweise die Gates 0,25 . . . 0,5 µm Kanallängen Unterschiede. Durch den Kurzkanal­ effekt kann somit ein Aufschaukeln des Querstromes vermieden werden. Im weiteren kann man die Gates über den vollen Be­ reich des Pegels der Versorgungsspannung V_EXT ansteuern und braucht somit nur kleine Ausgangstransistoren. Gegenüber einer reinen p-und n- Kanal Transistor Sourcefolgerschaltung (also nur die Transistoren RT6 und RT7) mit der gleichen Treiberfähigkeit von ± 25 mA benötigt man mit der erfind­ ungsgemäßen Realisierung nur ca. 2 bis 3% der Layout-Fläche.

Das vorliegende Ausführungsbeispiel wurde unter Verwendung von MOS-Transistoren erläutert. Abschließend sei erwähnt, daß die Erfindung nicht darauf beschränkt ist, sondern auch auf Bipolar-Transistoren anwendbar ist.

Claims (14)

1. Vorrichtung zur Pegelumsetzung in integrierten Schalt­ kreisen, die ein für eine Mehrzahl von internen Einrichtungen (L₁ . . . L_n) gemeinsames, aus einer Mehrzahl von Busleitungen (BUS₁, BUS₂, BUS₃) bestehendes Bussystem (BUS) aufweisen, wo­ bei die internen Einrichtungen (L₁ . . . L_n) mit einer externen, einen bestimmten Spannungspegel definierenden Versorgungs­ spannung (V_ext) versorgt werden und wobei wenigstens eine der internen Einrichtungen (L₁ . . . L_n) über wenigstens ein Schaltelement (Tr₁ . . . Tr_n) an wenigstens eine der Busleitungen (BUS₁, BUS₂, BUS₃) ange­ schlossen ist,
dadurch gekennzeichnet,
daß eine Erzeugungsschaltung (E) vorgesehen ist, die einen sich von der externen Versorgungsspannung (V_EXT) unterschei­ denden, niedrigeren Spannungspegel (V_red) erzeugt, der einer Auswahlschaltung (A) sowie wenigstens einer Bewertungsschal­ tung (B) zugeführt ist,
daß die Auswahlschaltung(A) einen Auswahlpegel (AUS) erzeugt, indem sie den empfangenen niedrigeren Spannungspegel (V_red) in Abhängigkeit eines Steuersignals (ST) mit einem weiteren Spannungspegel (U_tn) beaufschlagt, und der derart entstandene Auswahlpegel (AUS) einem Steueranschluß (G) des jeweiligen Schaltelementes (Tr₁ . . . Tr_n) zugeführt wird,
daß die jeweilige Bewertungsschaltung (B) an eine der Bus­ leitungen (BUS₁, BUS₂, BUS₃) des Bussystems (BUS) angeschlossen ist, wo sie die darüber übertragenen Nutzsignale entnimmt und nach Maßgabe einer internen Vorschrift als Ausgangssignale mit dem nied­ rigeren Spannungspegel (V_red) ausgibt und ein derart ent­ standenes Ausgangssignal (Q, Q_b) einer nachgeschalteten Pe­ gelstufe (P) übergibt, die den ursprünglichen, von der Ver­ sorgungsspannung (V_EXT) definierten Spannungspegel wieder herstellt.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß an jedem der Schaltelemente (Tr₁ . . . Tr_n) ein Spannungs­ abfall entsteht, der in etwa dem weiteren Spannungspegel (U_tn) entspricht.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schaltelemente (Tr₁ . . . Tr_n) MOS-Transistoren sind.

4. Vorrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Erzeugungsschaltung (E) wenigstens zwei Funktions­ blöcke (R, RG) aufweist und von einer externen Stromquelle hoher Konstanz (I_konst) gespeist wird, wobei in einem der Funktionsblöcke (R) zwei Bezugsspannungen (V_ref+, V_ref-) sowie in Abhängigkeit davon in dem verbleibenden Funktions­ block (RG) der reduzierte Spannungspegel (V_red) erzeugt werden.

5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß dem Ausgang der Erzeugungsschaltung (E) ein Kondensator C nachgeschaltet ist.

6. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß einer der Funktionsblöcke (RG) dadurch querstromfrei ge­ regelt wird, daß wenigstens zwei der, als Impedanzfolger fungierende Transistoren (RT0, RT6) bis auf die Kanallänge gleich sind.

7. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine kleine Veränderung des reduzierten Spannungspegels (V_red) eine große interne Aussteuerfähigkeit des Pegels der Ausgangsstufe des verbleibenden Funktionsblocks (RG) bewirkt.

8. Vorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß eine positive Temperaturkompensation durchgeführt wird, indem das Ansteigen der Temperatur eine Erhöhung des reduzierten Spannungspegels (V_red) bedingt.

9. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Auswahlschaltung (A) querstromfrei geregelt wird, und der Auswahlpegel (AUS) aktiv gehalten wird.

10. Vorrichtung nach Anspruch 1, 3 oder 9, dadurch gekennzeichnet, daß das Steuersignal (ST) das n-te Ausgangssignal eines mehrstufigen Schieberegisters oder eines Decoders ist.

11. Vorrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die interne Vorschrift eine Hysterese (H) ist.

12. Vorrichtung nach Anspruch 1, 2, 3 oder 11, dadurch gekennzeichnet, daß das wenigste eine Ausgangssignal zwei logische Signale (Q, Q_b) umfaßt, die beide komplementär zueinander ausgebildet sind.

13. Vorrichtung nach Anspruch 1, 2, 3, 11 oder 12, dadurch gekennzeichnet, daß die Pegelstufe (P) durch die Rückkopplung eines der Tran­ sistoren (PT5) dadurch querstromfrei gesteuert wird, daß der­ selbe den Strompfad für den oberen Stromspiegel unterbricht.

14. Vorrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß durch die Dimensionierung der Auswahlschaltung (A) sowie der Bewertungsschaltung (B) die Nettostrombelastung am Aus­ gang des verbleibenden Funktionsblockes (RG) der Erzeugungs­ schaltung (E) kleiner gehalten werden kann, als die der Aus­ wahlschaltung (A) bzw. der Bewertungsschaltung (B) für sich alleine betrachtet.