DE4403334C2

DE4403334C2 - Einrichtung zum Verhindern von Rauschübertragung eines digitalen Signals

Info

Publication number: DE4403334C2
Application number: DE4403334A
Authority: DE
Inventors: Kiyoshi Adachi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-02-03
Filing date: 1994-02-03
Publication date: 1996-03-21
Anticipated expiration: 2014-02-04
Also published as: US5514993A; DE4403334A1; JPH06230989A

Description

Die vorliegende Erfindung bezieht sich auf eine Einrichtung zum Verhindern von Rauschübertragung eines digitalen Signals, das in einem digitalen Signalprozessor, wie einem Mikrocomputer, erzeugt und übertragen wird.

Während des Betriebs eines digitalen Signalprozessors, wie eines Mikrocomputers, werden andauernd Umschaltungen (EIN/AUS) in internen Transistoren wiederholt. Durch die Umschaltungen der Transistoren werden in einer Stromquelle oder einer Signalleitung Potentialfluktuationen oder Rauschen erzeugt. Und folglich kommt es, wenn die Potentialfluktuationen oder das Rauschen zum Zeitpunkt des Empfangens und Gebens der Signale über Busleitungen durch jeweilige funktionelle Blöcke im Mikrocomputer erzeugt werden, zu einer falschen Signalerkennung, und es besteht die Möglichkeit einer Funktionsstörung des Mikrocomputers.

Fig. 1 zeigt ein schematisches Ersatzschaltbild einer C-MOS- Inverterschaltung als ein Beispiel einer Schaltung, die ein digitales Signal empfängt und ausgibt.

In Fig. 1 bezeichnen die Bezugszeichen R1 und R2 parasitäre Widerstände, L1 und L2 bezeichnen parasitäre Induktivitäten, C bezeichnet eine parasitäre Kapazität gegen eine Stromquelle, Tr1 bezeichnet einen Pch-(P-Kanal)-Transistor, Tr2 bezeichnet einen Nch-(N-Kanal)-Transistor, 1 bezeichnet eine Netzleitung, die mit einem Spannungsversorgungspotential Vcc verbunden ist, und 2 bezeichnet eine Masseleitung, die mit einem Massepotential Vss verbunden ist.

Wenn sich in solch einer C-MOS-Inverterschaltung das Eingangssi gnal vom Spannungsversorgungspotential Vcc auf das Massepotential Vss ändert, geht der Pch-Transistor Tr1 von einem AUS-Zustand in einen EIN-Zustand über, und der Nch-Transistor Tr2 geht vom EIN- Zustand in den AUS-Zustand über. Umgekehrt geht, wenn sich das Eingangssignal vom Massepotential Vss auf das Spannungsversor gungspotential Vcc ändert, der Pch-Transistor Tr1 vom EIN-Zustand in den AUS-Zustand über, und der Nch-Transistor Tr2 geht vom AUS- Zustand in den EIN-Zustand über.

Diese Vorgänge werden Umschaltvorgang des Inverters genannt.

Wenn das Eingangssignal des Inverters von dem Spannungsversor gungspotential Vcc auf das Massepotential Vss geschaltet wird und ein Ausgangssignal desselben vom Massepotential Vss auf das Spannungsversorgungspotential Vcc geschaltet wird, fließen ein Durchgangsstrom I_K und ein Entladestrom I_J gegen die Lastkapazi tät. Zu dieser Zeit fällt das Spannungsversorgungspotential Vcc vorübergehend ab aufgrund der parasitär in der Schaltung vorkom menden Widerstands- und Induktivitätskomponente.

In Fig. 1 zeigen die Richtungen der Pfeile jeweils die Flußrich tungen der elektrischen Ströme I_K und I_J an.

Umgekehrt, wenn das Eingangssignal des Inverters vom Massepoten tial Vss zum Spannungsversorgungspotential Vcc geschaltet wird, und das Ausgangssignal desselben vom Spannungsversorgungspoten tial Vcc zum Massepotential Vss geschaltet wird, fließen der Durchgangsstrom I_K und ein Entladestrom I_H gegen die Lastkapazi tät. Zu dieser Zeit steigt umgekehrt das Massepotential Vss auf grund desselben, oben erwähnten Grundes, an.

Eine Geschwindigkeit eines solchen Abfalls des Spannungsversor gungspotentials Vcc und des Anstiegs des Massepotentials Vss variiert mit der Anzahl der Schalttransistoren oder der Lagebe ziehung zwischen dem Schalttransistor und der Netzleitung.

Ein Wellenformdiagramm von Fig. 2 zeigt die Signalpotentialfluk tuationen der Netzleitung entsprechend den Inverterumschaltungen. In Fig. 2 bezeichnet das Bezugszeichen h1 eine Ausgangssignal wellenform des Inverters, h2 bezeichnet eine Wellenform des Spannungsversorgungspotentials Vcc, und h3 bezeichnet eine Wel lenform des Massepotentials Vss.

Wenn sich die Wellenform h1 des Inverterausgangssignals vom Massepotential Vss auf das Spannungsversorgungspotential Vcc ändert, fällt die Wellenform h2 des Spannungsversorgungspoten tials Vcc relativ stark ab, und die Wellenform h3 des Massepo tentials Vss steigt schwach an. Wenn sich die Wellenform h1 des Inverterausgangssignals vom Spannungsversorgungspotential Vcc auf das Massepotential Vss ändert, fällt die Wellenform h2 des Span nungsversorgungspotentials Vcc schwach ab, und die Wellenform h3 des Massepotentials Vss steigt relativ stark an.

Fig. 3(a) zeigt inzwischen eine schematische Ansicht von Signal leitungen, die nahe beieinander auf dem Bus verdrahtet sind, und Fig. 3(b) zeigt deren Ersatzschaltbild.

In den Figuren bezeichnen die Bezugszeichen LD und LD′ die Si gnalleitungen, die nahe beieinander verdrahtet sind, C1 und C2 bezeichnen parasitäre Kapazitäten gegen das Massepotential Vss, und C3 bezeichnet die parasitäre Kapazität zwischen den Signal leitungen LD und LD′.

Wenn die Signalleitungen nahe beieinander auf dem Bus verdrahtet sind, wie solche, ist es gut bekannt, daß die Signaländerung in einer Signalleitung durch eine kapazitive Kopplung aufgrund der parasitären Kapazität C3 zwischen den Signalleitungen auf das Signal der anderen Signalleitung übertragen werden kann.

Ein Wellenformdiagramm von Fig. 4 zeigt den Zustand der Änderung einer Signalwellenform h5 auf der anderen Signalleitung LD ent sprechend der Änderung einer Signalwellenform h4 auf einer Si gnalleitung LD′.

Fig. 5 ist ein Schaltbild, das ein Konfigurationsbeispiel zeigt, in dem die zwei vorher genannten Inverterschaltungen (INV1, INV3), die in Fig. 1 gezeigt sind, zum Bilden eines Si gnalausgangsblocks 6 und eines Signaleingangsblocks 10 verwendet werden, und weiter, die zwei Blöcke über einen Bus 7 verbunden sind.

In Fig. 5 bezeichnen die gleichen Bezugszeichen in der vorher genannten Fig. 1 gleiche oder entsprechende Teile. Ein Bezugs zeichen INV4 bezeichnet eine Inverterschaltung mit derselben Konfiguration wie die in Fig. 1 gezeigte Inverterschaltung und mit derselben Konfiguration wie INV1 und INV3, und welche im Ausgangsblock 6 oder in der Nachbarschaft desselben angeordnet ist. Eine Kraft, Strom zu treiben, der Inverterschaltung INV4 ist ausreichend groß verglichen mit den anderen Inverterschaltungen INV1, INV3, und kann die Lastkapazität von ungefähr der parasitären Kapazität des Busses 7 treiben.

In der folgenden Beschreibung wird, was das Signal auf der Si gnalleitung betrifft, der Fall, bei dem sein Potential auf der Seite des Spannungsversorgungspotentials Vcc liegt, als Wert "1" oder bloß "1" bezeichnet, und der Fall auf der Masse potentialseite Vss wird als Wert "0" oder bloß "0" bezeichnet.

Wenn die Inverterschaltung INV1 "1" auf die Signalleitung LD auf dem Bus 7 im Ausgangsblock 6 ausgibt, und das Ausgangssignal der Inverterschaltung INV4 sich von "0" zu "1" umkehrt, wenn die Inverterschaltung INV3 das Signal von der Signalleitung LD im Eingangsblock 10, wie in Fig. 2 gezeigt ist, empfängt, fällt hierauf das Versorgungsspannungspotential Vcc des Ausgangsblocks 6 ab. Ein Abfall des Versorgungspannungspotentials Vcc wird auf die Signalleitung LD über den Pch-Transistor Tr1 der Inverter schaltung INV1 übertragen und erreicht einen Eingangsanschluß der Inverterschaltung INV3 des Eingangsblocks 10. Außerdem wird es, wenn der Betrag des Abfalls des Potentials einen Schwellwert (üblicherweise die Hälfte des Versorgungsspannungspotentials Vcc) der Inverterschaltung INV3 erreicht, in den Eingangsblock 10 als Wert "0" übertragen, um eine Funktionsstörung des Eingangsblocks 10 zu verursachen.

Wenn die Inverterschaltung INV1 "0" auf die Signalleitung LD des Busses 7 in dem Fall, in dem das Ausgangssignal der Inverterschaltung INV4 sich von "0" zu "1" umkehrt, ausgibt, wird dieselbe oben erwähnte Funktionsstörung produziert.

Wenn die Signalleitung LD nahe an der anderen Signalleitung LD′, die sich ebenso auf dem Bus 7 befindet, angeordnet ist, verändert die Signaländerung auf der Signalleitung LD′ vorübergehend ein Potential der Signalleitung LD, da durch die parasitäre Kapazität zwischen den Leitungen die kapazitive Kopplung erzeugt wird. Sogar in dem Fall, wenn ein Rauschpegel, der in der Signalleitung LD erzeugt wird, den Schwellwert der Inverterschaltung INV3 im Eingangsblock 10 erreicht, arbeitet der Eingangsblock 10 falsch.

Wie oben erwähnt, gab es im digitalen Signalprozessor, wie dem Mikrocomputer oder ähnlichem, die Möglichkeit, daß das Potential sich vorübergehend aufgrund der Potentialfluktuationen in der Signalleitung, die das Versorgungsspannungspotential Vcc oder das Massepotential Vss während des Betriebs halten soll, oder auf grund der Signaländerung der anderen im Bus angeordneten Signal leitung ändert, und dabei die Funktionsstörung verursacht, wenn der eingangsseitige Schaltkreis die Potentialänderung als Daten signale eingibt.

In den letzten Jahren wird im digitalen Signalprozessor, wie dem Mikrocomputer und ähnlichem, das Niederspannungsversorgungspoten tial populär. Folglich ist in solch einem Prozessor eine absolute Potentialdifferenz zwischen dem Versorgungsspannungspotential Vcc und dem Massepotential Vss klein und leicht durch die vorher erwähnten Potentialfluktuationen und die Änderung des anderen Signals beeinflußt.

Aufgrund solcher Umstände wurde zum Beispiel die Erfindung aus der japanischen Patentanmeldungsoffenlegungsschrift No. 3-24601 (1991) vorgeschlagen. Jedoch wird bei dieser Erfindung, wenn ein Wert, der ursprünglich "1" oder (0)" ist, übertragen werden soll, ein Wert "0 (oder 1)" zur selben Zeit übertragen, und es werden einmal zwei Werte in einem Speicher zum Vergleich in dem eingangsseitigen Schaltkreis, in welchen die Signale eingegeben werden, gespeichert. In solch einer Konfiguration ist eine Echtzeitverarbeitung unmöglich, und sogar wenn direkt ohne Speichern im Speicher verglichen wird, ist Echtzeitverarbeitung ebenso unmöglich, da es notwendig ist, von der Signalausgangs seite zu verlangen das Signal wiederum auszugeben, wenn das falsche Signal eingegeben ist.

In der DE 41 21 444 A1 wird ein System und Verfahren zur Fehler detektion und zur Reduzierung von simultanem Schaltrauschen of fenbart. Insbesondere werden hier z. B. 4-Bitzahlen durch den Einsatz eines Kodierschemas zu z. B. 6-Bitzahlen kodiert, und zwar derart, daß die Anzahl der 0 und die Anzahl der 1 pro ko diertem Wort dieselben sind. Demzufolge reduziert sich der Net tostrom im wesentlichen bei jeder Zykluszeit zu Null. Ein sol ches Kodierschema verhindert das Auftreten von Pinrauschen.

Die vorliegende Erfindung wurde im Hinblick auf solche Umstände gemacht. Daher ist es Aufgabe derselben, eine Einrichtung zum Verhindern von Rauschübertragung eines digitalen Signals bereitszustellen, die die Übertragung der Pegeländerung aufgrund Signalpotentialfluktuationen oder aufgrund der Signaländerung auf der anderen Signalleitung als ein Datensignal zum Zeitpunkt des Übertragens des digitalen Signals verhindern kann.

Die Einrichtung zum Verhindern von Rauschübertragung eines digitalen Signals der vorliegenden Erfindung weist eine Rausch übertragungsverhinderungseinrichtung auf, die ein einen Datenwert repräsentierendes Potentialsignal, das ursprünglich als binärer Wert übertragen werden soll, und ein den anderen Wert zur selben Zeit repräsentierendes Potentialsignal überträgt, die zwei Signale auf einer Signaleingangsseite eingibt, und die, wenn die Signale die jeweils verschiedene Werte darstellenden Potentiale sind, ein Signal als das Eingangssignal als einen normalen Zustand ausgibt, und die, wenn die Signale die dieselben Werte darstellenden Potentiale sind, fortfährt, das vorher ausgegebene Signal wie es ist, als das Eingangssignal als einen abnormalen Zustand auszugeben.

Die Einrichtung zum Verhindern von Rauschübertragung eines digitalen Signals der vorliegenden Erfindung weist eine Verdrah tung auf, bei der Signalleitungen, die jeweils die zwei Signale übertragen, so verdrahtet sind, daß eine Signalleitung von einer dritten Signalleitung, die nahe bei der anderen Leitung oder ihrer invertierten Signalleitung liegt, entfernt ist.

In der Einrichtung zum Verhindern von Rauschübertragung eines digitalen Signals der vorliegenden Erfindung wird ein Signal, wenn die die verschiedene Werte darstellenden Potentialsignale auf der Signaleingangsseite eingegeben werden, als das Eingangssignal als der normale Zustand ausgegeben, und wenn die dieselben Werte darstellenden Potentialsignale eingegeben werden, wird das Signal, welches vorher ausgegeben wurde, als das Ein gangssignal wie es ist, als ein abnormaler Zustand ausgegeben.

Auch ist in der Einrichtung zum von Rauschübertragung eines digitalen Signals der vorliegenden Erfindung, da eine Signalleitung nicht nahe bei der anderen Signalleitung verdrahtet ist oder die invertierte Signalleitung einer anderen Si gnalleitung, welche nahe bei einer Signalleitung liegt, nicht nahe bei der anderen Signalleitung verdrahtet ist, die Möglich keit der Erzeugung von Rauschen aufgrund der Potentialänderung zwischen den Leitungen gering.

Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen:

Fig. 1 ein schematisches Ersatzschaltbild eines C-MOS-Inver ters als allgemeines Beispiel einer herkömmlichen Schaltung, die ein digitales Signal empfängt und aus gibt;

Fig. 2 ein Wellenformdiagramm, das einen Zustand von Signal potentialfluktuationen auf einer Netzleitung gemäß Umschaltungen einer Inverterschaltung in einer her kömmlichen Schaltung, die ein digitales Signal emp fängt und ausgibt, zeigt;

Fig. 3(a) eine schematische Ansicht, die einen Zustand von Si gnalleitungen, die nahe beieinander verdrahtet sind, in einer herkömmlichen Schaltung, die ein digitales Signal empfängt und ausgibt, zeigt;

Fig. 3(b) ein Ersatzschaltbild von Signalleitungen, die nahe beieinander verdrahtet sind, in einer herkömmlichen Schaltung, die ein digitales Signal empfängt und ausgibt;

Fig. 4 ein Wellenformdiagramm, das einen Zustand der Signal wellenformänderung auf der anderen Signalleitung gemäß der Signalwellenformänderung auf der einen Signalleitung in Fig. 3 zeigt;

Fig. 5 ein Schaltbild, das ein Beispiel einer Konfiguration einer herkömmlichen allgemeinen Einrichtung, die ein digitales Signal überträgt, zeigt, worin zwei Inver terschaltungen, die in Fig. 1 gezeigt sind, zum Bilden einer Signalausgangsschaltung und einer Signalein gangsschaltung verwendet werden, und die zwei Schaltungen ferner durch einen Bus verbunden sind;

Fig. 6 ein Schaltbild, das eine Ausführungsform einer Ein richtung zum Verhindern von Rauschübertragung eines digitalen Signals gemäß der vorliegenden Erfindung zeigt;

Fig. 7 eine schematische Ansicht, die einen verdrahteten Zu stand von Signalleitungen und invertierten Signallei tungen auf einem Chip zeigt, welche eine Signaleingangsschaltung und eine Signalausgangsschaltung einer Einrichtung zum Verhindern von Rauschübertragung eines digitalen Signals gemäß der vorliegenden Erfindung verbinden, und

Fig. 8 ein Schaltbild einer Rauschübertragungsverhinderungs schaltung, die eine andere Ausführungsform einer Ein richtung zum Verhindern von Rauschübertragung eines digitalen Signals gemäß der vorliegenden Erfindung zeigt.

Im folgenden wird die vorliegende Erfindung im besonderen begründet auf die Zeichnungen, die ihre Ausführungsformen zeigen, beschrieben.

Fig. 6 ist ein Schaltbild, das eine Ausführungsform einer Ein richtung zum Verhindern von Rauschübertragung eines digitalen Signals gemäß der vorliegenden Erfindung zeigt, worin, gleich wie in einer vorher erwähnten herkömmlichen Konfiguration, die in Fig. 5 gezeigt ist, ein Ausgangsblock 6 und ein Eingangsblock 10 über einen Bus 7 verbunden sind. Eine Inverterschaltung INV4 ist ebenso darin enthalten.

In Fig. 6 bezeichnet die Ziffer 1 eine Netzleitung, die mit einer Stromquelle eines Potentials Vcc verbunden ist, und die Ziffer 2 bezeichnet eine Masseleitung, die mit der Masse vom Potential Vss verbunden ist.

Hierauf ist der Ausgangsblock 6, der eine Inverterschaltung INV1 und eine Inverterschaltung INV2 aufweist, als ein Beispiel einer Schaltung auf der Datenausgangsseite gezeigt, und der Eingangs block 10, der eine Rauschübertragungsverhinderungsschaltung 11 aufweist, ist als ein Beispiel einer Schaltung auf der Dateneingangsseite gezeigt, wobei die Blöcke 6 und 10 durch den Bus 7 verbunden sind.

Obgleich der Ausgangsblock 6 in dem herkömmlichen Beispiel, das in Fig. 5 gezeigt ist, nur die Inverterschaltung INV1 aufweist, weist er in der Ausführungsform der vorliegenden Erfindung die Inverterschaltung INV2 zum Invertieren eines Ausgangssignals der Inverterschaltung INV1 auf. Obgleich das Ausgangssignal D von der Inverterschaltung INV1 auf eine Signalleitung LD des Busses 7 genauso wie im herkömmlichen Beispiel ausgegeben wird, wird ein Ausgangssignal DB von der Inverterschaltung INV2 auf eine Si gnalleitung LDB des Busses 7 ausgegeben. Somit sind das Signal D auf der Signalleitung LD und das Signal DB auf der Signalleitung LDB die invertierten Signale.

Die oben erwähnten Signalleitungen LD und LDB sind, wie in Fig. 7 gezeigt ist, auf einem Chip, wie einem Mikrocomputer oder ähnli chem verdrahtet. In Fig. 7 bezeichnet die Ziffer 7 zusammengefaßte Busleitungen, und individuelle Signalleitungen LW, LD, LX, . . . LZ, LDB und LY, die aus einem leitenden Material gebildet sind, sind auf dem Chip in Reihenfolge gebildet.

Die Signalleitung LW überträgt ein Signal W, die Signalleitung LD überträgt ein Signal D, die Signalleitung LX überträgt ein Signal X, . . . , die Signalleitung LZ überträgt ein Signal Z, die Signal leitung LDB überträgt ein Signal DB, und die Signalleitung LY überträgt ein Signal Y.

Der Aufbau hierauf ist so, daß die Signalleitungen LW und LX, die nahe bei der Signalleitung LD, die das Signal D überträgt, lie gen, nicht nahe bei der Signalleitung LDB, die das Signal DB überträgt, verdrahtet sind. Mit anderen Worten, es sind minde stens zwei Signalleitungen zwischen den Signalleitungen LD und LDB angeordnet.

Der Aufbau ist ferner so, daß jede der Signalleitungen LW und LX, die nahe bei der Signalleitung LD liegen, weder eine invertierte Signalleitung der Signalleitung LY noch der Signalleitung LZ ist, die nahe bei der Signalleitung LDB liegen. Mit anderen Worten, die invertierte Signalleitung der Signalleitung, die nahe bei der einen Signalleitung LD liegt, ist so angeordnet, daß sie entfernt von der anderen Signalleitung LDB ist.

Die Rauschübertragungsverhinderungsschaltung 11 des Eingangs blocks 10 ist durch Verbinden zweier Flip-Flops 11a und 11b ge bildet, die jeweils durch zwei NAND-Gatter 111, 112 und 113, 114 in Reihe gebildet sind, wobei Eingangsanschlüsse a und b des Flip-Flops 11a auf der Eingangsseite (erste Stufe), die durch die NAND-Gatter 111 und 112 gebildet ist, jeweils mit den Signallei tungen LD und LDB des Busses 7 verbunden sind.

Ein Eingangsanschluß des NAND-Gatters 111 ist ein Eingangsan schluß a des Flip-Flops 11a der ersten Stufe, der mit der Si gnalleitung LD wie oben erwähnt verbunden ist, und der andere Eingangsanschluß ist mit einem Ausgangsanschluß d des NAND- Gatters 112 verbunden. Ebenso ist ein Eingangsanschluß a des NAND-Gatters 112 ein Eingangsanschluß b des Flip-Flops 11a der ersten Stufe, der mit der Signalleitung LDB, wie oben erwähnt, verbunden ist, und der andere Eingangsanschluß ist mit einem Ausgangsanschluß c des NAND-Gatters 111 verbunden.

Ein Eingangsanschluß des NAND-Gatters 113 ist mit dem oben er wähnten Ausgangsanschluß c des NAND-Gatters 111 verbunden, und der andere Eingangsanschluß desselben ist mit einem Ausgangsan schluß f des NAND-Gatters 114 verbunden. Ebenso ist ein Ein gangsanschluß des NAND-Gatters 114 mit dem oben erwähnten Aus gangsanschluß d des NAND-Gatters 112 verbunden, und der andere Eingangsanschluß ist mit einem Ausgangsanschluß e des NAND- Gatters 113 verbunden.

Ein Ausgang des Ausgangsanschlusses e des NAND-Gatters 113 wird ein Ausgangssignal des Flip-Flops 11b der Nachstufe, mit anderen Worten, ein Ausgangssignal der Rauschübertragungsverhinderungs schaltung 11.

Der Betrieb der in Fig. 6 gezeigten Schaltung ist wie folgt.

Wenn der Wert "1" auf die Signalleitung LD auf dem Bus 7 von der Inverterschaltung INV1 des Ausgangsblocks 6 ausgegeben wird, wird der Wert "0", der sein invertiertes Signal ist, auf die Signal leitung LDB von der Inverterschaltung INV2 zur selben Zeit aus gegeben. Diese Werte werden jeweils in die Eingangsanschlüsse a und b des Flip-Flops 11a der ersten Stufe der Rauschübertra gungsverhinderungsschaltung 11 eingegeben. Dabei werden die Aus gangsanschlüsse c und d des Flip-Flops 11a der ersten Stufe der Rauschübertragungsverhinderungsschaltung 11 jeweils zu "0" und "1". Somit werden die Ausgangsanschlüsse e und f des Flip-Flops 11b der Nachstufe jeweils zu "1" und "0", und "1" das von dem Ausgangsanschluß e ausgegeben wird, wird ein ursprüngliches Ein gangssignal für den Eingangsblock 10.

Umgekehrt, wenn der Wert "0" auf die Signalleitung LD auf dem Bus 7 von der Inverterschaltung INV1 des Ausgabeblocks 6 ausgegeben wird, wird der Wert "1", der sein invertiertes Signal ist, auf die Signalleitung LDB von der Inverterschaltung INV2 zur selben Zeit ausgegeben. In diesem Fall werden die Ausgangsanschlüsse c und d des Flip-Flops 11a der ersten Stufe jeweils "1" und "0", die Ausgangsanschlüsse e und f des Flip-Flops 11b der Nachstufe werden jeweils zu "0" und "1", und "0", das von dem Ausgangsanschluß e ausgegeben wird, wird das ursprüngliche Ein gangssignal für den Eingangsblock 10.

Hierauf wird im normalen Zustand "1" auf die Signalleitung LD ausgegeben, und "0" wird auf die Signalleitung LDB zur selben Zeit vom Ausgangsblock 6 ausgegeben, wenn das Versorgungsspan nungspotential Vcc im Ausgangsblock 6 vorübergehend aufgrund von Umschalten der Transistoren abfällt, oder das Potential der Signalleitung LD unter den Schwellenwert des NAND-Gatters der Rauschübertragungsverhinderungsschaltung 11 aufgrund der Signaländerung auf der Signalleitung, die nahe an der Signallei tung LD liegt abfällt, wird das Signal, das auf den Eingangsanschluß a des Flip-Flops 11a der ersten Stufe gegeben wird, als Wert "0" gewertet. In Antwort darauf wird das Ausgangssignal des Ausgangsanschlusses c des Flip-Flops 11a der ersten Stufe ebenso "1". Da jedoch das Eingangssignal für den Eingangsanschluß b des Flip-Flops 11a der ersten Stufe ohne Änderung bleibt wie es ist, wird auch das Ausgangssignal vom Ausgangsanschluß d auf "1" gehalten wie es ist. Zu dieser Zeit ist das Ausgangssignal vom Ausgangsanschluß f des Flip-Flops 11b der Nachstufe ursprünglich "0", somit wird das Ausgangssignal von dem Ausgangsanschluß e auf "1" gehalten.

Mit anderen Worten, sogar wenn nur das Eingangssignal zum Ein gangsanschluß a der Rauschübertragungsverhinderungsschaltung 11, das ursprünglich "1" ist, sich von "1" auf "0" ändert, werden, solange das Eingangssignal zum Eingangsanschluß b auf dem ursprünglichen "0" gehalten wird, die Ausgangsanschlüsse e und f des Flip-Flops 11b der Nachstufe durch die Änderung des Eingangssignals zum Eingangsanschluß von "1" auf "0" nicht beeinflußt.

Inzwischen, wenn das Potential der Signalleitung LD auf "1" bleibt und das der Signalleitung LDB ansteigt, wird das Signal, das auf den Eingangsanschluß b des Flip-Flops 11a der ersten Stufe der Rauschübertragungsverhinderungsschaltung 11 gegeben wird, als Wert "1" gewertet. Da jedoch in diesem Fall das Ein gangssignal zum Eingangsanschluß a des Flip-Flops 11a der ersten Stufe auf "1" bleibt, bleibt das Ausgangssignal des Ausgangsan schlusses c ebenso auf "0", und das Ausgangssignal des Ausgangs anschlusses d bleibt ohne Änderung auf "1". Somit halten die Ausgangssignale der Ausgangsanschlüsse e und f des Flip-Flops 11b der Nachstufe ebenso den Zustand von jeweils "1" und "0".

Mit anderen Worten, selbst wenn sich nur das Ausgangssignal vom Eingangsanschluß b des Flip-Flops 11a der ersten Stufe, das ur sprünglich "0" ist, von "0" zu "1" ändert, beeinflußt die Ände rung die Ausgangssignale der Ausgangsanschlüsse e und f des Flip- Flops 11b der Nachstufe nicht.

Auch wenn "0" auf die Signalleitung LD ausgegeben wird und "1" auf die Signalleitung LDB vom Ausgangsblock 6 ausgegeben wird, wird gleichermaßen, selbst wenn sich eines der Eingangssignale zu den Eingangsanschlüssen a und b des Flip-Flops 11a der ersten Stufe der Rauschübertragungsverhinderungsschaltung 11 geändert hat, die Änderung niemals zu den Ausgangssignalen der Ausgangs anschlüsse e und f des Flip-Flops 11b der Nachstufe übertragen.

Fig. 8 ist ein Schaltbild, das ein Konfigurationsbeispiel einer Rauschübertragungsverhinderungsschaltung 110 in dem Fall zeigt, in dem eine Funktion, wie eine Verriegelungsschaltung zu der Rauschübertragungsverhinderungsschaltung 11, die in Fig. 6 gezeigt ist, hinzugefügt wird.

In der in Fig. 8 gezeigten Konfiguration ist der Aufbau so, daß NAND-Gatter 111a und 112a, die ein Flip-Flop 110a einer ersten Stufe der Rauschübertragungsverhinderungsschaltung 11 bilden, als 3 Eingänge dienen, und ein Verriegelungssignal L zusätzlich ein gegeben werden kann.

In der Rauschübertragungsverhinderungsschaltung 110 mit der in Fig. 8 gezeigten Konfiguration arbeiten die NAND-Gatter 111a und 112a, die das Flip-Flop 110a der ersten Stufe bilden, gleicher maßen wie in der vorher erwähnten, in Fig. 6 gezeigten Konfigu ration, solange das Verriegelungssignal L auf "1" ist. Da jedoch die Ausgangssignale der Ausgangsanschlüsse c und d der NAND- Gatter 111a und 112a zu "1" werden, wenn sich das Verriegelungs signal L von "1" auf "0" ändert, werden die Ausgangssignale von den Ausgangsanschlüssen e und f der NAND-Gatter 113a und 114a, die ein Flip-Flop 110b einer Nachstufe bilden, bis dann auf die sem Zustand fixiert (verriegelt).

Obgleich der Ausgangsblock 6 durch die Inverterschaltungen in der vorher beschriebenen Ausführungsform gebildet ist, können, wenn er so ausgebildet ist, daß das ursprünglich zu übertragende Da tensignal und sein invertiertes Signal simultan erzeugt werden können, zum Beispiel ein NAND-Gatter, ein NOR-Gatter, ein Takt inverter oder ein Dreizustandspuffer und ähnliches ebenso ver wendet werden.

Obwohl die vorher erwähnte Ausführungsform so aufgebaut ist, daß sie die Einrichtung zum Verhindern von Rauschübertragung eines digitalen Signals der vorliegenden Erfindung in einem Mikrocomputer einschließt, ist sie nicht darauf beschränkt, und die vorliegende Erfindung ist ebenso in dem Fall anwendbar, in dem der Ausgangsblock 6 und der Eingangsblock 10 auf verschiede nen Chips angeordnet sind und durch einen externen Bus verbunden sind.

Außerdem, obwohl die Flip-Flops 11a, 11b (110a, 110b), die je weils durch zwei NAND-Gatter gebildet sind, hintereinander in zwei Stufen auch in dem Eingangsblock 10 geschaltet sind, ist es so zu verstehen, daß derselbe Betrieb durch Flip-Flops, die NOR- Gatter benutzen, bewirkt werden kann.

Wie bisher insbesondere beschrieben wurde, kann gemäß der vorlie genden Erfindung, da die Rauschübertragungsverhinderungseinrich tung, welche simultan ein Datensignal, das ursprünglich übertra gen werden soll, und sein invertiertes Signal zu einer Signal eingangsschaltung von einer Signalausgangsschaltung überträgt, und wenn gewertet wird, daß die zwei Signale dieselben Daten darstellen, einen vorhergehenden Signalausgangszustand auf der Signaleingangsschaltungsseite beibehält, ein korrektes Signal in Echtzeit ohne eine Schwierigkeit wie die des Vergleichens der zwei Signale und des Forderns des Zurücksendens im Falle, daß sie nicht übereinstimmen, übertragen werden.

Gemäß der vorliegenden Erfindung wird verhindert, daß, da eine Signalleitung für das ursprünglich zu übertragende Datensignal und eine Signalleitung für sein invertiertes Signal auf einem Bus in solch einer Weise verdrahtet sind, daß eine Signalleitung von einer dritten Signalleitung, welche nahe bei der anderen Signal leitung oder ihrer invertierten Signalleitung liegt, entfernt ist, die Änderung des anderen Signals die zwei Signalleitungen zur selben Zeit beeinflußt.

Claims

1. Einrichtung zum Verhindern von Rauschübertragung eines digitalen Signals, mit:
einer Signalausgangsschaltung (6), die einen ersten Wert als ein Signal mit einem relativ hohen Potential und einen zweiten Wert als ein Signal mit einem relativ niedrigen Potential jeweils auf eine Signalleitung (LD) ausgibt,
einem Bus (7), der durch eine Mehrzahl von Signalleitungen, welche die Signalleitung (LD) beinhaltet, gebildet ist, die die beiden Signale, die von der Signalausgangsschaltung (6) ausgegeben werden, übertragen, und
einer Signaleingangsschaltung (10), in der das Signal mit dem relativ hohen Potential als der erste Wert und das Signal mit dem relativ niedrigen Potential als der zweite Wert jeweils von der Signalleitung (LD) eingegeben wird;
dadurch gekennzeichnet, daß die Signalausgangsschaltung (6) eine Ausgabeeinrichtung (INV2) für ein invertiertes Signal aufweist zum Ausgeben eines Signals, dessen Potential den zweiten Wert darstellt, wenn der Wert, der ursprünglich auszugeben ist, der erste Wert ist, und zum Ausgeben eines Signals, dessen Potential den ersten Wert darstellt, wenn der Wert, der ursprünglich aus zugeben ist, der zweite Wert ist,
der Bus (7) eine invertierte Signalleitung (LDB) aufweist zum Übertragen eines invertierten Signals, das von der Ausgabeein richtung (INV2) für ein invertiertes Signal ausgegeben wird, und die Signaleingangsschaltung (10) eine Rauschübertragungsverhin derungseinrichtung (11) aufweist zum Ausgeben eines Signals, dessen Potential den Wert darstellt, der von der Signalleitung (LD) übertragen wird, wenn die Potentialsignale, die die verschiedenen Werte darstellen, jeweils von der Signalleitung (LD) und der invertierten Signalleitung (LDB) übertragen werden, und zum Ausgeben des Signals wie es ist, das vor jenem Zustand ausgegeben worden ist, wenn die Potentialsignale, die dieselben Werte darstellen, von der Signalleitung (LD) und der invertierten Signalleitung (LDB) übertragen werden.

2. Einrichtung zum Verhindern von Rauschübertragung eines digitalen Signals nach Anspruch 1, dadurch gekennzeichnet, daß die Rauschübertragungsverhinderungs einrichtung (11) folgendes aufweist:
eine erste Schaltung (11a) mit einem ersten Eingangsanschluß, einem zweiten Eingangsanschluß, einem ersten Ausgangsanschluß und einem zweiten Ausgangsanschluß, wobei die Signalleitung (LD) mit dem ersten Eingangsanschluß verbunden ist und die invertierte Signalleitung (LDB) mit dem zweiten Eingangsanschluß verbunden ist, und wobei, wenn "1" (oder "0") in den ersten Eingangsanschluß eingegeben wird und "0" (oder "1") in den zweiten Eingangsanschluß eingegeben wird, "0" (oder "1") von dem ersten Ausgangsanschluß ausgegeben wird und "1" (oder "0") von dem zweiten Ausgangsanschluß ausgegeben wird, und wenn "1" (oder "0") in sowohl den ersten als auch den zweiten Eingangsanschluß eingegeben wird, der erste und der zweite Ausgangsanschluß die Ausgabe bis dann halten, und
eine zweite Schaltung (11b) mit einem ersten Eingangsanschluß, einem zweiten Eingangsanschluß, einem ersten Ausgangsanschluß und einem zweiten Ausgangsanschluß, wobei der erste Ausgangsanschluß der ersten Schaltung (11a) mit dem ersten Eingangsanschluß ver bunden ist, und der zweite Ausgangsanschluß der ersten Schaltung (11a) mit dem zweiten Eingangsanschluß verbunden ist, wobei, wenn "1" (oder "0") in den ersten Eingangsanschluß eingegeben wird und "0" (oder "1") in den zweiten Eingangsanschluß eingegeben wird, "0" (oder "1") von dem ersten Ausgangsanschluß ausgegeben wird und "1" (oder "0") von dem zweiten Ausgangsanschluß ausgegeben wird, und wenn "1" in sowohl den ersten als auch den zweiten Eingangsanschluß eingegeben wird, der erste und der zweite Aus gangsanschluß die Ausgabe bis dann halten;
wobei, wenn "1" (oder "0") an die Signalleitung (LD) ausgegeben wird und "0" (oder "1") an die invertierte Signalleitung (LDB) ausgegeben wird, die erste Schaltung (11a) "0" (oder "1") von dem ersten Ausgangsanschluß und "1" (oder "0") von dem zweiten Aus gangsanschluß ausgibt, und die zweite Schaltung (11b) "1" (oder "0") von dem ersten Ausgangsanschluß und "0" (oder "1") von dem zweiten Ausgangsanschluß ausgibt,
wenn "0" an die Signalleitung (LD) von dem Zustand ausgegeben wird, in dem "1" auf die Signalleitung (LD) ausgegeben wird und "0" auf die invertierte Signalleitung (LDB) ausgegeben wird, die erste Schaltung (11a) "1" von dem ersten Ausgangsanschluß aus gibt, und die zweite Schaltung (11b) "1" von dem ersten Ein gangsanschluß und "1" von dem zweiten Eingangsanschluß eingibt, um "1" von dem ersten Ausgangsanschluß und "0" von dem zweiten Ausgangsanschluß auszugeben,
wenn "1" auf die invertierte Signalleitung (LDB) ausgegeben wird von dem Zustand, in dem "1" auf die Signalleitung (LD) ausgegeben wird und "0" auf die invertierte Signalleitung (LDB) ausgegeben wird, die erste Schaltung (11a) die Ausgabe bis danach hält, und die zweite Schaltung (11b) "0" von dem ersten Eingangsanschluß und "1" von dem zweiten Eingangsanschluß eingibt, um "1" von dem ersten Ausgangsanschluß und "0" von dem zweiten Ausgangsanschluß auszugeben,
wenn "1" auf die Signalleitung (LD) ausgegeben wird von dem Zu stand, in dem "0" auf die Signalleitung (LD) ausgegeben wird und "1" auf die invertierte Signalleitung (LDB) ausgegeben wird, die erste Schaltung (11a) die Ausgabe bis danach hält, und die zweite Schaltung (11b) "0" von dem ersten Eingangsanschluß und "1" von dem zweiten Eingangsanschluß eingibt, um "1" von dem ersten Aus gangsanschluß und "0" von dem zweiten Ausgangsanschluß auszuge ben, und
wenn "0" auf die Signalleitung (LD) ausgegeben wird von dem Zu stand, in dem "1" auf die Signalleitung (LD) ausgegeben wird und "0" auf die invertierte Signalleitung (LDB) ausgegeben wird, die erste Schaltung (11a) "1" von dem zweiten Ausgangsanschluß aus gibt, und die zweite Schaltung (11b) "1" von dem ersten Ein gangsanschluß und "1" von dem zweiten Eingangsanschluß eingibt, um "0" von dem ersten Ausgangsanschluß und "1" von dem zweiten Ausgangsanschluß auszugeben.

3. Einrichtung zum Verhindern von Rauschübertragung eines digitalen Signals nach Anspruch 2, dadurch gekennzeichnet, daß die erste Schaltung (11a) zudem einen dritten Eingangsanschluß aufweist, in den ein Verriegelungssignal (L) eingegeben wird, und diese, wenn das signifikante Verriege lungssignal (L) in den dritten Eingangsanschluß eingegeben wird, "1" von dem ersten und zweiten Ausgangsanschluß ausgibt.

4. Einrichtung zum Verhindern von Rauschübertragung eines digitalen Signals nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Signalleitung (LD) und die in vertierte Signalleitung (LDB) auf einem Bus (7) so verdrahtet sind, daß die eine Signalleitung von einer dritten Signalleitung, die nahe bei der anderen Signalleitung oder ihrer invertierten Signalleitung liegt, entfernt ist.