DE4341517C2 - Verfahren zum Herstellen eines Transistors - Google Patents

Verfahren zum Herstellen eines Transistors

Info

Publication number
DE4341517C2
DE4341517C2 DE19934341517 DE4341517A DE4341517C2 DE 4341517 C2 DE4341517 C2 DE 4341517C2 DE 19934341517 DE19934341517 DE 19934341517 DE 4341517 A DE4341517 A DE 4341517A DE 4341517 C2 DE4341517 C2 DE 4341517C2
Authority
DE
Germany
Prior art keywords
insulating film
region
gate
substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19934341517
Other languages
English (en)
Other versions
DE4341517A1 (de
Inventor
Hyeok Jae Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Priority to DE19934341517 priority Critical patent/DE4341517C2/de
Publication of DE4341517A1 publication Critical patent/DE4341517A1/de
Application granted granted Critical
Publication of DE4341517C2 publication Critical patent/DE4341517C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft allgemein ein Verfahren zum Herstellen eines Tran­ sistors, spezieller ein Verfahren zum Herstellen eines Transistors mit leicht dotierter Drain-Struktur (nachfolgend als LDD (lightly doped drain) bezeichnet), die dazu geeignet ist, Kanalkurzschlußeffekte und Effekte mit heißen Ladungsträgern zu verhindern.
Aus IEEE Tr. o. El. Dev., Vol 38, No. 11 1991 Seiten 2460 bis 2464 ist be­ reits ein inverser T(ITLDD) CMOS Prozeß bekannt. Dieser Prozeß weist eine selbstausrichtende LDD/Kanalimplantation zum verbesserten Schutz ge­ gen heiße Ladungsträger auf. Es werden MOSFET′s mit verbessertem Ka­ nalkurzschlußverhalten infolge kleinerer lateraler Source/Drain- Diffusion gebildet.
Mit zunehmendem Integrationsgrad von Halbleiterbauelementen werden deren Strukturabmessungen immer kleiner und liegen nun im Submikro­ meterbereich. Um der immer stärkeren Verkleinerung zu genügen, werden immer neue Technologien zum Herstellen von Siliziumbauteilen ent­ wickelt.
Ein Verfahren zum Herstellen eines Halbleiterbauelements mit Submikro­ meterstruktur muß dazu geeignet sein, eine hohe Leistungsfähigkeit der Bauelemente beizubehalten, um bei Verkleinern die Bauelementezuver­ lässigkeit zu gewährleisten.
Insbesondere stößt die Miniaturisierung bei noch höherer In­ tegrationsdichte an physikalische Grenzen. Z. B. ist eine der ernsthaftesten Schwierigkeiten die Verschlechterung, wie sie durch heiße Ladungsträger entsteht, mit welcher Schwie­ rigkeit die Bauelementezuverlässigkeit verbunden ist.
Um diese Schwierigkeit zu lindern, wurde ein Verfahren zum Steuern der Ladungen vorgeschlagen, die in einem n-Bereich eingefangen werden, bei dem es sich um den Source- und Drainbereich mit geringer Fremdstoffkonzentration bei einer LDD-Struktur handelt. Eine Invers-T-LDD-Struktur (nachfol­ gend als ITLDD-Struktur bezeichnet) ist in den US-Patenten 4,907,048 und 4,963,054 offenbart.
Nachfolgend wird die Invers-T-Gate-Struktur in Zusammenhang mit mit dieser verbundenen Schwierigkeiten beschrieben, um den Hintergrund der Erfindung besser verständlich zu machen.
Fig. 2 veranschaulicht Herstellschritte für ein ITLDD-Tran­ sistorbauelement, wie sie in den vorstehend genannten Paten­ ten vorgeschlagen wurden.
Zunächst wird in einem Schritt gemäß Fig. 2a ein Photore­ sistmuster PR auf einem Oxidfilm 13 abgeschieden, der eine Polysiliziumschicht 12 abdeckt, die über einem Gateoxidfilm 11 liegt, der seinerseits auf einem p-Halbleitersubstrat 10 ausgebildet ist.
Anschließend wird, wie dies in Fig. 2b dargestellt ist, der Oxidfilm 13 unter Verwendung des Photoresistmusters als Mas­ ke entfernt, und die Polysiliziumschicht 12 wird teilweise entfernt, um in der Mitte einen Rumpf 12′ zurückzulassen. Dabei wird die Polysiliziumschicht 12 dünner gemacht, um eine Schicht geringer Dicke zurückzulassen. Es folgt ein Entfernen des Photoresistmusters PR.
In einem durch Fig. 2c veranschaulichten Schritt wird ein n-Fremdstoff mit geringer Konzentration durch die dünner ge­ machte Schicht implantiert, um gering dotierte n⁻-Bereiche 14 und 15 zu schaffen.
Anschließend werden in einem durch Fig. 2d veranschaulichten Schritt Seitenabstandshalter 16 zu den beiden Seiten des in der Mitte verbliebenen Rumpfes 12′ durch Abscheiden eines Oxidfilms auf der sich ergebenden Struktur ausgebildet, und es erfolgt ein Rückätzen.
Wie durch Fig. 2e veranschaulicht, wird die dünner gemachte Polysiliziumschicht, die beim Herstellen des Gates ausgebil­ det wurde, anschließend durch einen Ätzprozeß entfernt, wo­ bei die Abstandshalter 16 als Maske verwendet werden, wo­ durch eine Invers-T-Gate-Struktur verbleibt.
Abschließend wird, wie durch Fig. 2f veranschaulicht, ein n-Fremdstoff mit hoher Konzentration implantiert, wie durch Pfeile dargestellt, um n⁺-Bereiche 17 und 18 innerhalb der ausgebildeten n⁻-Bereiche 14 und 15 herzustellen, wobei die Seitenabstandshalter 16 als Masken dienen, um einen Ver­ satz zwischen den n-Fremdstoffbereichen geringer und hoher Konzentration herzustellen. Infolgedessen werden eine Source 14, 17 und ein Drain 15, 18 mit LDD-Struktur erzeugt.
Bei einem solchen ITLDD-Halbleiterbauelement ist die Unem­ pfindlichkeit gegen heiße Ladungsträger verbessert, da der n⁻-Bereich 14, 15 so ausgebildet ist, daß er vom Gate beein­ flußt wird, wodurch eine durch heiße Ladungsträger hervor­ gerufene Verschlechterung der Bauelementeigenschaften ver­ hindert werden kann.
Jedoch ist mit diesem Herstellprozeß die folgende Schwierig­ keit verbunden. Nach der Ausbildung der Polysiliziumschicht für das Gate wird diese einem Ätzprozeß unterzogen, um eine inverse T-Form mit dem Gate als Maske zu erzeugen. Zu diesem Zeitpunkt erfolgt kein Entfernen der gesamten Schicht, son­ dern sie wird nur so geätzt, daß sie dünner ist. Es muß sorgfältig vorgegangen werden, damit die leitende Schicht nicht zu dünn wird. Anders gesagt, ist es sehr schwierig, den Ätzstoppunkt zu überwachen.
Fig. 3 veranschaulicht einen anderen Herstellprozeß für ein Transistorbauelement mit inversem T-Gate. Diese Struktur dient dazu, die eben genannte Schwierigkeit hinsichtlich des Ätzstoppunkts zu überwinden; sie ist im US-Patent 5,175,119 offenbart.
Das im eben genannten Patent vorgeschlagene Transistorbau­ element mit inversem T-Gate ist auf einem Halbleitersubstrat 20 ausgebildet, das durch Feldoxidfilme 21 in einen aktiven Bereich und einen Element-Abtrennbereich unterteilt ist. Der aktive Bereich des Halbleitersubstrats 20 wird durch einen Oxidfilm 22 abgedeckt, gefolgt von der Ausbildung einer er­ sten Polysiliziumschicht 23 über diesem Oxidfilm 22. Auf dem ersten Polysiliziumfilm 23 wird ein Phosphorsilikatglasfilm (nachfolgend als PSG-Film bezeichnet) 24 abgeschieden, der dann so ausgebildet wird, daß er einen Gatebereich an einem vorgegebenen Ort ausbildet. Abstandshalter 25 aus PSG werden an den Seitenwänden des Gates ausgebildet, wie in Fig. 3a dargestellt. Anschließend wird ein p-Fremdstoff in das Halb­ leitersubstrat 20 implantiert, um einen p-Bereich 31 auszu­ bilden, bei dem es sich um einen Kanalbereich handelt, der Durchschläge verhindert. In dem in den PSG-Filmen 24 und 25 ausgebildeten Gatebereich wird ein leitendes Material in vergrabener Weise ausgebildet, um eine zweite Polysilizium­ schicht 26 auszubilden, gefolgt vom Beseitigen aller PSG- Filme.
Unter Verwendung der zweiten Polysiliziumschicht 26 als Mas­ ke wird ein n-Fremdstoff mit geringer Konzentration implan­ tiert, um gering dotierte n-Bereich 28 auszubilden, wie durch Fig. 3b veranschaulicht. Andere Abstandshalter 29 wer­ den in den Seitenabschnitten der zweiten Polysiliziumschicht ausgebildet, die dann dazu dient, einen Teil der ersten Po­ lysiliziumschicht 23 zusammen mit den Abstandshaltern 29 zu maskieren, wenn die erste Polysiliziumschicht 23 einem Ätz­ prozeß unterzogen wird. Außer dem maskierten Teil der ersten Polysiliziumschicht 23 wird diese Schicht beseitigt, wodurch ein inverses T-Gate geschaffen wird, das aus der Polysili­ ziumschicht 23 und der zweiten Polysiliziumschicht 26 be­ steht. Ein n-Fremdstoff wird mit hoher Konzentration implan­ tiert, um Source- und Drainbereiche 30 zu schaffen, wodurch ein ITLDD-Transistor fertiggestellt wird.
Der durch Fig. 3 veranschaulichte Herstellprozeß ist genauer in bezug auf das Herstellen des inversen T-Gates als der durch Fig. 2 veranschaulichte, jedoch ist er sehr kompli­ ziert. Darüber hinaus wird, nachdem Ionenimplantation ausge­ führt ist, um bei den vorstehend genannten herkömmlichen Herstellverfahren die Source und den Drain anschließend an die Ausbildung des Gates auszubilden, eine thermische Be­ handlung durchgeführt, um die injizierten Fremdstoffe zu diffundieren, was zu Querdiffusion führt, wodurch der Fremdstoff unter das Gate diffundiert, was zu Kurzschlußkanaleffekten führt. Die Kurzschlußkanaleffekte beeinflussen Submikrometerbauelemente nachteilig.
Derartige Kurzschlußkanaleffekte können nicht nur in einem ITLDD-Transistor entstehen, sondern in allen Transistoren, in denen Source- und Drainbereiche ausgebildet werden.
Um die vorstehenden Schwierigkeiten zu überwinden, wurden neue Technologien entwickelt, um einen flachen Übergang aus­ zubilden, zusammen mit Anstrengungen zum Verhindern von Dif­ fusionen im Source- und Drainbereich durch Verändern des thermischen Prozesses.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Transistors anzugeben, das dazu in der Lage ist, Wirkungen heißer Ladungsträger und einen Kurzschlußka­ naleffekt zu verhindern, wobei der Transistor jedoch einfach hergestellt werden kann.
Das erfindungsgemäße Verfahren ist durch die Lehre des bei­ gefügten Anspruchs 1 gegeben.
Vorteile der Erfindung werden im weiteren Verlauf der Beschreibung deutlicher.
In den beigefügten Zeichnungen ist folgendes dargestellt:
Fig. 1a bis 1g sind schematische Querschnitte, die ein Aus­ führungsbeispiel der Erfindung zum Herstellen eines Bauele­ ments veranschaulichen;
Fig. 2a bis 2f sind schematische Querschnitte, die Prozeß­ schritte zum Herstellen eines herkömmlichen ITLDD-Gate-Bau­ elements veranschaulichen; und
Fig. 3a und 3b sind schematische Querschnitte, die Prozeß­ schritte für die Herstellung eines anderen herkömmlichen ITLDD-Gate-Bauelements zusammengefaßt veranschaulichen.
Nachfolgend werden bevorzugte Ausführungsbeispiele unter Be­ zugnahme auf die beigefügten Zeichnungen beschrieben, wobei gleiche Bezugsziffern gleiche Teile kennzeichnen.
Fig. 1 veranschaulicht ein erfindungsgemäßes Verfahren zum Herstellen eines LDD-Transistorbauelements.
Zunächst wird ein n-Fremdstoff durch Ionenimplantation in ein p-Halbleitersubstrat 1 eingebracht, das durch einen Feldoxidfilm 2 in einen aktiven Bereich und einen Bauele­ mentabtrennbereich unterteilt ist. Durch die Implantation wird im aktiven Bereich ein n⁻-Bereich erzeugt, wie in Fig. 1a ausgebildet.
Anschließend wird auf dem n⁻-Bereich 3 ein Nitridfilm als erster Isolierfilm ausgebildet, der unter Verwendung einer (nicht dargestellten) Maske für das Gate abgeätzt wird, um einen Teil des Nitridfilms zu entfernen, wodurch ein Bereich für das Gate geschaffen wird, wie durch Fig. 1b veranschau­ licht.
Wie durch Fig. 1c veranschaulicht, wird danach auf der sich ergebenden Struktur ein Oxidfilm als zweiter Isolierfilm ab­ geschieden, der ein starkes Ätzselektivitätsverhältnis in bezug auf den ersten Isolierfilm aufweist, und er wird dann so rückgeätzt, daß Oxidfilm-Abstandshalter 5 an den Seiten­ abschnitten des Nitridfilms 4 ausgebildet werden.
Ein durch Fig. 1d veranschaulichter Schritt erfolgt, um einen p-Fremdstoff zu implantieren, um einen p-Bereich 6 als Kanalbereich zu schaffen. Dieser Kanalbereich unterteilt den n⁻-Bereich in zwei Teile, und er dient zum Verhindern von Durchschlägen.
Anschließend werden die Oxidfilm-Abstandshalter 5 entfernt, wie durch Fig. 1e veranschaulicht, gefolgt von einer Ausbil­ dung eines Gateoxidfilms 7 über dem Gatebereich. Dann wird Polysilizium in der ganzen Höhe abgeschieden, woraufhin so rückgeätzt wird, daß das Polysilizium nur im Ätzbereich des Nitridfilms vorhanden ist, was zu einem Gate 8 auf dem Gate­ oxidfilm 7 führt.
Abschließend wird der Nitridfilm 4 gemäß Fig. 1f entfernt, woraufhin ein n-Fremdstoff, wie durch Pfeile gekennzeichnet, mit hoher Konzentration implantiert wird, wobei das Gate als Maske für den Versatz der Bereiche mit hoher n-Dosis dient.
Infolge der Implantation werden n⁺-Bereiche ausgebildet, die die weit ausgebreiteten n⁻-Bereich 3 zu kleinen Gebieten verkleinern. Der Transistor mit Source und Drain gemäß einer LDD-Struktur mit n⁻- und n⁺-Bereichen, der durch das erfin­ dungsgemäße Verfahren hergestellt wurde, ist in Fig. 1g dar­ gestellt.
Das vorstehende Ausführungsbeispiel betrifft ein p-Substrat mit n-dotiertem Source/Drain-Bereich. Jedoch kann ein Tran­ sistor mit LDD-Bereichen auf erfindungsgemäße Weise auch in einer in einem p-Substrat ausgebildeten n-Wanne mit p⁻- und p⁺-Dotierung im Source/Drain-Bereich oder in einer in einem n-Substrat ausgebildeten p-Wanne mit n⁻- und n⁺-Dotierung im Source/Drain-Bereich hergestellt werden.
Z. B. wird im Fall der Herstellung eines CMOS-Transistors nach dem Ausbilden einer n-Wanne in einem p-Halbleitersub­ strat ein n-Bereich (entsprechend der Bezugsziffer 6 in Fig. 1) ausgebildet, der eine Rolle als Kanalbereich und Durch­ schlagverhinderungsbereich spielt. Außerdem werden in vorge­ gebenen Abschnitten der n-Wanne auf ähnliche Weise wie beim Transistor des Ausführungsbeispiels LDD-p⁻-Bereiche (3) und p⁺-Bereiche 9 für Source und Drain ausgebildet.
Wie vorstehend beschrieben, wird das Gate folgend auf die Ausbildung eines LDD-Bereichs 3 mit n--Ionen und eines im Kanalbereich ausgebildeten p-Bereichs 6 hergestellt, und da­ nach werden die Source- und Drainbereiche 9 ausgebildet, so daß, da die Tiefe des Übergangs immer größer ist, ein Kurz­ schlußkanaleffekt verhindert werden kann, wie er durch Quer­ diffusion hervorgerufen werden könnte.
Erfindungsgemäß wird der n⁻-Bereich 3 so ausgebildet, daß er das Gate vollständig überlappt, wodurch die Eigenschaften gegen heiße Ladungsträger verbessert sind. Demgemäß zeigt der erfindungsgemäße Transistor, obwohl das Gate bei der Er­ findung keine inverse T-Struktur sondern herkömmliche Struk­ tur aufweist, dieselben Betriebseigenschaften wie ein ITLDD- Gate-Transistor.
Daher weist der mit dem erfindungsgemäßen Verfahren herge­ stellte Transistor keine schlechteren Betriebseigenschaften als ein ITLDD-Gate-Transistor auf, obwohl das Verfahren zum Herstellen der herkömmlichen Gatestruktur viel einfacher ist als die Verfahren zum Herstellen von ITLDD-Gate-Transisto­ ren.

Claims (12)

1. Verfahren zum Herstellen eines Transistorbauelements mit den folgenden Schritten:
  • - Bereitstellen eines Substrats (1) von erstem Leitungstyp;
  • - Implantieren eines Fremdstoffs für den zweiten Leitungstyp mit geringer Konzentration im Substrat, um einen Fremdstoffbe­ reich (3) geringer Konzentration vom zweiten Leitungstyp auszubilden;
  • - Aufbringen eines ersten Isolierfilms (4) und Ätzen dessel­ ben, um einen vorgegebenen Abschnitt desselben zu entfernen;
  • - Ausbilden von Abstandshaltern (5) aus einem zweiten Iso­ lierfilm an den Seitenwänden des abgeätzten ersten Isolier­ films;
  • - selektives Implantieren eines Fremdstoffs für den ersten Lei­ tungstyp, um einen Fremdstoffbereich vom ersten Leitungstyp in einem vorgegebenen Abschnitt des Substrats zu schaffen, der eine andere Konzentration als das Substrat aufweist, wo­ bei der erste Isolierfilm und die Abstandshalter aus dem zweiten Isolierfilm als Maske dienen;
  • - Entfernen der Abstandshalter aus dem zweiten Isolierfilm;
  • - Ausbilden eines Gate-Isolierfilms (7) in einem Bereich, der sich durch das selektive Entfernen des ersten Isolier­ films ergibt;
  • - Ausbilden eines Gates (8) über dem Gateisolierfilm;
  • - Entfernen des ersten Isolierfilms;
  • - selektives Implantieren eines Fremdstoffs für zweiten Lei­ tungstyp mit hoher Dichte im Halbleitersubstrat, um Source- und Drainbereiche (9) hoher Konzentration zu erzeugen, wobei das Gate als Maske dient.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Fremdstoffbereich (3) vom zweiten Leitungstyp mit gerin­ ger Konzentration ein n⁻-Bereich ist.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch ge­ kennzeichnet, daß der erste Isolierfilm (4) ein Nitridfilm ist.
4. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß der Schritt zum Herstellen der Ab­ standshalter (5) aus dem zweiten Isolierfilm die folgenden Schritte aufweist:
  • - Abscheiden eines Oxidfilms über der gesamten, sich nach dem Ätzen des ersten Isolierfilms (4) ergebenden Struktur; und
  • - Anwenden eines Rückätzprozesses auf diesen Oxidfilm.
5. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch ge­ kennzeichnet, daß der erste Isolierfilm (4) ein Oxidfilm ist.
6. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Schritt zum Herstellen der Abstands­ halter (5) aus dem zweiten Isolierfilm die folgenden Schrit­ te aufweist:
  • - Abscheiden eines Nitridfilms über der sich durch Ätzen des ersten Isolierfilms ergebenden Struktur; und
  • - Anwenden eines Rückätzprozesses auf diesen Nitridfilm.
7. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß der Fremdstoffbereich (6) vom er­ sten Leitungstyp ein p-Bereich ist, der die Rolle eines Durchschläge verhindernden Kanalbereichs spielt.
8. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß der Source- und der Drainbereich (9) n⁺-Bereiche sind.
9. Verfahren nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß alle genannten Schritte in einer Wanne und über derselben ausgeführt werden, die zunächst mit zweitem Leitungstyp in einem Halb­ leitersubstrat vom ersten Leitungstyp ausgebildet wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Fremdstoffbereich geringer Konzentration (3) ein p⁻-Bereich ist.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Fremdstoffbereich (6) ein n-Bereich ist, der die Rolle eines Durchschläge verhindernden Kanalbereichs spielt.
12. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Source- und der Drainbereich (9) p⁺-Bereiche sind.
DE19934341517 1993-12-06 1993-12-06 Verfahren zum Herstellen eines Transistors Expired - Fee Related DE4341517C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19934341517 DE4341517C2 (de) 1993-12-06 1993-12-06 Verfahren zum Herstellen eines Transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19934341517 DE4341517C2 (de) 1993-12-06 1993-12-06 Verfahren zum Herstellen eines Transistors

Publications (2)

Publication Number Publication Date
DE4341517A1 DE4341517A1 (de) 1995-06-08
DE4341517C2 true DE4341517C2 (de) 1995-12-07

Family

ID=6504280

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19934341517 Expired - Fee Related DE4341517C2 (de) 1993-12-06 1993-12-06 Verfahren zum Herstellen eines Transistors

Country Status (1)

Country Link
DE (1) DE4341517C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19654753C2 (de) * 1995-12-29 2002-10-17 Lg Semicon Co Ltd Verfahren zum Herstellen eines Metalloxid-FET (MOSFET)
DE102005048000A1 (de) * 2005-10-06 2007-04-12 Austriamicrosystems Ag Transistor mit zuverlässiger Source-Dotierung und Verfahren zur Herstellung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19617166C1 (de) * 1996-04-29 1997-07-24 Siemens Ag Ldd-mosfet

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102103A (ja) * 1987-10-16 1989-04-19 Hayashi Prod Corp 歩道板構成用基枠
US4907048A (en) * 1987-11-23 1990-03-06 Xerox Corporation Double implanted LDD transistor self-aligned with gate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19654753C2 (de) * 1995-12-29 2002-10-17 Lg Semicon Co Ltd Verfahren zum Herstellen eines Metalloxid-FET (MOSFET)
DE102005048000A1 (de) * 2005-10-06 2007-04-12 Austriamicrosystems Ag Transistor mit zuverlässiger Source-Dotierung und Verfahren zur Herstellung
US7977197B2 (en) 2005-10-06 2011-07-12 Austriamicrosystems Ag Method for fabricating a transistor with reliable source doping
DE102005048000B4 (de) * 2005-10-06 2015-03-05 Austriamicrosystems Ag Verfahren zur Herstellung eines Transistors mit zuverlässiger Source-Dotierung

Also Published As

Publication number Publication date
DE4341517A1 (de) 1995-06-08

Similar Documents

Publication Publication Date Title
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE3813665C2 (de) Halbleiterbauelement mit umgekehrt T-förmiger Gatestruktur
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4340405C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit isolierender Trennschicht und Wannenbereich
DE4126747C2 (de)
DE3856545T2 (de) Halbleiterbauelement mit isoliertem Gatter
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE19531629C1 (de) Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
DE19611959C2 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE4229574A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE69418445T2 (de) MOS-Bauelement mit einer drainseitigen Kanalimplantation
DE4437068A1 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE69938381T2 (de) Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD)
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE19705302A1 (de) Verfahren zum Bilden von MOS- und Bipolartransistoren
DE69022346T2 (de) MOS-Feldeffekttransistor und Verfahren zur Herstellung.
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE19517002A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE19543389C2 (de) Verfahren zur Herstellung eines Transistors
DE69519016T2 (de) Hochspannungs-ldd-mosfet mit erhöhter durchbruchspannung und herstellungsverfahren
DE69619177T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit gradiertem asymmetrischem Kanal mittels abnehmbaren Abstandstück
DE4341517C2 (de) Verfahren zum Herstellen eines Transistors
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee