DE4341517C2 - Method of manufacturing a transistor - Google Patents
Method of manufacturing a transistorInfo
- Publication number
- DE4341517C2 DE4341517C2 DE19934341517 DE4341517A DE4341517C2 DE 4341517 C2 DE4341517 C2 DE 4341517C2 DE 19934341517 DE19934341517 DE 19934341517 DE 4341517 A DE4341517 A DE 4341517A DE 4341517 C2 DE4341517 C2 DE 4341517C2
- Authority
- DE
- Germany
- Prior art keywords
- insulating film
- region
- gate
- substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 16
- 230000000694 effects Effects 0.000 description 7
- 239000002800 charge carrier Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft allgemein ein Verfahren zum Herstellen eines Tran sistors, spezieller ein Verfahren zum Herstellen eines Transistors mit leicht dotierter Drain-Struktur (nachfolgend als LDD (lightly doped drain) bezeichnet), die dazu geeignet ist, Kanalkurzschlußeffekte und Effekte mit heißen Ladungsträgern zu verhindern.The invention relates generally to a method for producing a oil sistors, more specifically a method of making a transistor with lightly doped drain structure (hereinafter referred to as LDD (lightly doped drain) referred to), which is suitable for using channel short-circuit effects and effects to prevent hot carriers.
Aus IEEE Tr. o. El. Dev., Vol 38, No. 11 1991 Seiten 2460 bis 2464 ist be reits ein inverser T(ITLDD) CMOS Prozeß bekannt. Dieser Prozeß weist eine selbstausrichtende LDD/Kanalimplantation zum verbesserten Schutz ge gen heiße Ladungsträger auf. Es werden MOSFET′s mit verbessertem Ka nalkurzschlußverhalten infolge kleinerer lateraler Source/Drain- Diffusion gebildet.From IEEE Tr. o. El. Dev., Vol 38, No. 11 1991 pages 2460 to 2464 is be an inverse T (ITLDD) CMOS process is already known. This process has one Self-aligning LDD / channel implantation for improved protection against hot charge carriers. There are MOSFETs with improved Ka Short circuit behavior due to smaller lateral source / drain Diffusion formed.
Mit zunehmendem Integrationsgrad von Halbleiterbauelementen werden deren Strukturabmessungen immer kleiner und liegen nun im Submikro meterbereich. Um der immer stärkeren Verkleinerung zu genügen, werden immer neue Technologien zum Herstellen von Siliziumbauteilen ent wickelt.With increasing degree of integration of semiconductor components their structural dimensions are getting smaller and smaller and are now in the submicro meter range. To satisfy the ever increasing downsizing, always new technologies for the production of silicon components ent wraps.
Ein Verfahren zum Herstellen eines Halbleiterbauelements mit Submikro meterstruktur muß dazu geeignet sein, eine hohe Leistungsfähigkeit der Bauelemente beizubehalten, um bei Verkleinern die Bauelementezuver lässigkeit zu gewährleisten. A method of manufacturing a submicro semiconductor device meter structure must be suitable for a high performance of the Maintain components in order to reduce the number of components to ensure casualness.
Insbesondere stößt die Miniaturisierung bei noch höherer In tegrationsdichte an physikalische Grenzen. Z. B. ist eine der ernsthaftesten Schwierigkeiten die Verschlechterung, wie sie durch heiße Ladungsträger entsteht, mit welcher Schwie rigkeit die Bauelementezuverlässigkeit verbunden ist.In particular, miniaturization bumps with even higher In density at physical limits. For example, one is of the most serious difficulties the deterioration, like it arises from hot charge carriers, with what difficulty component reliability is connected.
Um diese Schwierigkeit zu lindern, wurde ein Verfahren zum Steuern der Ladungen vorgeschlagen, die in einem n-Bereich eingefangen werden, bei dem es sich um den Source- und Drainbereich mit geringer Fremdstoffkonzentration bei einer LDD-Struktur handelt. Eine Invers-T-LDD-Struktur (nachfol gend als ITLDD-Struktur bezeichnet) ist in den US-Patenten 4,907,048 und 4,963,054 offenbart.In order to alleviate this difficulty, a method for Controlling the charges suggested in an n range be captured, which is the source and Drain area with a low concentration of foreign matter at a LDD structure is concerned. An inverse T-LDD structure (hereinafter referred to as ITLDD structure) is in the US patents 4,907,048 and 4,963,054.
Nachfolgend wird die Invers-T-Gate-Struktur in Zusammenhang mit mit dieser verbundenen Schwierigkeiten beschrieben, um den Hintergrund der Erfindung besser verständlich zu machen.Below, the inverse T-gate structure is related described with difficulties associated with this to make the background of the invention more understandable.
Fig. 2 veranschaulicht Herstellschritte für ein ITLDD-Tran sistorbauelement, wie sie in den vorstehend genannten Paten ten vorgeschlagen wurden. Fig. 2 illustrates manufacturing steps for an ITLDD Tran sistorbauelement, as proposed in the above-mentioned patents.
Zunächst wird in einem Schritt gemäß Fig. 2a ein Photore sistmuster PR auf einem Oxidfilm 13 abgeschieden, der eine Polysiliziumschicht 12 abdeckt, die über einem Gateoxidfilm 11 liegt, der seinerseits auf einem p-Halbleitersubstrat 10 ausgebildet ist.First, in a step according to FIG. 2a, a photoresist pattern PR is deposited on an oxide film 13 , which covers a polysilicon layer 12 , which lies over a gate oxide film 11 , which in turn is formed on a p-type semiconductor substrate 10 .
Anschließend wird, wie dies in Fig. 2b dargestellt ist, der Oxidfilm 13 unter Verwendung des Photoresistmusters als Mas ke entfernt, und die Polysiliziumschicht 12 wird teilweise entfernt, um in der Mitte einen Rumpf 12′ zurückzulassen. Dabei wird die Polysiliziumschicht 12 dünner gemacht, um eine Schicht geringer Dicke zurückzulassen. Es folgt ein Entfernen des Photoresistmusters PR.Then, as shown in Fig. 2b, the oxide film 13 is removed using the photoresist pattern as a mask, and the polysilicon layer 12 is partially removed to leave a body 12 'in the middle. The polysilicon layer 12 is made thinner to leave a thin layer. Removal of the photoresist pattern PR follows.
In einem durch Fig. 2c veranschaulichten Schritt wird ein n-Fremdstoff mit geringer Konzentration durch die dünner ge machte Schicht implantiert, um gering dotierte n⁻-Bereiche 14 und 15 zu schaffen.In a step illustrated by FIG. 2c, an n-impurity with a low concentration is implanted through the thinner layer in order to create lightly doped n + regions 14 and 15 .
Anschließend werden in einem durch Fig. 2d veranschaulichten Schritt Seitenabstandshalter 16 zu den beiden Seiten des in der Mitte verbliebenen Rumpfes 12′ durch Abscheiden eines Oxidfilms auf der sich ergebenden Struktur ausgebildet, und es erfolgt ein Rückätzen.Subsequently, in a step illustrated by FIG. 2d, side spacers 16 are formed on the two sides of the fuselage 12 'remaining in the middle by depositing an oxide film on the resulting structure, and etching back takes place.
Wie durch Fig. 2e veranschaulicht, wird die dünner gemachte Polysiliziumschicht, die beim Herstellen des Gates ausgebil det wurde, anschließend durch einen Ätzprozeß entfernt, wo bei die Abstandshalter 16 als Maske verwendet werden, wo durch eine Invers-T-Gate-Struktur verbleibt.As illustrated by FIG. 2e, the thinned polysilicon layer that was formed during the manufacture of the gate is subsequently removed by an etching process, where the spacers 16 are used as a mask, where remains through an inverse T-gate structure.
Abschließend wird, wie durch Fig. 2f veranschaulicht, ein n-Fremdstoff mit hoher Konzentration implantiert, wie durch Pfeile dargestellt, um n⁺-Bereiche 17 und 18 innerhalb der ausgebildeten n⁻-Bereiche 14 und 15 herzustellen, wobei die Seitenabstandshalter 16 als Masken dienen, um einen Ver satz zwischen den n-Fremdstoffbereichen geringer und hoher Konzentration herzustellen. Infolgedessen werden eine Source 14, 17 und ein Drain 15, 18 mit LDD-Struktur erzeugt.Finally, as illustrated by FIG. 2f, a high concentration n-type impurity is implanted as shown by arrows to produce n + regions 17 and 18 within the n + regions 14 and 15 formed , with the side spacers 16 as masks serve to create a offset between the n-foreign matter areas of low and high concentration. As a result, a source 14 , 17 and a drain 15 , 18 with an LDD structure are produced.
Bei einem solchen ITLDD-Halbleiterbauelement ist die Unem pfindlichkeit gegen heiße Ladungsträger verbessert, da der n⁻-Bereich 14, 15 so ausgebildet ist, daß er vom Gate beein flußt wird, wodurch eine durch heiße Ladungsträger hervor gerufene Verschlechterung der Bauelementeigenschaften ver hindert werden kann. In such an ITLDD semiconductor device, the insensitivity to hot charge carriers is improved, since the n⁻ region 14 , 15 is designed in such a way that it is influenced by the gate, as a result of which a deterioration in the component properties caused by hot charge carriers can be prevented .
Jedoch ist mit diesem Herstellprozeß die folgende Schwierig keit verbunden. Nach der Ausbildung der Polysiliziumschicht für das Gate wird diese einem Ätzprozeß unterzogen, um eine inverse T-Form mit dem Gate als Maske zu erzeugen. Zu diesem Zeitpunkt erfolgt kein Entfernen der gesamten Schicht, son dern sie wird nur so geätzt, daß sie dünner ist. Es muß sorgfältig vorgegangen werden, damit die leitende Schicht nicht zu dünn wird. Anders gesagt, ist es sehr schwierig, den Ätzstoppunkt zu überwachen.However, with this manufacturing process, the following is difficult connected. After the formation of the polysilicon layer for the gate, this is subjected to an etching process in order to achieve a to create an inverse T-shape with the gate as a mask. To this At the time there is no removal of the entire layer; because it is only etched so that it is thinner. It must be carefully done so that the conductive layer doesn't get too thin. In other words, it is very difficult monitor the etch stop point.
Fig. 3 veranschaulicht einen anderen Herstellprozeß für ein Transistorbauelement mit inversem T-Gate. Diese Struktur dient dazu, die eben genannte Schwierigkeit hinsichtlich des Ätzstoppunkts zu überwinden; sie ist im US-Patent 5,175,119 offenbart. Fig. 3 illustrates another process of manufacturing a transistor device with an inverse T-gate. This structure serves to overcome the above-mentioned difficulty with regard to the etching stop point; it is disclosed in U.S. Patent 5,175,119.
Das im eben genannten Patent vorgeschlagene Transistorbau element mit inversem T-Gate ist auf einem Halbleitersubstrat 20 ausgebildet, das durch Feldoxidfilme 21 in einen aktiven Bereich und einen Element-Abtrennbereich unterteilt ist. Der aktive Bereich des Halbleitersubstrats 20 wird durch einen Oxidfilm 22 abgedeckt, gefolgt von der Ausbildung einer er sten Polysiliziumschicht 23 über diesem Oxidfilm 22. Auf dem ersten Polysiliziumfilm 23 wird ein Phosphorsilikatglasfilm (nachfolgend als PSG-Film bezeichnet) 24 abgeschieden, der dann so ausgebildet wird, daß er einen Gatebereich an einem vorgegebenen Ort ausbildet. Abstandshalter 25 aus PSG werden an den Seitenwänden des Gates ausgebildet, wie in Fig. 3a dargestellt. Anschließend wird ein p-Fremdstoff in das Halb leitersubstrat 20 implantiert, um einen p-Bereich 31 auszu bilden, bei dem es sich um einen Kanalbereich handelt, der Durchschläge verhindert. In dem in den PSG-Filmen 24 und 25 ausgebildeten Gatebereich wird ein leitendes Material in vergrabener Weise ausgebildet, um eine zweite Polysilizium schicht 26 auszubilden, gefolgt vom Beseitigen aller PSG- Filme.The transistor component with an inverse T gate proposed in the patent just mentioned is formed on a semiconductor substrate 20 which is divided into an active region and an element separation region by field oxide films 21 . The active region of the semiconductor substrate 20 is covered by an oxide film 22 , followed by the formation of a first polysilicon layer 23 over this oxide film 22 . A phosphor silicate glass film (hereinafter referred to as PSG film) 24 is deposited on the first polysilicon film 23 , which film is then formed in such a way that it forms a gate region at a predetermined location. Spacers 25 made of PSG are formed on the side walls of the gate, as shown in Fig. 3a. Then, a p-type impurity is implanted in the semiconductor substrate 20 to form a p-type region 31 , which is a channel region that prevents breakdowns. In the gate region formed in the PSG films 24 and 25 , a conductive material is buried in order to form a second polysilicon layer 26 , followed by removing all PSG films.
Unter Verwendung der zweiten Polysiliziumschicht 26 als Mas ke wird ein n-Fremdstoff mit geringer Konzentration implan tiert, um gering dotierte n-Bereich 28 auszubilden, wie durch Fig. 3b veranschaulicht. Andere Abstandshalter 29 wer den in den Seitenabschnitten der zweiten Polysiliziumschicht ausgebildet, die dann dazu dient, einen Teil der ersten Po lysiliziumschicht 23 zusammen mit den Abstandshaltern 29 zu maskieren, wenn die erste Polysiliziumschicht 23 einem Ätz prozeß unterzogen wird. Außer dem maskierten Teil der ersten Polysiliziumschicht 23 wird diese Schicht beseitigt, wodurch ein inverses T-Gate geschaffen wird, das aus der Polysili ziumschicht 23 und der zweiten Polysiliziumschicht 26 be steht. Ein n-Fremdstoff wird mit hoher Konzentration implan tiert, um Source- und Drainbereiche 30 zu schaffen, wodurch ein ITLDD-Transistor fertiggestellt wird.Using the second polysilicon layer 26 as a mask, an n-impurity with a low concentration is implanted in order to form lightly doped n-region 28 , as illustrated by FIG. 3b. Other spacers 29 who the formed in the side portions of the second polysilicon layer which then serves to part of the first Po lysiliziumschicht 23 together with the spacers 29 to be masked, when the first polysilicon layer 23 to an etching is subjected to the process. In addition to the masked part of the first polysilicon layer 23 , this layer is eliminated, thereby creating an inverse T-gate consisting of the polysilicon layer 23 and the second polysilicon layer 26 . An n-type impurity is implanted at high concentration to create source and drain regions 30 , thereby completing an ITLDD transistor.
Der durch Fig. 3 veranschaulichte Herstellprozeß ist genauer in bezug auf das Herstellen des inversen T-Gates als der durch Fig. 2 veranschaulichte, jedoch ist er sehr kompli ziert. Darüber hinaus wird, nachdem Ionenimplantation ausge führt ist, um bei den vorstehend genannten herkömmlichen Herstellverfahren die Source und den Drain anschließend an die Ausbildung des Gates auszubilden, eine thermische Be handlung durchgeführt, um die injizierten Fremdstoffe zu diffundieren, was zu Querdiffusion führt, wodurch der Fremdstoff unter das Gate diffundiert, was zu Kurzschlußkanaleffekten führt. Die Kurzschlußkanaleffekte beeinflussen Submikrometerbauelemente nachteilig.The manufacturing process illustrated by FIG. 3 is more precise in terms of manufacturing the inverse T-gate than that illustrated by FIG. 2, but it is very complicated. In addition, after ion implantation is performed to form the source and the drain subsequent to the formation of the gate in the above-mentioned conventional manufacturing methods, thermal treatment is performed to diffuse the injected foreign matter, resulting in cross diffusion, thereby causing the Foreign matter diffuses under the gate, which leads to short-circuit channel effects. The short-circuit channel effects adversely affect submicron components.
Derartige Kurzschlußkanaleffekte können nicht nur in einem ITLDD-Transistor entstehen, sondern in allen Transistoren, in denen Source- und Drainbereiche ausgebildet werden. Such short circuit channel effects can not only in one ITLDD transistor emerge, but in all transistors, in which source and drain regions are formed.
Um die vorstehenden Schwierigkeiten zu überwinden, wurden neue Technologien entwickelt, um einen flachen Übergang aus zubilden, zusammen mit Anstrengungen zum Verhindern von Dif fusionen im Source- und Drainbereich durch Verändern des thermischen Prozesses.To overcome the above difficulties new technologies designed to make a smooth transition educate, along with efforts to prevent dif fusions in the source and drain area by changing the thermal process.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Transistors anzugeben, das dazu in der Lage ist, Wirkungen heißer Ladungsträger und einen Kurzschlußka naleffekt zu verhindern, wobei der Transistor jedoch einfach hergestellt werden kann.The invention has for its object a method for Manufacture of a transistor to be able to specify is, effects of hot charge carriers and a short circuit to prevent naleffekt, whereby the transistor however simple can be manufactured.
Das erfindungsgemäße Verfahren ist durch die Lehre des bei gefügten Anspruchs 1 gegeben.The inventive method is based on the teaching of given claim 1 given.
Vorteile der Erfindung werden im weiteren Verlauf der Beschreibung deutlicher.Advantages of the invention will become clearer as the description proceeds.
In den beigefügten Zeichnungen ist folgendes dargestellt:The following is shown in the accompanying drawings:
Fig. 1a bis 1g sind schematische Querschnitte, die ein Aus führungsbeispiel der Erfindung zum Herstellen eines Bauele ments veranschaulichen; Fig. 1a to 1g are schematic cross sections illustrating an exemplary embodiment from the invention for producing a component;
Fig. 2a bis 2f sind schematische Querschnitte, die Prozeß schritte zum Herstellen eines herkömmlichen ITLDD-Gate-Bau elements veranschaulichen; und FIG. 2a to 2f are schematic cross-sections, the process steps for manufacturing a conventional ITLDD gate construction elements illustrate; and
Fig. 3a und 3b sind schematische Querschnitte, die Prozeß schritte für die Herstellung eines anderen herkömmlichen ITLDD-Gate-Bauelements zusammengefaßt veranschaulichen. Fig. 3a and 3b are schematic cross-sections, the process steps for the production of another conventional ITLDD gate device summarized illustrate.
Nachfolgend werden bevorzugte Ausführungsbeispiele unter Be zugnahme auf die beigefügten Zeichnungen beschrieben, wobei gleiche Bezugsziffern gleiche Teile kennzeichnen. Preferred embodiments are described below under Be described with reference to the accompanying drawings, wherein Identical reference numerals designate identical parts.
Fig. 1 veranschaulicht ein erfindungsgemäßes Verfahren zum Herstellen eines LDD-Transistorbauelements. Fig. 1 a method of the invention illustrated for producing a LDD transistor device.
Zunächst wird ein n-Fremdstoff durch Ionenimplantation in ein p-Halbleitersubstrat 1 eingebracht, das durch einen Feldoxidfilm 2 in einen aktiven Bereich und einen Bauele mentabtrennbereich unterteilt ist. Durch die Implantation wird im aktiven Bereich ein n⁻-Bereich erzeugt, wie in Fig. 1a ausgebildet.First, an n-impurity is introduced by ion implantation into a p-type semiconductor substrate 1 , which is divided into an active region and a component separation region by a field oxide film 2 . The implantation creates an n⁻ region in the active region, as shown in FIG. 1a.
Anschließend wird auf dem n⁻-Bereich 3 ein Nitridfilm als erster Isolierfilm ausgebildet, der unter Verwendung einer (nicht dargestellten) Maske für das Gate abgeätzt wird, um einen Teil des Nitridfilms zu entfernen, wodurch ein Bereich für das Gate geschaffen wird, wie durch Fig. 1b veranschau licht.Subsequently, a nitride film is formed on the n + region 3 as the first insulating film, which is etched off using a mask (not shown) for the gate to remove part of the nitride film, thereby creating a region for the gate, as by Fig. 1b illustrates light.
Wie durch Fig. 1c veranschaulicht, wird danach auf der sich ergebenden Struktur ein Oxidfilm als zweiter Isolierfilm ab geschieden, der ein starkes Ätzselektivitätsverhältnis in bezug auf den ersten Isolierfilm aufweist, und er wird dann so rückgeätzt, daß Oxidfilm-Abstandshalter 5 an den Seiten abschnitten des Nitridfilms 4 ausgebildet werden.Thereafter, as illustrated by Fig. 1c, an oxide film is deposited on the resulting structure as a second insulating film having a strong etching selectivity ratio with respect to the first insulating film, and is then etched back so that oxide film spacers 5 cut off on the sides of the nitride film 4 are formed.
Ein durch Fig. 1d veranschaulichter Schritt erfolgt, um einen p-Fremdstoff zu implantieren, um einen p-Bereich 6 als Kanalbereich zu schaffen. Dieser Kanalbereich unterteilt den n⁻-Bereich in zwei Teile, und er dient zum Verhindern von Durchschlägen.A step illustrated by FIG. 1d takes place in order to implant a p foreign substance in order to create a p region 6 as a channel region. This channel area divides the n⁻ area into two parts and serves to prevent breakdowns.
Anschließend werden die Oxidfilm-Abstandshalter 5 entfernt, wie durch Fig. 1e veranschaulicht, gefolgt von einer Ausbil dung eines Gateoxidfilms 7 über dem Gatebereich. Dann wird Polysilizium in der ganzen Höhe abgeschieden, woraufhin so rückgeätzt wird, daß das Polysilizium nur im Ätzbereich des Nitridfilms vorhanden ist, was zu einem Gate 8 auf dem Gate oxidfilm 7 führt.The oxide film spacers 5 are then removed, as illustrated by FIG. 1e, followed by formation of a gate oxide film 7 over the gate region. Then the entire height of the polysilicon is deposited, whereupon it is etched back in such a way that the polysilicon is only present in the etching region of the nitride film, which leads to a gate 8 on the gate oxide film 7 .
Abschließend wird der Nitridfilm 4 gemäß Fig. 1f entfernt, woraufhin ein n-Fremdstoff, wie durch Pfeile gekennzeichnet, mit hoher Konzentration implantiert wird, wobei das Gate als Maske für den Versatz der Bereiche mit hoher n-Dosis dient.Finally, the nitride film 4 is removed according to FIG. 1f, whereupon an n-foreign substance, as indicated by arrows, is implanted with a high concentration, the gate serving as a mask for the offset of the regions with a high n dose.
Infolge der Implantation werden n⁺-Bereiche ausgebildet, die die weit ausgebreiteten n⁻-Bereich 3 zu kleinen Gebieten verkleinern. Der Transistor mit Source und Drain gemäß einer LDD-Struktur mit n⁻- und n⁺-Bereichen, der durch das erfin dungsgemäße Verfahren hergestellt wurde, ist in Fig. 1g dar gestellt.As a result of the implantation, n⁺ regions are formed which reduce the widely spread n⁻ region 3 into small regions. The transistor with source and drain according to an LDD structure with n⁻ and n⁺ regions, which was produced by the method according to the invention, is shown in FIG. 1g.
Das vorstehende Ausführungsbeispiel betrifft ein p-Substrat mit n-dotiertem Source/Drain-Bereich. Jedoch kann ein Tran sistor mit LDD-Bereichen auf erfindungsgemäße Weise auch in einer in einem p-Substrat ausgebildeten n-Wanne mit p⁻- und p⁺-Dotierung im Source/Drain-Bereich oder in einer in einem n-Substrat ausgebildeten p-Wanne mit n⁻- und n⁺-Dotierung im Source/Drain-Bereich hergestellt werden.The above embodiment relates to a p-type substrate with n-doped source / drain region. However, a Tran sistor with LDD areas in the manner according to the invention also in an n-well formed in a p-substrate with p⁻ and p⁺ doping in the source / drain region or in one in one n-substrate formed p-well with n⁻ and n⁺ doping in Source / drain region are produced.
Z. B. wird im Fall der Herstellung eines CMOS-Transistors nach dem Ausbilden einer n-Wanne in einem p-Halbleitersub strat ein n-Bereich (entsprechend der Bezugsziffer 6 in Fig. 1) ausgebildet, der eine Rolle als Kanalbereich und Durch schlagverhinderungsbereich spielt. Außerdem werden in vorge gebenen Abschnitten der n-Wanne auf ähnliche Weise wie beim Transistor des Ausführungsbeispiels LDD-p⁻-Bereiche (3) und p⁺-Bereiche 9 für Source und Drain ausgebildet.For example, in the case of manufacturing a CMOS transistor, after forming an n-well in a p-type semiconductor substrate, an n-type region (corresponding to reference numeral 6 in FIG. 1) is formed, which plays a role as a channel region and a punch-through prevention region. In addition, pre-given sections of the n-well are formed in a similar manner to the transistor of the exemplary embodiment LDD-p⁻ regions ( 3 ) and p⁺ regions 9 for source and drain.
Wie vorstehend beschrieben, wird das Gate folgend auf die Ausbildung eines LDD-Bereichs 3 mit n--Ionen und eines im Kanalbereich ausgebildeten p-Bereichs 6 hergestellt, und da nach werden die Source- und Drainbereiche 9 ausgebildet, so daß, da die Tiefe des Übergangs immer größer ist, ein Kurz schlußkanaleffekt verhindert werden kann, wie er durch Quer diffusion hervorgerufen werden könnte.As described above, the gate is formed following the formation of an LDD region 3 with n - ions and a p-region 6 formed in the channel region, and then the source and drain regions 9 are formed so that since the depth the transition is always larger, a short-circuit channel effect can be prevented, as it could be caused by cross diffusion.
Erfindungsgemäß wird der n⁻-Bereich 3 so ausgebildet, daß er das Gate vollständig überlappt, wodurch die Eigenschaften gegen heiße Ladungsträger verbessert sind. Demgemäß zeigt der erfindungsgemäße Transistor, obwohl das Gate bei der Er findung keine inverse T-Struktur sondern herkömmliche Struk tur aufweist, dieselben Betriebseigenschaften wie ein ITLDD- Gate-Transistor.According to the n⁻ region 3 is formed so that it completely overlaps the gate, whereby the properties against hot charge carriers are improved. Accordingly, the transistor according to the invention shows, although the gate in the invention does not have an inverse T structure but a conventional structure, has the same operating properties as an ITLDD gate transistor.
Daher weist der mit dem erfindungsgemäßen Verfahren herge stellte Transistor keine schlechteren Betriebseigenschaften als ein ITLDD-Gate-Transistor auf, obwohl das Verfahren zum Herstellen der herkömmlichen Gatestruktur viel einfacher ist als die Verfahren zum Herstellen von ITLDD-Gate-Transisto ren.Therefore, the method with the inventive method transistor did not pose worse operating characteristics as an ITLDD gate transistor, although the method for Making the conventional gate structure is much easier than the process for making ITLDD gate transistors ren.
Claims (12)
- - Bereitstellen eines Substrats (1) von erstem Leitungstyp;
- - Implantieren eines Fremdstoffs für den zweiten Leitungstyp mit geringer Konzentration im Substrat, um einen Fremdstoffbe reich (3) geringer Konzentration vom zweiten Leitungstyp auszubilden;
- - Aufbringen eines ersten Isolierfilms (4) und Ätzen dessel ben, um einen vorgegebenen Abschnitt desselben zu entfernen;
- - Ausbilden von Abstandshaltern (5) aus einem zweiten Iso lierfilm an den Seitenwänden des abgeätzten ersten Isolier films;
- - selektives Implantieren eines Fremdstoffs für den ersten Lei tungstyp, um einen Fremdstoffbereich vom ersten Leitungstyp in einem vorgegebenen Abschnitt des Substrats zu schaffen, der eine andere Konzentration als das Substrat aufweist, wo bei der erste Isolierfilm und die Abstandshalter aus dem zweiten Isolierfilm als Maske dienen;
- - Entfernen der Abstandshalter aus dem zweiten Isolierfilm;
- - Ausbilden eines Gate-Isolierfilms (7) in einem Bereich, der sich durch das selektive Entfernen des ersten Isolier films ergibt;
- - Ausbilden eines Gates (8) über dem Gateisolierfilm;
- - Entfernen des ersten Isolierfilms;
- - selektives Implantieren eines Fremdstoffs für zweiten Lei tungstyp mit hoher Dichte im Halbleitersubstrat, um Source- und Drainbereiche (9) hoher Konzentration zu erzeugen, wobei das Gate als Maske dient.
- - Providing a substrate ( 1 ) of the first conductivity type;
- - implanting a foreign substance for the second conductivity type with low concentration in the substrate in order to form a foreign substance region ( 3 ) of low concentration of the second conductivity type;
- - Applying a first insulating film ( 4 ) and etching the same to remove a predetermined portion thereof;
- - Forming spacers ( 5 ) from a second insulating film on the side walls of the etched first insulating film;
- - Selective implantation of a foreign substance for the first line type to create a foreign matter region of the first conductivity type in a predetermined section of the substrate, which has a different concentration than the substrate, where the first insulating film and the spacers from the second insulating film serve as a mask ;
- Removing the spacers from the second insulating film;
- - Forming a gate insulating film ( 7 ) in an area resulting from the selective removal of the first insulating film;
- - forming a gate ( 8 ) over the gate insulating film;
- - removing the first insulating film;
- - Selective implantation of a foreign substance for second line type with high density in the semiconductor substrate in order to produce source and drain regions ( 9 ) of high concentration, the gate serving as a mask.
- - Abscheiden eines Oxidfilms über der gesamten, sich nach dem Ätzen des ersten Isolierfilms (4) ergebenden Struktur; und
- - Anwenden eines Rückätzprozesses auf diesen Oxidfilm.
- - depositing an oxide film over the entire structure resulting after the etching of the first insulating film ( 4 ); and
- - Applying an etch back process on this oxide film.
- - Abscheiden eines Nitridfilms über der sich durch Ätzen des ersten Isolierfilms ergebenden Struktur; und
- - Anwenden eines Rückätzprozesses auf diesen Nitridfilm.
- Depositing a nitride film over the structure resulting from the etching of the first insulating film; and
- - Apply an etch back process to this nitride film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19934341517 DE4341517C2 (en) | 1993-12-06 | 1993-12-06 | Method of manufacturing a transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19934341517 DE4341517C2 (en) | 1993-12-06 | 1993-12-06 | Method of manufacturing a transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4341517A1 DE4341517A1 (en) | 1995-06-08 |
| DE4341517C2 true DE4341517C2 (en) | 1995-12-07 |
Family
ID=6504280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19934341517 Expired - Fee Related DE4341517C2 (en) | 1993-12-06 | 1993-12-06 | Method of manufacturing a transistor |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE4341517C2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19654753C2 (en) * | 1995-12-29 | 2002-10-17 | Lg Semicon Co Ltd | Method of manufacturing a metal oxide FET (MOSFET) |
| DE102005048000A1 (en) * | 2005-10-06 | 2007-04-12 | Austriamicrosystems Ag | Reliable source doping transistor and method of fabrication |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19617166C1 (en) * | 1996-04-29 | 1997-07-24 | Siemens Ag | Lightly-doped-drain metal oxide semiconductor field effect transistor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102103A (en) * | 1987-10-16 | 1989-04-19 | Hayashi Prod Corp | Base mold for constituting walking road panel |
| US4907048A (en) * | 1987-11-23 | 1990-03-06 | Xerox Corporation | Double implanted LDD transistor self-aligned with gate |
-
1993
- 1993-12-06 DE DE19934341517 patent/DE4341517C2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19654753C2 (en) * | 1995-12-29 | 2002-10-17 | Lg Semicon Co Ltd | Method of manufacturing a metal oxide FET (MOSFET) |
| DE102005048000A1 (en) * | 2005-10-06 | 2007-04-12 | Austriamicrosystems Ag | Reliable source doping transistor and method of fabrication |
| US7977197B2 (en) | 2005-10-06 | 2011-07-12 | Austriamicrosystems Ag | Method for fabricating a transistor with reliable source doping |
| DE102005048000B4 (en) * | 2005-10-06 | 2015-03-05 | Austriamicrosystems Ag | Method for producing a transistor with reliable source doping |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4341517A1 (en) | 1995-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4224793C2 (en) | Thin film field effect element and manufacturing method therefor | |
| DE3813665C2 (en) | Semiconductor component with an inverted T-shaped gate structure | |
| DE3932621C2 (en) | Field controlled semiconductor device and method of manufacturing the same | |
| DE4340405C2 (en) | Method for producing a semiconductor device with an insulating separating layer and a well region | |
| DE4126747C2 (en) | ||
| DE3856545T2 (en) | Semiconductor device with insulated gate | |
| DE4213244C2 (en) | Semiconductor device and method for its production | |
| DE19531629C1 (en) | Method of manufacturing an EEPROM semiconductor structure | |
| DE4341516C2 (en) | Method of manufacturing a transistor | |
| DE19611959C2 (en) | Complementary MOS field effect transistor and manufacturing method therefor | |
| DE4229574A1 (en) | FET with good current control even at low gate voltage - comprises principal surface and source and drain zones spaced apart on semiconductor substrate and nitride- and oxide-films on principal surface | |
| DE69418445T2 (en) | MOS device with a drainage-side channel implantation | |
| DE4437068A1 (en) | Thin film transistor for integrated circuits | |
| DE69938381T2 (en) | Preparation of an LDD Structure for Electrostatic Discharge Protection Circuit (ESD) | |
| DE3942648A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SEMICONDUCTOR DEVICE | |
| DE69022346T2 (en) | MOS field effect transistor and manufacturing method. | |
| DE69016840T2 (en) | Process for the production of a lateral bipolar transistor. | |
| DE19517002A1 (en) | Semiconductor field effect transistor for SRAM or DRAM | |
| DE69105621T2 (en) | Manufacturing method of a channel in a MOS semiconductor device. | |
| DE19543389C2 (en) | Method of making a transistor | |
| DE69519016T2 (en) | HIGH VOLTAGE LDD MOSFET WITH INCREASED BREAKTHROUGH VOLTAGE AND MANUFACTURING METHOD | |
| DE69619177T2 (en) | Method for producing a semiconductor device with a graded asymmetrical channel by means of a removable spacer | |
| DE4341517C2 (en) | Method of manufacturing a transistor | |
| DE2752335A1 (en) | METHOD OF MANUFACTURING A BARRIER FIELD EFFECT TRANSISTOR | |
| DE4111519C2 (en) | Semiconductor device and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |