DE4326277A1

DE4326277A1 - Verfahren und Schaltungsanordnung zur Detektion der Bitfehlerrate in einem digitalen optischen Empfänger

Info

Publication number: DE4326277A1
Application number: DE19934326277
Authority: DE
Inventors: Norbert Dipl Ing Kaiser
Original assignee: Alcatel SEL AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1993-08-05
Filing date: 1993-08-05
Publication date: 1995-02-09

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Detektion der Bitfehlerrate in einem digitalen optischen Empfänger, um die Forderung gemäß der CCITT-Empfehlung G. 958, Genf 1990, erfüllen zu können, wonach signalisiert werden soll, wenn der eingehende optische Leistungspegel geringer ist als der Leistungspegel, der eine Bitfehlerrate von 10^-3 verursacht.

Zur Überwachung des optischen Eingangssignals eines Empfängers, ist eine Schaltungsanordnung bekannt, bei der ein Spannungspegel als Meßgröße verwendet wird, vgl. Datenblatt für ML 4621, ML 4622 der Firma Micro Linear, Oktober 1990. Nach opto-elektrischer Wandlung erfolgt eine Verstärkung des Signals in einer Kettenschaltung zweier Verstärker. Die Ausgangsspannung des Verstärkers wird einem Diskriminator zugeführt, mit dem das Unterschreiten einer definierten Spannungsschwelle signalisiert wird.

Weiterhin sind höher integrierte optische Empfänger beschrieben worden, bei denen die Taktrückgewinnung über eine nichtlineare Schaltung und ein extern angeordnetes Bandfilter sehr hoher Güte, ein sogenanntes Surface Acoustic Wave Filter, kurz SAW-filter, and Receiver Integrated Circuits for Optical Broadband Local Network Applications, Tagungsbericht der Eighth Annual European Fibre Optic Communications and Local Area Networks Conference, 27.06.90-29.06.90, Seiten 418-422. Eine technische Realisierungsmöglichkeit ist im Datenblatt der Firma Toshiba Corporation TA 32052F, 1992, angegeben. Obwohl in der dort dargestellten Schaltungsanordnung viele Signale digital verarbeitet werden, dient das Überschreiten einer Spannungsschwelle als Maß für eine bestimmt Bitfehlerrate.

Die Spannungsmessung bedingt, daß mit der Signalamplitude auch der Rauschanteil gemessen wird. Dieser Rauschanteil wird von den Verstärkern verursacht, ist abhängig von deren Anzahl und für jeden Verstärker unterschiedlich groß. Somit wird eine Messung der Bitfehlerrate mit dieser Methode bei festeingestellter Spannungsschwelle ungenau. Verbesserung der Meßgenauigkeit ist nur durch Abgleich des Schwellwertes möglich. Wird in einem optischen Empfänger eine Avalanche-Fotodiode eingesetzt, so wird der Rauschanteil der Amplitude durch das Schrotrauschen der Avalanche-Fotodiode noch vergrößert, so daß bei kleiner Eingangsleistung die Detektion der Amplitude unsicher wird.

Es ist deshalb Aufgabe der Erfindung, ein Verfahren und eine Schaltungsanordnung für die Bestimmung der Bitfehlerrate anzugeben, die die Nachteile einer Spannungsmessung vermeidet. Die Schaltungsanordnung soll integrationsfähig sein und keine externen Bauelemente erfordern. Der Einsatz von Avalanche-Fotodioden soll möglich sein, Abgleichmöglichkeiten sollen entfallen.

Diese Aufgabe wird durch das im Anspruch 1 beschriebene Verfahren und durch die im Anspruch 3 beschriebene Schaltungsanordnung gelöst.

Das Wesen der Erfindung besteht darin, daß die Messung der Bitfehlerrate auf eine Messung der Anzahl von Impulsflanken innerhalb eines definierten Zeitintervalls zurückgeführt wird. Dabei wird ausgenutzt, daß der infolge des Rauschens entstehende Jitter eine Phasenverschiebung der Flanken des Datensignals von der Sollage hervorruft und diese Phasenverschiebung Ursache für auftretende Bitfehler ist.

Die erfindungsgemäße Lösung wird nachstehend an einem Ausführungsbeispiel erläutert. In der dazugehörigen Zeichnung zeigen

Fig. 1 ein Prinzipschaltbild eines digitalen optischen Empfängers,

Fig. 2 eine erfindungsgemäße Schaltungsanordnung,

Fig. 3 eine Schaltungsvariante der Auswerteschaltung in Fig. 2 und

Fig. 4 ein Impulsdiagramm zu der in Fig. 2 dargestellen Schaltungsanordnung.

Gemäß Fig. 1 besteht ein digitaler optischer Empfänger prinzipiell aus einer Fotodiode FD, mindestens einem Verstärker 1, einem Amplitudenentscheider 2, einem Zeitentscheider 3, an dessen Ausgang die Daten D₂ liegen, und einer Schaltung zur Taktrückgewinnung 4, die den regenerierten Takt T_b für die Daten liefert.

Anhand der Fig. 2 und der Fig. 4 wird die Wirkungsweise der Erfindung beschrieben. Bei der Darstellung der Impulsdiagramme in Fig. 4 wurden ohne Einschränkung der Allgemeinheit ideale digitale Schaltkreise vorausgesetzt. Eingangssignal der Detektorschaltung gemäß Fig. 2 sind die Daten D₀, deren Flanken, hervorgerufen durch überlagertes Rauschen vor dem Amplitudenentscheider 2, um eine bestimmte Zeit t_ph gegenüber ihrer Sollage verschoben sein können. Die Schaltung wird von einem ersten Takt T_a getaktet, von dem über eine Verzögerungsschaltung 7 mit einer Verzögerungszeit t_D ein zweiter Takt T_b abgeleitet wird. Beide Takte haben die gleiche Periodendauer t_B. Der erste Takt T_a taktet einen ersten D-Flipflop 5 und der zweite Takt T_b taktet einen zweiten D-Flipflop 6. Am D-Eingang des jeweiligen D-Flipflops 5, 6 liegen die Daten D₀ an. Der zweite Takt T_b ist gleichzeitig Takt des Zeitentscheiders, der hier also als zweiter D-Flipflop 6 realisiert ist, und tastet das Datensignal D₀ im Idealfall in Augenmitte ab, so daß am Ausgang des zweiten D-Flipflops 6 das regenerierte Datensignal D₂ zur Verfügung steht. Die Verknüpfung der Ausgangssignale D1, D2 des ersten D-Flipflops 5 und des zweiten D-Fliplops 6 in einer Exklusiv-Oderschaltung 8 bewirkt, daß am Ausgang D3 der Exklusiv-Oderschaltung 8 immer dann ein im Vergleich zur Verzögerungszeit t_D relativ langer Impuls erscheint, wenn eine Flanke des Datensignals D₀ in das durch den ersten und zweiten Takt T_a, T_b gebildete Zeitfenster der Dauer t_D fällt. Flanken außerhalb des Zeitfensters erzeugen kurze Impulse der Impulsdauer t_D. Das Ausgangssignal D₃ der Exklusiv-Oderschaltung 8 kann direkt zur Auswertung der Anzahl der Flanken im Zeitfenster dienen, wenn diese Anzahl sehr groß ist oder wenn die nachfolgende Auswerteschaltung 11 von den kurzen Impulsen der Zeitdauer t_D nicht getriggert wird. Es ist aber auch, wie in den Fig. 2 und 4 dargestellt, möglich, die Ausgangsimpulsfolge D₃ mit einem dritten D-Flipflop 10 so zu maskieren, daß an dessen Ausgang D₄ ausschließlich die von einer Flanke innerhalb des Zeitfensters herrührenden Impulse erscheinen. Als Takt T_c kann beispielsweise der durch einen Inverter 9 invertierte zweite Takt T_b verwendet werden. Die Anzahl der Impulse pro Zeiteinheit am Ausgang D₄ des dritten D-Flipflops 10 hängt direkt mit der Bitfehlerrate zusammen, falls der Takt T_b synchron mit den Daten D₀ ist.

Fig. 3 zeigt eine Realisierungsmöglichkeit der Auswerteschaltung 11. Danach enthält die Auswerteschaltung 11 ein Monoflop 12, das vorteilhafterweise retriggerbar ist, um die nach Filterung mit einem Tiefpaß 13 durch einen Komparator 14 auszuwertende Amplitude zu vergrößern. Mit Hilfe der Referenzspannung U_ref des Komparators 14 wird die Schwelle für die Bitfehlerrate, die zu einem Alarm A führen soll, sehr genau eingestellt.

In dem zuvor beschriebenen Beispiel ist der zweite Takt T_b gegenüber dem ersten Takt T_a um eine Zeit t_D verzögert. Es ist jedoch möglich, die Lage des Zeitfensters durch veränderte Zuordnung der Takte und die Zeitfensterbreite durch Änderung der Verzögerungszeit t_D zu variieren. Beispielsweise kann der unverzögerte erste Takt zur Abtastung der Daten verwendet werden, dann wird das erste D-Flipflop 5 Zeitentscheider, und die regenerierten Daten entstehen am Ausgang des ersten D-Flipflops 5.

Mit der erfindungsgemäßen Schaltungsanordnung wird die Häufigkeit der in das Zeitfenster fallenden Impulswechsel über eine Mittelwertbildung der Spannungsimpulse D₄ mittels der Auswerteschaltung 11 gemessen, und bei Überschreiten eines definierten Wertes wird ein Alarm ausgelöst. Die Häufigkeit der Impulswechsel ist ein Maß für die Bitfehlerrate. Die zu detektierende Bitfehlerrate kann durch folgende Maßnahmen beeinflußt werden:

- Veränderung der Fensterbreite t_D,
- Verschiebung der Lage des Fensters durch zusätzliche Verzögerung des Taktes des Detektors und des Taktes des Zeitentscheiders,
- Veränderung der Monoflopzeit des Monoflops 12 in der Auswerteschaltung 11 und
- Veränderung der Referenzspannung U_ref des Komparators 14.

Falls der Takt nicht zu den Daten synchron ist und somit die Bitfehlerrate groß ist, dann ist die mittlere Wahrscheinlichkeit W für eine im Zeitfenster detektierte Datenflanke W = · mittlere Wahrscheinlichkeit für eine Datenflanke.

Dieser Zustand wird mit der gleichen Schaltung detektiert, falls W größer ist als die zu detektierende Bitfehlerrate.

Die Schaltungsanordnung ist auch dann anwendbar, wenn das Datensignal D₀ eine Dauer-Eins beziehungsweise eine Dauer-Null ist. Dazu wird das Datensignal D₀ mit einem Flankendetektor, beispielsweise mit einem retriggerbaren Monoflop mit großer Zeitkonstante, überwacht. Das Ausgangssignal des Flankendetektors wird mit dem Ausgangssignal D₄ des dritten D-Flipflop 10 über eine Und-Schaltung verknüpft, an deren Ausgang ein Signal an die Auswerteschaltung 11 bei detektierten Datenflanken oder bei Ausbleiben von Datenflanken, d. h. bei Dauersignalen, abgegeben wird.

Die Schaltungsanordnung ist bei unterschiedlichen Bitraten, beispielsweise 155 Mbit/s oder 622 Mbit/s, anwendbar. Durch Veränderung der Verzögerungszeit t_D ist stets ein gewünschtes Verhältnis erreichbar. Die Schaltungsanordnung ist mit digitalen Schaltkreisen realisierbar und ist problemlos in digitalen optischen Empfängern integrierbar. Das von der CCITT-Empfehlung G. 958 geforderte Signal "Loss of incoming signal" wird von der erfindungsgemäßen Schaltungsanordnung abgegeben bei

- Überschreiten einer Grenze für eine definierte Bitfehlerrate,
- Asynchronismus zwischen Daten und Datentakt (Ausrasten einer PLL),
- Dauer-Einssignal oder Dauer-Nullsignal (Unterbrechung der Übertragung).

Claims

1. Verfahren zur Detektion der Bitfehlerrate in einem digitalen optischen Empfänger, bei dem die Eingangsdaten optisch-elektrisch gewandelt und verstärkt werden, dadurch gekennzeichnet, daß von den sich entsprechenden und um eine bestimmte Zeit (t_D) auseinanderliegenden Flanken eines ersten Takts (T_a) und eines zweiten Takts (T_b) ein Zeitfenster begrenzt wird, daß alle in diesem Zeitfenster auftretenden Flanken des Datensignals detektiert werden und daß die Anzahl der Flanken des Datensignals ein Maß für die Bitfehlerrate der Eingangsdaten ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei Überschreiten eines definierten Wertes der Bitfehlerrate, bei Asynchronismus zwischen Eingangsdaten und Datentakt oder bei Ausbleiben der Eingangsdaten in einem optischen Übertragungssystem ein Alarm ausgelöst wird.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß die als elektrisches Signal vorliegenden Daten (D₀) an den Eingang sowohl einer ersten bistabilen Schaltung (5) als auch einer zweiten bistabilen Schaltung (6) geschaltet sind, daß an dem Takteingang der ersten bistabilen Schaltung (5) und an einer Verzögerungsschaltung (7) ein erster Takt (T_a) liegt, daß der Takteingang der zweiten bistabilen Schaltung (6) mit dem Ausgang der Verzögerungsschaltung (7) verbunden ist und daß jeweils ein Ausgang der ersten bistabilen Schaltung (5) und der zweiten bistabilen Schaltung (6) mit einer logischen Schaltung (8) verbunden ist, an deren Ausgang stets dann ein Signal auftritt, wenn eine Datenflanke innerhalb des von dem ersten (T_a) und zweiten (T_b) Takt begrenzten Zeitfensters fällt.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die erste bistabile Schaltung (5) und die zweite bistabile Schaltung (6) jeweils ein D-Flipflop und die logische Schaltung (8) eine Exclusiv-Oderschaltung ist.

5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der erste Takt (T_a) der Eingangstakt der Schaltungsanordnung und Datentakt ist und von diesem über die Verzögerungsleitung (7) der zweite Takt (T_b) abgeleitet wird und daß die erste bistabile Schaltung (5) als Zeitentscheider dient, an deren Ausgang regenerierte Daten geliefert werden.

6. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der zweite Takt (T_b) Eingangstakt der Schaltungsanordnung und der von diesem über die Verzögerungsleitung (7) abgeleitete erste Takt (T_a) Datentakt ist und daß die zweite bistabile Schaltung (6) als Zeitentscheider dient, an deren Ausgang regenerierte Daten geliefert werden.

7. Schaltungsanordnung nach Anspruch 3 und 4, dadurch gekennzeichnet, daß die als Exklusiv-Oderschaltung ausgeführte logische Schaltung (8) mit einer Auswerteschaltung (11) verbunden ist, die aus einem Monoflop (12) mit nachgeschaltetem Tiefpaß (13) besteht, dessen Ausgang mit dem ersten Eingang eines Komparators (14) verbunden ist, an dessen zweiten Eingang eine Referenzspannung (U_ref) liegt und daß der Ausgang des Komparators (14) Ausgang der Schaltungsanordnung ist.