DE4326277A1 - Verfahren und Schaltungsanordnung zur Detektion der Bitfehlerrate in einem digitalen optischen Empfänger - Google Patents
Verfahren und Schaltungsanordnung zur Detektion der Bitfehlerrate in einem digitalen optischen EmpfängerInfo
- Publication number
- DE4326277A1 DE4326277A1 DE19934326277 DE4326277A DE4326277A1 DE 4326277 A1 DE4326277 A1 DE 4326277A1 DE 19934326277 DE19934326277 DE 19934326277 DE 4326277 A DE4326277 A DE 4326277A DE 4326277 A1 DE4326277 A1 DE 4326277A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- clock
- data
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung
zur Detektion der Bitfehlerrate in einem digitalen optischen
Empfänger, um die Forderung gemäß der CCITT-Empfehlung G. 958, Genf
1990, erfüllen zu können, wonach signalisiert werden soll, wenn der
eingehende optische Leistungspegel geringer ist als der
Leistungspegel, der eine Bitfehlerrate von 10-3 verursacht.
Zur Überwachung des optischen Eingangssignals eines Empfängers, ist
eine Schaltungsanordnung bekannt, bei der ein Spannungspegel als
Meßgröße verwendet wird, vgl. Datenblatt für ML 4621, ML 4622 der
Firma Micro Linear, Oktober 1990. Nach opto-elektrischer Wandlung
erfolgt eine Verstärkung des Signals in einer Kettenschaltung
zweier Verstärker. Die Ausgangsspannung des Verstärkers wird einem
Diskriminator zugeführt, mit dem das Unterschreiten einer
definierten Spannungsschwelle signalisiert wird.
Weiterhin sind höher integrierte optische Empfänger beschrieben
worden, bei denen die Taktrückgewinnung über eine nichtlineare
Schaltung und ein extern angeordnetes Bandfilter sehr hoher Güte,
ein sogenanntes Surface Acoustic Wave Filter, kurz SAW-filter,
and Receiver Integrated Circuits for Optical Broadband Local
Network Applications, Tagungsbericht der Eighth Annual European
Fibre Optic Communications and Local Area Networks Conference,
27.06.90-29.06.90, Seiten 418-422. Eine technische
Realisierungsmöglichkeit ist im Datenblatt der Firma Toshiba
Corporation TA 32052F, 1992, angegeben. Obwohl in der dort
dargestellten Schaltungsanordnung viele Signale digital verarbeitet
werden, dient das Überschreiten einer Spannungsschwelle als Maß für
eine bestimmt Bitfehlerrate.
Die Spannungsmessung bedingt, daß mit der Signalamplitude auch der
Rauschanteil gemessen wird. Dieser Rauschanteil wird von den
Verstärkern verursacht, ist abhängig von deren Anzahl und für jeden
Verstärker unterschiedlich groß. Somit wird eine Messung der
Bitfehlerrate mit dieser Methode bei festeingestellter
Spannungsschwelle ungenau. Verbesserung der Meßgenauigkeit ist nur
durch Abgleich des Schwellwertes möglich. Wird in einem optischen
Empfänger eine Avalanche-Fotodiode eingesetzt, so wird der
Rauschanteil der Amplitude durch das Schrotrauschen der
Avalanche-Fotodiode noch vergrößert, so daß bei kleiner
Eingangsleistung die Detektion der Amplitude unsicher wird.
Es ist deshalb Aufgabe der Erfindung, ein Verfahren und eine
Schaltungsanordnung für die Bestimmung der Bitfehlerrate anzugeben,
die die Nachteile einer Spannungsmessung vermeidet. Die
Schaltungsanordnung soll integrationsfähig sein und keine externen
Bauelemente erfordern. Der Einsatz von Avalanche-Fotodioden soll
möglich sein, Abgleichmöglichkeiten sollen entfallen.
Diese Aufgabe wird durch das im Anspruch 1 beschriebene Verfahren
und durch die im Anspruch 3 beschriebene Schaltungsanordnung gelöst.
Das Wesen der Erfindung besteht darin, daß die Messung der
Bitfehlerrate auf eine Messung der Anzahl von Impulsflanken
innerhalb eines definierten Zeitintervalls zurückgeführt wird.
Dabei wird ausgenutzt, daß der infolge des Rauschens entstehende
Jitter eine Phasenverschiebung der Flanken des Datensignals von der
Sollage hervorruft und diese Phasenverschiebung Ursache für
auftretende Bitfehler ist.
Die erfindungsgemäße Lösung wird nachstehend an einem
Ausführungsbeispiel erläutert. In der dazugehörigen Zeichnung zeigen
Fig. 1 ein Prinzipschaltbild eines digitalen optischen Empfängers,
Fig. 2 eine erfindungsgemäße Schaltungsanordnung,
Fig. 3 eine Schaltungsvariante der Auswerteschaltung in Fig. 2 und
Fig. 4 ein Impulsdiagramm zu der in Fig. 2 dargestellen
Schaltungsanordnung.
Gemäß Fig. 1 besteht ein digitaler optischer Empfänger prinzipiell
aus einer Fotodiode FD, mindestens einem Verstärker 1, einem
Amplitudenentscheider 2, einem Zeitentscheider 3, an dessen Ausgang
die Daten D₂ liegen, und einer Schaltung zur Taktrückgewinnung 4,
die den regenerierten Takt Tb für die Daten liefert.
Anhand der Fig. 2 und der Fig. 4 wird die Wirkungsweise der
Erfindung beschrieben. Bei der Darstellung der Impulsdiagramme in
Fig. 4 wurden ohne Einschränkung der Allgemeinheit ideale digitale
Schaltkreise vorausgesetzt. Eingangssignal der Detektorschaltung
gemäß Fig. 2 sind die Daten D₀, deren Flanken, hervorgerufen
durch überlagertes Rauschen vor dem Amplitudenentscheider 2, um
eine bestimmte Zeit tph gegenüber ihrer Sollage verschoben sein
können. Die Schaltung wird von einem ersten Takt Ta getaktet, von
dem über eine Verzögerungsschaltung 7 mit einer Verzögerungszeit
tD ein zweiter Takt Tb abgeleitet wird. Beide Takte haben die
gleiche Periodendauer tB. Der erste Takt Ta taktet einen ersten
D-Flipflop 5 und der zweite Takt Tb taktet einen zweiten
D-Flipflop 6. Am D-Eingang des jeweiligen D-Flipflops 5, 6 liegen
die Daten D₀ an. Der zweite Takt Tb ist gleichzeitig Takt des
Zeitentscheiders, der hier also als zweiter D-Flipflop 6 realisiert
ist, und tastet das Datensignal D₀ im Idealfall in Augenmitte ab,
so daß am Ausgang des zweiten D-Flipflops 6 das regenerierte
Datensignal D₂ zur Verfügung steht. Die Verknüpfung der
Ausgangssignale D1, D2 des ersten D-Flipflops 5 und des zweiten
D-Fliplops 6 in einer Exklusiv-Oderschaltung 8 bewirkt, daß am
Ausgang D3 der Exklusiv-Oderschaltung 8 immer dann ein im Vergleich
zur Verzögerungszeit tD relativ langer Impuls erscheint, wenn
eine Flanke des Datensignals D₀ in das durch den ersten und
zweiten Takt Ta, Tb gebildete Zeitfenster der Dauer tD fällt.
Flanken außerhalb des Zeitfensters erzeugen kurze Impulse der
Impulsdauer tD. Das Ausgangssignal D₃ der
Exklusiv-Oderschaltung 8 kann direkt zur Auswertung der Anzahl der
Flanken im Zeitfenster dienen, wenn diese Anzahl sehr groß ist oder
wenn die nachfolgende Auswerteschaltung 11 von den kurzen Impulsen
der Zeitdauer tD nicht getriggert wird. Es ist aber auch, wie in
den Fig. 2 und 4 dargestellt, möglich, die Ausgangsimpulsfolge
D₃ mit einem dritten D-Flipflop 10 so zu maskieren, daß an dessen
Ausgang D₄ ausschließlich die von einer Flanke innerhalb des
Zeitfensters herrührenden Impulse erscheinen. Als Takt Tc kann
beispielsweise der durch einen Inverter 9 invertierte zweite Takt
Tb verwendet werden. Die Anzahl der Impulse pro Zeiteinheit am
Ausgang D₄ des dritten D-Flipflops 10 hängt direkt mit der
Bitfehlerrate zusammen, falls der Takt Tb synchron mit den Daten
D₀ ist.
Fig. 3 zeigt eine Realisierungsmöglichkeit der Auswerteschaltung
11. Danach enthält die Auswerteschaltung 11 ein Monoflop 12, das
vorteilhafterweise retriggerbar ist, um die nach Filterung mit
einem Tiefpaß 13 durch einen Komparator 14 auszuwertende Amplitude
zu vergrößern. Mit Hilfe der Referenzspannung Uref des
Komparators 14 wird die Schwelle für die Bitfehlerrate, die zu
einem Alarm A führen soll, sehr genau eingestellt.
In dem zuvor beschriebenen Beispiel ist der zweite Takt Tb
gegenüber dem ersten Takt Ta um eine Zeit tD verzögert. Es ist
jedoch möglich, die Lage des Zeitfensters durch veränderte
Zuordnung der Takte und die Zeitfensterbreite durch Änderung der
Verzögerungszeit tD zu variieren. Beispielsweise kann der
unverzögerte erste Takt zur Abtastung der Daten verwendet werden,
dann wird das erste D-Flipflop 5 Zeitentscheider, und die
regenerierten Daten entstehen am Ausgang des ersten D-Flipflops 5.
Mit der erfindungsgemäßen Schaltungsanordnung wird die Häufigkeit
der in das Zeitfenster fallenden Impulswechsel über eine
Mittelwertbildung der Spannungsimpulse D₄ mittels der
Auswerteschaltung 11 gemessen, und bei Überschreiten eines
definierten Wertes wird ein Alarm ausgelöst. Die Häufigkeit der
Impulswechsel ist ein Maß für die Bitfehlerrate. Die zu
detektierende Bitfehlerrate kann durch folgende Maßnahmen
beeinflußt werden:
- - Veränderung der Fensterbreite tD,
- - Verschiebung der Lage des Fensters durch zusätzliche Verzögerung des Taktes des Detektors und des Taktes des Zeitentscheiders,
- - Veränderung der Monoflopzeit des Monoflops 12 in der Auswerteschaltung 11 und
- - Veränderung der Referenzspannung Uref des Komparators 14.
Falls der Takt nicht zu den Daten synchron ist und somit die
Bitfehlerrate groß ist, dann ist die mittlere Wahrscheinlichkeit W
für eine im Zeitfenster detektierte Datenflanke
W = · mittlere Wahrscheinlichkeit für eine Datenflanke.
Dieser Zustand wird mit der gleichen Schaltung detektiert, falls W
größer ist als die zu detektierende Bitfehlerrate.
Die Schaltungsanordnung ist auch dann anwendbar, wenn das
Datensignal D₀ eine Dauer-Eins beziehungsweise eine Dauer-Null
ist. Dazu wird das Datensignal D₀ mit einem Flankendetektor,
beispielsweise mit einem retriggerbaren Monoflop mit großer
Zeitkonstante, überwacht. Das Ausgangssignal des Flankendetektors
wird mit dem Ausgangssignal D₄ des dritten D-Flipflop 10 über
eine Und-Schaltung verknüpft, an deren Ausgang ein Signal an die
Auswerteschaltung 11 bei detektierten Datenflanken oder bei
Ausbleiben von Datenflanken, d. h. bei Dauersignalen, abgegeben wird.
Die Schaltungsanordnung ist bei unterschiedlichen Bitraten,
beispielsweise 155 Mbit/s oder 622 Mbit/s, anwendbar. Durch
Veränderung der Verzögerungszeit tD ist stets ein gewünschtes
Verhältnis erreichbar. Die Schaltungsanordnung ist mit
digitalen Schaltkreisen realisierbar und ist problemlos in
digitalen optischen Empfängern integrierbar. Das von der
CCITT-Empfehlung G. 958 geforderte Signal "Loss of incoming signal"
wird von der erfindungsgemäßen Schaltungsanordnung abgegeben bei
- - Überschreiten einer Grenze für eine definierte Bitfehlerrate,
- - Asynchronismus zwischen Daten und Datentakt (Ausrasten einer PLL),
- - Dauer-Einssignal oder Dauer-Nullsignal (Unterbrechung der Übertragung).
Claims (7)
1. Verfahren zur Detektion der Bitfehlerrate in einem digitalen
optischen Empfänger, bei dem die Eingangsdaten optisch-elektrisch
gewandelt und verstärkt werden,
dadurch gekennzeichnet, daß von den sich
entsprechenden und um eine bestimmte Zeit (tD)
auseinanderliegenden Flanken eines ersten Takts (Ta) und eines
zweiten Takts (Tb) ein Zeitfenster begrenzt wird, daß alle in
diesem Zeitfenster auftretenden Flanken des Datensignals detektiert
werden und daß die Anzahl der Flanken des Datensignals ein Maß für
die Bitfehlerrate der Eingangsdaten ist.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß bei Überschreiten eines definierten
Wertes der Bitfehlerrate, bei Asynchronismus zwischen Eingangsdaten
und Datentakt oder bei Ausbleiben der Eingangsdaten in einem
optischen Übertragungssystem ein Alarm ausgelöst wird.
3. Schaltungsanordnung zur Durchführung des Verfahrens nach
Anspruch 1,
dadurch gekennzeichnet, daß die als elektrisches Signal
vorliegenden Daten (D₀) an den Eingang sowohl einer ersten
bistabilen Schaltung (5) als auch einer zweiten bistabilen
Schaltung (6) geschaltet sind, daß an dem Takteingang der ersten
bistabilen Schaltung (5) und an einer Verzögerungsschaltung (7) ein
erster Takt (Ta) liegt, daß der Takteingang der zweiten
bistabilen Schaltung (6) mit dem Ausgang der Verzögerungsschaltung
(7) verbunden ist und daß jeweils ein Ausgang der ersten bistabilen
Schaltung (5) und der zweiten bistabilen Schaltung (6) mit einer
logischen Schaltung (8) verbunden ist, an deren Ausgang stets dann
ein Signal auftritt, wenn eine Datenflanke innerhalb des von dem
ersten (Ta) und zweiten (Tb) Takt begrenzten Zeitfensters fällt.
4. Schaltungsanordnung nach Anspruch 3,
dadurch gekennzeichnet, daß die erste bistabile Schaltung (5) und
die zweite bistabile Schaltung (6) jeweils ein D-Flipflop und die
logische Schaltung (8) eine Exclusiv-Oderschaltung ist.
5. Schaltungsanordnung nach Anspruch 3,
dadurch gekennzeichnet, daß der erste Takt (Ta) der Eingangstakt
der Schaltungsanordnung und Datentakt ist und von diesem über die
Verzögerungsleitung (7) der zweite Takt (Tb) abgeleitet wird und
daß die erste bistabile Schaltung (5) als Zeitentscheider dient, an
deren Ausgang regenerierte Daten geliefert werden.
6. Schaltungsanordnung nach Anspruch 3,
dadurch gekennzeichnet, daß der zweite Takt (Tb) Eingangstakt der
Schaltungsanordnung und der von diesem über die Verzögerungsleitung
(7) abgeleitete erste Takt (Ta) Datentakt ist und daß die zweite
bistabile Schaltung (6) als Zeitentscheider dient, an deren Ausgang
regenerierte Daten geliefert werden.
7. Schaltungsanordnung nach Anspruch 3 und 4,
dadurch gekennzeichnet, daß die als Exklusiv-Oderschaltung
ausgeführte logische Schaltung (8) mit einer Auswerteschaltung (11)
verbunden ist, die aus einem Monoflop (12) mit nachgeschaltetem
Tiefpaß (13) besteht, dessen Ausgang mit dem ersten Eingang eines
Komparators (14) verbunden ist, an dessen zweiten Eingang eine
Referenzspannung (Uref) liegt und daß der Ausgang des Komparators
(14) Ausgang der Schaltungsanordnung ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19934326277 DE4326277A1 (de) | 1993-08-05 | 1993-08-05 | Verfahren und Schaltungsanordnung zur Detektion der Bitfehlerrate in einem digitalen optischen Empfänger |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19934326277 DE4326277A1 (de) | 1993-08-05 | 1993-08-05 | Verfahren und Schaltungsanordnung zur Detektion der Bitfehlerrate in einem digitalen optischen Empfänger |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4326277A1 true DE4326277A1 (de) | 1995-02-09 |
Family
ID=6494508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19934326277 Withdrawn DE4326277A1 (de) | 1993-08-05 | 1993-08-05 | Verfahren und Schaltungsanordnung zur Detektion der Bitfehlerrate in einem digitalen optischen Empfänger |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4326277A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19828971A1 (de) * | 1998-06-29 | 2000-01-05 | Siemens Ag | Verfahren zur Überwachung der Signalqualität in optischen Netzen |
DE102008062340A1 (de) | 2008-12-15 | 2010-06-17 | GM Global Technology Operations, Inc., Detroit | Adaptives Fahrwerk |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3706854A (en) * | 1971-01-14 | 1972-12-19 | Us Navy | Performance monitor unit for frequency multiplexed hf modems |
JPS5558650A (en) * | 1978-10-27 | 1980-05-01 | Fujitsu Ltd | Error rate monitor unit |
JPS5558649A (en) * | 1978-10-26 | 1980-05-01 | Fujitsu Ltd | Error rate monitor unit |
US4385383A (en) * | 1981-04-14 | 1983-05-24 | Gte Automatic Electric Laboratories, Inc. | Error rate detector |
DE3147555A1 (de) * | 1981-12-01 | 1983-06-09 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur ueberwachung einer optischen uebertragungsstrecke |
DE3200786A1 (de) * | 1982-01-13 | 1983-07-21 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zur digitalen signalerkennung |
DE2951758C2 (de) * | 1979-12-21 | 1984-04-19 | Brown, Boveri & Cie Ag, 6800 Mannheim | Datenübertragungsverfahren |
JPS5974756A (ja) * | 1982-10-21 | 1984-04-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 信号品質監視装置 |
EP0144979A2 (de) * | 1983-12-07 | 1985-06-19 | Siemens Aktiengesellschaft | Verfahren zur Messung von Bitfehlerraten bei binären Digitalsignalen |
DE3012400C2 (de) * | 1980-03-29 | 1986-03-06 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur Überwachung der Bitfehlerrate |
JPS62116045A (ja) * | 1985-11-15 | 1987-05-27 | Fujitsu Ltd | 回線品質監視回路 |
FR2616245A1 (fr) * | 1987-06-03 | 1988-12-09 | Aubin Guy | Detecteur de parite pour signaux binaires multiplexes |
DE3807566C2 (de) * | 1988-03-08 | 1990-08-16 | Nixdorf Computer Ag, 4790 Paderborn, De | |
DE4014796A1 (de) * | 1990-05-09 | 1991-11-14 | Rheydt Kabelwerk Ag | Verfahren zur linearisierung der uebertragungsfunktion |
DE3705499C2 (de) * | 1987-02-20 | 1992-02-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
SU1725368A1 (ru) * | 1988-11-23 | 1992-04-07 | Научно-Исследовательский Институт Телемеханических Устройств | Демодул тор оптических сигналов |
-
1993
- 1993-08-05 DE DE19934326277 patent/DE4326277A1/de not_active Withdrawn
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3706854A (en) * | 1971-01-14 | 1972-12-19 | Us Navy | Performance monitor unit for frequency multiplexed hf modems |
JPS5558649A (en) * | 1978-10-26 | 1980-05-01 | Fujitsu Ltd | Error rate monitor unit |
JPS5558650A (en) * | 1978-10-27 | 1980-05-01 | Fujitsu Ltd | Error rate monitor unit |
DE2951758C2 (de) * | 1979-12-21 | 1984-04-19 | Brown, Boveri & Cie Ag, 6800 Mannheim | Datenübertragungsverfahren |
DE3012400C2 (de) * | 1980-03-29 | 1986-03-06 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur Überwachung der Bitfehlerrate |
US4385383A (en) * | 1981-04-14 | 1983-05-24 | Gte Automatic Electric Laboratories, Inc. | Error rate detector |
DE3147555A1 (de) * | 1981-12-01 | 1983-06-09 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur ueberwachung einer optischen uebertragungsstrecke |
DE3200786A1 (de) * | 1982-01-13 | 1983-07-21 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zur digitalen signalerkennung |
JPS5974756A (ja) * | 1982-10-21 | 1984-04-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 信号品質監視装置 |
EP0144979A2 (de) * | 1983-12-07 | 1985-06-19 | Siemens Aktiengesellschaft | Verfahren zur Messung von Bitfehlerraten bei binären Digitalsignalen |
JPS62116045A (ja) * | 1985-11-15 | 1987-05-27 | Fujitsu Ltd | 回線品質監視回路 |
DE3705499C2 (de) * | 1987-02-20 | 1992-02-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
FR2616245A1 (fr) * | 1987-06-03 | 1988-12-09 | Aubin Guy | Detecteur de parite pour signaux binaires multiplexes |
DE3807566C2 (de) * | 1988-03-08 | 1990-08-16 | Nixdorf Computer Ag, 4790 Paderborn, De | |
SU1725368A1 (ru) * | 1988-11-23 | 1992-04-07 | Научно-Исследовательский Институт Телемеханических Устройств | Демодул тор оптических сигналов |
DE4014796A1 (de) * | 1990-05-09 | 1991-11-14 | Rheydt Kabelwerk Ag | Verfahren zur linearisierung der uebertragungsfunktion |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19828971A1 (de) * | 1998-06-29 | 2000-01-05 | Siemens Ag | Verfahren zur Überwachung der Signalqualität in optischen Netzen |
US6701086B1 (en) | 1998-06-29 | 2004-03-02 | Siemens Aktiengesellschaft | Method for monitoring the signal quality in optical networks |
DE102008062340A1 (de) | 2008-12-15 | 2010-06-17 | GM Global Technology Operations, Inc., Detroit | Adaptives Fahrwerk |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68916053T2 (de) | Binärdaten-Regenerator mit adaptivem Schwellwertpegel. | |
DE2643692C2 (de) | Vorrichtung und Verfahren zur schnelleren Zeitbasisfehler-Korrektur | |
DE68911584T2 (de) | Digitaler Signalregenerator. | |
EP1330066A2 (de) | Entzerrerschaltung für digital übertragene Signale | |
DE102013218075A1 (de) | Vorrichtung und Messverfahren zur Ermittlung der internen Verzögerungszeit einer CAN-Busanschlusseinheit | |
EP0115327B1 (de) | CMI-Decoder | |
DE69929881T2 (de) | Verfahren und gerät zum automatisierten zeitdomänenüberwachen in optischen netzen | |
EP0363513B1 (de) | Verfahren und Schaltungsanordnung zum Empfang eines binären Digitalsignals | |
DE3883307T2 (de) | Instrument zum Messen von Phasenjitter von analogen Signalen. | |
DE2720401C3 (de) | Datenempfänger mit einem Synchronisierfolge-Detektionskreis | |
DE19904252A1 (de) | Methode zur Detektion von Verzerrungen sowie Empfänger für verzerrte optische Signale | |
DE10241848B4 (de) | Verfahren zur Erfassung von optischen oder elektrischen Signalfolgen und Augenmonitor zur Durchführung des Verfahrens | |
EP0963069B1 (de) | Desynchronisiereinrichtung für ein synchrones digitales Nachrichtenübertragungssystem | |
DE69317200T2 (de) | Datenverarbeitungsschaltung | |
DE2855082A1 (de) | Uebertragungssystem fuer digitale signale | |
DE4326277A1 (de) | Verfahren und Schaltungsanordnung zur Detektion der Bitfehlerrate in einem digitalen optischen Empfänger | |
EP0738057A2 (de) | Verfahren und Anordnung zur Bitsynchronisation | |
DE3217228C2 (de) | ||
DE102019121506A1 (de) | Filter und Verfahren zum Verarbeiten eines Eingangssignals | |
EP0025477B1 (de) | Verfahren und Anordnung zur Messung des Jitters von Taktsignalen in digitalen Übertragungssystemen | |
DE4212751C2 (de) | Verfahren und Schaltungsanordnung zur Messung der elektromagnetischen Verträglichkeit digitaler Baugruppen | |
DE2359716A1 (de) | Verfahren zum unterscheiden der buendelfehler vom ausfall der synchronisation zwischen sender und empfaenger von bitfehlermesseinrichtungen und schaltungsanordnung zur durchfuehrung des verfahrens | |
DE102008004819B4 (de) | Schaltung und Verfahren zur Detektion von Netzknotenalterung in Kommunikationsnetzen | |
DE2632165A1 (de) | Schaltungsanordnung zum regeln der folgefrequenz von taktimpulsen | |
EP0731584A2 (de) | Verfahren zum Übertragen von digitalen Nutzdaten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8141 | Disposal/no request for examination |