DE3705499C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Darstellung der durch Jitter bewirkten Bitfehlerhäufigkeit bei einem übertragenen digitalen Datensignal.

Bei der digitalen Übertragung von Daten, insbesondere über eine Funkstrecke, besteht der Wunsch, die Qualität der Übertragungsstrecke in Form der auftretenden Bitfehler anzugeben. Die Angabe der Häufigkeit der Fehler ist aber im Normalfall, d.h. ohne die Verwendung von fehlerkorrigierenden Codes (z.B. ARQ, FEC), nicht möglich, da die Daten unbekannt sind. Somit ist eine direkte Messung der Datenfehler nicht möglich.

Die Fehler der empfangenen Daten werden durch Störungen auf der Übertragungsstrecke verursacht. Solche Störungen sind z.B. Phasenverschiebungen des empfangenen Datensignals gegenüber einem empfangsseitig abgeleiteten Datentakt. Diese Störungen werden als Jitter bezeichnet.

Bei einem bekannten Datenübertragungsgerät (FM 1000, 15000 der Firma Siemens) wird die Größe der Augenöffnung des empfangenen Datensignals bewertet. Die Größe dieser Augenöffnung hängt von der Stärke des Jitters dieses Signals ab. Das empfangene Datensignal wird mit einer oder mehreren Vergleichsschwellen abgetastet, und die Häufigkeit der Überschreitung dieser Schwellen gemessen.

Aus der DE 29 51 758 C2 ist ein Datenübertragungsverfahren bekannt, bei dem die pulsdauermodulierte Nachricht aus einer Folge von Lang- und Kurzschritten besteht. Beide Schrittlängen können innerhalb eines zugelassenen Bereiches schwanken. Die Fehlererkennung erfolgt nun derart, daß ein einstellbares Zeitglied in Abhängigkeit von jedem Flankenwechsel gesteuert wird. Beginnend mit dem Flankenwechsel ergeben sich auf der Zeitachse erlaubte und verbotene Zeitbereiche. Fällt nun der nächste Flankenwechsel in einen verbotenen Bereich, so wird auf Fehler erkannt.

Aus der EP 00 10 344 B1 ist ein Detektor für ein digitales Signal bekannt, bei dem in einer Fenstererzeugungseinrichtung während jedes Bit-Intervalls eine Mehrzahl von Fensterintervallen erzeugt wird, und bei dem Übergangsimpulssignale auf Grund von Änderungen im logischen Zustand aufeinanderfolgender Bits des Digitalsignals während der Fensterintervalle aufsummiert werden.

In der Firmendruckschrift von AEG-Telefunken "Betriebshandbuch Geatrans 2100", Januar 75, ist eine Fensterüberwachung beschrieben durch die die Übertragungssicherheit gesteigert wird. Jeder Telegrammschritt wird in seiner Mitte darauf überwacht, daß während des Fensters kein Informationswechsel auftritt. Die Zeitdauer des Fensters ist wahlweise auf 25% oder 50% der Telegrammschrittlänge programmierbar.

In dem Gesamtkatalog von Wandel und Goltermann "Elektronische Präzisionsmeßgeräte", Ausgabe 81, ist auf Seite 483 und folgende ein PCM-Jittermeßgerät beschrieben. Zur Überwachung von Phasensprüngen enthält das Gerät eine über ein Potentiometer kontinuierlich einstellbare Schwelle. Das für den Phasenvergleich benötigte jitterfreie Referenzsignal wird aus dem Eingangssignal mit Hilfe eines träge nachgezogenen Phasenregelkreises abgeleitet. Bei jeder Überschreitung der Schwelle durch den demodulierten Jitter wird ein der Dauer der Überschreitung entsprechendes Signal abgegeben. Weitere Auswertungen sind mit Hilfe eines externen Zählers möglich.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, durch das die Häufigkeit der Bitfehler eines empfangenen digitalen Datensignals ohne Vorgabe eines Schwellenwertkriteriums angebbar ist.

Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Das erfindungsgemäße Verfahren bietet den Vorteil, daß durch Variation der Dauer des Fensters die Empfindlichkeit einstell­ bar ist. Durch ein kleineres bzw. größeres Fenster wird ein Jitter mit einer größeren bzw. kleineren Anzahl von Jitter­ impulsen bewertet.

Die Anzahl der Jitterimpulse ist der Qualität bzw. Güte der Übertragungsstrecke umgekehrt proportional.

Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispieles erläutert. Dabei zeigen

Fig. 1 das empfangene digitale Datensignal und daraus abgelei­ tete Pulse,

Fig. 2 die erfindungsgemäße Schaltung zur Ermittlung der Jitter­ impulse, und

Fig. 3 die erfindungsgemäße Schaltung zur Auswertung der Jitter­ impulse.

In Fig. 1 ist ein empfangenes, sendeseitig digital abgegebenes Datensignal S dargestellt. Mit einer durchgezogenen Linie ist ein ungestörtes Datensignal S 1 eingezeichnet. Durch eine über­ lagerte Störung wird dieses Datensignal S 1 in der Amplitude abwechselnd nach oben und nach unten verschoben. Diese beiden Signalverläufe sind als gestörte Datensignale S 2, S 3 mit unter­ brochenen Linien gezeichnet.

Allen Datensignalen S 1-S 3 liegt die gleiche sendeseitig abge­ gebene Bitfolge zugrunde. Vorausgesetzt wurde hierbei ein Über­ tragungskanal, der das empfangene Datensignal derart formt, daß die Datennulldurchgänge in äquidistanten Abständen erfolgen.

Als Datennulldurchgang wird hierbei der Durchgang eines der Datensignale S 1-S 3 durch einen Schwellwert 21 bezeichnet. Dieser Schwellwert 21 liegt vorzugsweise in der Mitte zwischen den Extremwerten des ungestörten Datensignals S 1 bzw. dem Maximalwert des gestörten Datensignals S 2 und dem Minimal­ wert des gestörten Datensignals S 3.

Eine Störung bewirkt durch die Verschiebung der Amplitude des Datensignals S 1 auch eine Phasenverschiebung der Nulldurch­ gänge der gestörten Datensignale S 2, S 3. Dies wird als Jitter bezeichnet.

Aus diesen Nulldurchgängen des Datensignals S wird beispiels­ weise mit einer PLL-Schaltung mit möglichst geringer Loop-Band­ breite ein Datentakt 4 jitterfrei gewonnen. Diese Schaltung ist für die Erfindung von untergeordneter Bedeutung und daher nicht dargestellt.

Aus diesem Datentakt 4 wird durch eine Phasenverschiebung um 90° ein Referenztakt 5 gewonnen. Die Phase des Referenztaktes 5 wird beispielsweise derart gelegt, daß der Nulldurchgang des jitterfreien Datensignals S 1 in einem Zeitbereich liegt, in dem der Referenztakt 5 eine logische "0" einnimmt.

Auf die weiter dargestellten Pulse wird später anhand von Fig. 2 eingegangen.

In Fig. 2 ist ein Verzögerungs-Flip-Flop 6 dargestellt, an dessen Eingang D der Referenztakt 5, und an dessen Takteingang über einen Komparator 7 das Datensignal S anliegen. Das D-Flip-Flop 6 wird durch negative Flanken getriggert.

Ein Ausgang Q des Verzögerungs-Flip-Flops 6 ist mit dem einen Eingang eines UND-Gatters 8 verbunden, an dessen anderen Ein­ gang ebenfalls der Referenztakt 5 anliegt. Von diesem UND-Gat­ ter 8 wird ein Jitterimpuls P abgegeben.

Im folgenden wird die Wirkungsweise der in Fig. 2 dargestell­ ten Schaltungsanordnung auch unter Bezugnahme auf Fig. 1 erläu­ tert.

Mit Hilfe des Komparators 7 wird aus dem sinus-ähnlichen Da­ tensignal S ein binärer Puls gewonnen. Der Puls 11 (siehe Fig. 1) entspricht hierbei dem ungestörten Datensignal S 1, während die Pulse 12, 13 den gestörten Datensignalen S 2, S 3 entsprechen. Die abfallenden Flanken dieser Datensignale S 1-S 3 sind mit S 10, S 20 und S 30 gekennzeichnet.

Die Schwelle des Komparators 7, bei der dieser seinen binären Ausgangspegel wechselt, wurde in die Mitte zwischen die Extrem­ malwerte des Datensignals S gelegt. Die hierzu benötigte Schal­ tung ist für die Erfindung von untergeordneter Bedeutung und nicht dargestellt.

Durch die logische "0" des am Dateneingang D des Verzögerungs- Flip-Flops 6 anliegenden Referenztaktes 5 ist ein sogenanntes Fenster vorgegeben. Die Dauer dieses Fensters ist bei dem Refe­ renztakt 5 mit T 1 bezeichnet.

Fällt in einem Fall die abfallende Flanke des Datensignals S, (siehe Puls 11, bzw. Flanke S 10 in Fig. 1), bzw. des ungestör­ ten Datensignals S 1 in die Dauer T 1 des Fensters des Referenz­ taktes 5, so wird vom Ausgang Q des D-Flip-Flops 6 eine logi­ sche "0" abgegeben. Diese logische "0" wird auch weiter über das UND-Gatter 8 als binärer Wert abgegeben. Das heißt, es wird kein Jitterimpuls abgegeben.

Fällt im anderen Fall die abfallende Flanke des Datensignals S (siehe Puls 12 oder 13, bzw. Flanke S 20 oder S 30 in Fig. 1), bzw. der gestörten Datensignale S 2, S 3 nicht in die Dauer T 1 des Fensters des Referenztaktes 5, so wird vom Ausgang Q des D-Flip-Flops 6 eine logische "1" abgegeben. Dies geschieht, da zum nicht näher bezeichneten Zeitpunkt der Flanke S 20 oder S 30 der Referenztakt 5 eine logische "1" einnimmt.

Vom UND-Gatter 8 wird eine logische "1" abgegeben, und zwar so lange, bis der Referenztakt 5 wieder eine logische "0" einnimmt. Das heißt, in diesem Fall wird ein Jitterimpuls P abgegeben.

Wie in Fig. 1 weiter dargestellt ist, kann die Dauer des Fen­ sters des Referenztaktes 5 variiert werden. Die Dauer T 2 des Fensters, d.h. des logischen "0"-Pegels eines zweiten Referenz­ taktes 9 ist kürzer, und die Dauer T 3 des Fensters, d.h. des logischen "0"-Pegels eines dritten Referenztaktes 10 ist län­ ger als die Dauer T 1 des Fensters des Referenztaktes 5.

In Fig. 3 ist eine Schaltungsanordnung zur Auswertung der Jitter­ impulse P dargestellt.

Die Jitterimpulse P liegen an einem Eingang eines UND-Gatters 15 an, dessen Ausgang mit einem Zähleingang eines Zählers 14 verbunden ist. In diesen Zähler 14 werden die Jitterimpulse P aufsummiert.

Der aus Fig. 1 bekannte Datentakt 4 liegt an einem Zähleingang eines weiteren Zählers 16 an. Dieser Zähler 16 summiert die Impulse des Datentaktes 4 auf. Nach einer vorbestimmten Anzahl von Zählimpulsen gibt der weitere Zähler 16 von einem Ausgang A eine logische "0" ab. Durch die Anzahl dieser Zählimpulse ist die Meßdauer vorgegeben, während der die Jitterimpulse P auf­ summiert werden.

Ein weiterer Eingang des UND-Gatters 15 ist mit dem Ausgang A des weiteren Zählers 16 verbunden, so daß während dieser Meß­ dauer, während der vom Ausgang A des weiteren Zählers 16 eine logische "1" abgegeben wird, die Jitterimpulse P vom UND-Gatter 15 weitergegeben werden.

Der Ausgang A des weiteren Zählers 16 ist mit einem Übernahme­ eingang eines Registers 18, und über ein Monoflop 17 mit Reset- Eingängen der Zähler 14 und 16 verbunden. Durch den Übergang von logisch "1" auf logisch "0" am Ausgang A des weiteren Zäh­ lers 16 übernimmt das Register 18 den Zählerstand des Zählers 14. Weiter werden über den kurzen, beispielsweise negativen Impuls des Monoflops 17 die beiden Zähler 14 und 16 auf Null gesetzt.

Das Register 18 übernimnmt also am Ende der Meßdauer den Zählerstand des Zählers 14. Das Register 18 ist hierzu bei­ spielsweise nur mit höherwertigen Ausgängen des Zählers 14 verbunden. Dieser Zählerstand stellt die Jitterimpulshäufig­ keit dar.

Der Zusammenhang zwischen Bitfehlerhäufigkeit und Jitterimpuls­ häufigkeit ist in Form einer Tabelle im Speicher 19 abgelegt. Dieser Zusammenhang kann beispielsweis durch die Übertragung von bekannten Daten bei der zu überwachenden Übertragungsstrecke ermittelt werden. Durch den im Register 18 stehenden Zähler­ stand werden Speicherplätze im Speicher 19 adressiert, deren Daten an ein Anzeigemodul 20 gegeben werden.

Auf diesem Anzeigemodul 20 ist dann die zur gemessenen Jitter­ impulshäufigkeit gehörende Bitfehlerhäufigkeit ablesbar.

Das erfindungsgemäße Verfahren bietet zusätzlich den Vorteil, daß beispielsweise bei einem Wechsel der Bitrate eine Eichung, d.h. eine Veränderung der im Speicher 19 abgelegten Tabelle vorgenommen werden kann. Es können auch mehrere Tabellen im Speicher 19 abgelegt sein, zwischen denen entsprechend der Bitrate umgeschaltet wird.

Claims (3)

1. Verfahren zur Darstellung der durch Jitter bewirkten Bitfehlerhäufigkeit eines über eine Übertragungsstrecke gesendeten digitalen Datensignals (S) mit folgenden Schritten:

• a) aus dem Datensignal (S) wird ein zugehöriger Datentakt (4) gewonnen,
• b) aus diesem Datentakt (4) wird durch eine Phasenverschiebung um 90° ein Referenztakt (5) gewonnen,
• c) die Nulldurchgänge der abfallenden und/oder ansteigenden Flanken des Datensignals (S) durch einen in der Mitte zwischen den Extremwerten dieses Datensignals (S) liegenden Schwellwert (21) werden ermittelt, wobei durch den Pegelwert des Referenztaktes (5), der während des Nulldurchganges eines ungestörten Datensignals (S1) vorliegt, ein Fenster (Dauer T1, T2, T3) vorgegeben ist, und
• d) es wird jeweils ein Jitterimpuls P erzeugt, wenn diese Nulldurchgänge außerhalb dieses Fensters liegen, wobei die Häufigkeit der Jitterimpulse (P) der Bitfehlerhäufigkeit proportional ist.

2. Verfahren nach Anspruch 1, bei dem die Jitterimpulse (P) während einer vorgebbaren Meßdauer aufsummiert werden.

3. Verfahren nach Anspruch 2, bei dem diese Summe entsprechend einer vorgegebenen Tabelle, die die gemessene Beziehung zwischen Jitterpulshäufigkeit und Bitfehlerhäufigkeit enthält, in diese Bitfehlerhäufigkeit umgesetzt wird.