DE4239329C1 - Schaltungsanordnung für einen Abgleich von individuellen Taktsignalen für die Taktversorgung von Einzelkomponenten eines Datenverarbeitungssystems sowie Verfahren zur Steuerung bzw. Überwachung einer in der Schaltungsanordnung enthaltenen Ringschaltung - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung für einen Ab­ gleich von jeweils aus einem Systemtaktsignal abgeleiteten individuellen Taktsignalen für die Taktversorgung von Einzel­ komponenten eines Datenverarbeitungssystems, sowie ein Ver­ fahren zur Steuerung bzw. Überwachung einer in der Schal­ tungsanordnung enthaltenen Ringschaltung.

Bei der Entwicklung von Datenverarbeitungssystemen werden be­ kanntlich eine Vielzahl von integrierten Schaltungen verwen­ det, deren Bauelemente- und Gatterfunktionen jeweils auf ei­ nem einzigen Baustein (Chip) vereinigt sind. Ein dem inte­ grierten Baustein zuordenbarer Integrationsgrad, z. B. MSI (Medium Scaled Integration) oder LSI (Large Scaled Integra­ tion) usw., gibt die Packungsdichte an, d. h. die maximale An­ zahl der mit dem Baustein realisierbaren Funktionen. Dabei können individuelle, auf die jeweilige Anwendung bezogene Probleme beispielsweise durch den Einsatz von anwendungsspe­ zifischen Bausteinen (ASIC-Application Specific Integrated Circuit) gelöst werden.

Mit zunehmender Packungsdichte der Bausteine und erhöhten Taktraten in komplexen Systemen kommt der Ausbildung des Taktnetzes, bestehend aus jeweils von einem Systemtaktsignal abgeleiteten individuellen Taktsignalen für die Taktversor­ gung von Einzelkomponenten des Systems, eine wachsende Bedeu­ tung zu. In einem System mit mindestens einem integrierten Baustein, der mit anderen integrierten Bausteinen oder ande­ ren Systemkomponenten, wie z. B. Mikroprozessor, Speicher usw., verbunden ist, können durch Laufzeiten bedingte Verzögerungen dazu führen, daß die von dem Systemtaktsignal abgeleiteten individuellen Taktsignale nicht exakt synchron zueinander zur Verfügung stehen (Takt-skew).

Ein Takt-skew zwischen jeweils zwei integrierten Bausteinen eines Multichipsystems kann dadurch entstehen, daß Schwankun­ gen in den Betriebsbedingungen (Temperatur, Spannungsversor­ gung) der Bausteine sowie Halbleiterprozeßvarianzen sich auf die zugehörigen individuellen Taktsignale unterschiedlich auswirken. Darüber hinaus können Laufzeiten auf den mehrere Systemkomponenten aufnehmenden Baugruppen (boards) sowie in den einzelnen Bausteinen den Skew-Effekt innerhalb des Sy­ stems verstärken.

Die Verarbeitungsleistung des Systems kann daher unter Um­ ständen unter der Verarbeitungsleistung seiner Einzelkompo­ nenten liegen, so daß es erforderlich ist, Abweichungen der individuellen Taktsignale zur Taktversorgung der Einzelkompo­ nenten durch einen Abgleich zu minimieren.

Aus "ASIC Clock Distribution Using A Phase Locked Loop (PLL)", by L. Ashby and P. Fletcher, Chandler Design Center, April 7, 1992, Application Note der Motorola Inc. ist beispielsweise ein Verfahren für einen Ab­ gleich der voneinander abweichenden Taktsignale zweier anwen­ dungsspezifischer Bausteine (ASIC′s) bekannt, bei dem die je­ weiligen individuellen Taktsignale in den Bausteinen mit ei­ nem externen Referenz-Taktsignal durch einen in jedem Bau­ stein enthaltenen Phasenregelkreis (PLL, Phase-Looked-Loop) synchronisiert werden.

Es ist Aufgabe der vorliegenden Erfindung, eine Schaltungsan­ ordnung der eingangs genannten Art zu schaffen, durch die die individuellen Taktsignale unter Vermeidung eines Referenz- Taktsignals miteinander synchronisiert werden.

Diese Aufgabe wird durch die Merkmale des Patentanspruches 1 gelöst.

Es ist eine aus Teilschieberegistern gebildete Ringschaltung vorgesehen, in der Dateninformationen in Abhängigkeit von den individuellen Taktsignalen weitergeschoben werden. Dabei be­ stehen die Teilschieberegister aus jeweils von den verschie­ denen individuellen Taktsignalen gesteuerten Flip-Flops. Das jeweils abzugleichende eine individuelle Taktsignal wird mit Hilfe einer regelbaren Zeitstufeneinheit gegenüber dem ande­ ren individuellen Taktsignal schrittweise zeitlich verscho­ ben, und dabei wird die Ringschaltung von einer Kontrollein­ heit nach jedem Verschiebeschritt auf das Vorliegen eines ge­ meinsamen Schieberegisterbetriebs überwacht.

Von einer mit der Zeitstufeneinheit und der Kontrolleinheit verbundenen Steuereinheit wird für das abzugleichende indivi­ duelle Taktsignal ein unterer und ein oberer Grenzwert für eine Kennzeichnung eines für den Schieberegisterbetrieb ge­ eigneten Zeitbereichs ermittelt und das abzugleichende indi­ viduelle Taktsignal schließlich auf den Mittelwert zwischen ermitteltem unteren und oberen Grenzwert eingestellt.

Durch die erfindungsgemäße Anordnung läßt sich ein dezentra­ ler Abgleich der individuellen Taktsignale zur Taktversorgung zugehöriger Einzelkomponenten eines Systems erreichen, bei dem Messungen der internen Taktlaufzeiten in den Einzelkomponenten vermieden, sowie mögliche Alterungen der Einzelkomponenten berücksichtigt werden können. Wegen des Verzichts auf ein externes Referenz-Taktsignal in Verbindung mit einem Phasenregelkreis (PLL) ist ein kurzzeitiges Unterbrechen des Systemtaktsignals möglich, wie es beispielsweise für einen Step-Betrieb von internen Schiebebussen einer Einzelkomponente notwendig ist. Demgegenüber erfordert die auf dem bekannten Phasenregelkreis basierende Synchronisation nach jeder Unterbrechung des Systemtaktsignals ein neues Einphasen des Referenz-Taktsignals und somit eine gewisse Zeit, bis der Phasenregelkreis für den Abgleich vorbereitet ist.

Gemäß einer Weiterbildung der Erfindung sind zum phasensyn­ chronen Abgleich von bausteinindividuellen Taktsignalen, die zur Taktversorgung zugehöriger integrierter Bausteine vorge­ sehen sind, die Teilschieberegister der Ringschaltung jeweils bausteinübergreifend angeordnet. Auf diese Weise lassen sich die bausteinindividuellen Taktsignale von mehreren, zu einem Multichipsystem gehörigen integrierten Bausteinen aufeinander abstimmen, wobei der Abgleich zwischen jeweils zwei die baus­ teinübergreifende Ringschaltung enthaltenden Bausteinen jederzeit von neuem durchgeführt und somit Bausteinalterungen berücksichtigt werden können.

Zum phasensynchronen Abgleich eines parallel zu einem bau­ steinindividuellen Taktsignal abgeleiteten individuellen Taktsignals für die Taktversorgung einer mit einem integrierten Baustein gekoppelten Systemkomponente sind gemäß einer Weiterbildung der Erfindung die Teilschieberegister der Ringschaltung im integrierten Baustein vorgesehen. Das parallel abgeleitete individuelle Taktsignal wird über die Zeitstufeneinheit geführt, und wirkt dabei auf die Ringschaltung in entsprechender Weise wie das bausteinindividuelle Taktsignal auf die Ringschaltung ein.

Die Synchronisation eines bausteinindividuellen Taktsignals mit einem zu einer anderen Systemkomponente gehörigen individuellen Taktsignal erlaubt die phasengleiche Einstellung eines außerhalb des integrierten Bausteins befindlichen Taktsignals, mit dem beispielsweise ein Speicherbaustein (RAM) synchron zum integrierten Baustein angesteuert wird.

Gemäß einer anderen Weiterbildung der Erfindung ist zur Be­ stimmung einer gewünschten Phasenverschiebung für das zur Taktversorgung der Systemkomponente vorgesehene individuelle Taktsignal ein ODER-Glied in dem zwischen den jeweils vom bausteinindividuellen Taktsignal gesteuerten Flip-Flops ver­ laufenden Datenpfad der Ringschaltung angeordnet. Dabei ver­ knüpft das ODER-Glied die in der Ringschaltung weiterzuschie­ bende Dateninformation mit einer von einem gesonderten Schie­ beregister, bestehend aus zwei seriell angeordneten Flip- Flops, bereitgestellten Dateninformation. Durch den gezielten Abgleich eines phasenverschobenen individuellen Taktsignals zur Taktversorgung der zugehörigen Systemkomponente läßt sich beispielsweise ein asynchron anzusteuernder Speicherbaustein (RAM) auf einen integrierten Baustein synchronisieren.

Gemäß weiterer Ausgestaltungen der Erfindung ist das zur Taktversorgung der Systemkomponente vorgesehene individuelle Taktsignal auf die jeweiligen Flip-Flops der Ringschaltung rückgekoppelt, wobei im Rückkopplungszweig ein dem Ausgangs­ treiber des integrierten Bausteins entsprechender Treiber entweder von der Systemkomponente aus in Serie zum Ausgangs­ treiber oder im integrierten Baustein parallel zum Ausgangs­ treiber angeordnet ist. Die von der Anzahl der mit dem inte­ grierten Baustein gekoppelten Systemkomponenten abhängige bzw. unabhängige Konfiguration weist den zusätzlich vorgese­ henen Treiber zur Kompensation der durch den Ausgangstreiber bedingten Laufzeit auf, um Verfälschungen bei der Synchro­ nisation der individuellen Taktsignale zu vermeiden.

Die Synchronisation der individuellen Taktsignale in den ein­ zelnen Abgleichkonfigurationen erfordert eine unterschiedli­ che Steuerung der jeweiligen Ringschaltung, die gemäß den Pa­ tentansprüchen 7 bis 10 bewerkstelligt wird.

Demnach wird gemäß Patentanspruch 7 die Ringschaltung von der Steuereinheit nach jeder zeitlichen Verschiebung des abzu­ gleichenden individuellen Taktsignals mit binären Dateninfor­ mationen geladen, die bei Vorliegen des Schieberegisterbe­ triebs als alternierendes Bitmuster in der Ringschaltung wei­ tergeschoben werden. Das Laden der Ringschaltung mit einem alternierenden Bitmuster zu Beginn eines jeden Verschiebe­ schritts bewirkt eine sehr einfache Überwachung der Ring­ schaltung auf das Vorliegen des Schieberegisterbetriebs.

Gemäß Patentanspruch 10 wird das in der Abgleichkonfiguration zur Bestimmung der Phasenverschiebung vorgesehene gesonderte Schieberegister von der Steuereinheit für einen ersten und einen zweiten Durchlauf der Ringschaltung geladen, und dabei jeweils ein erster Mittelwert für das abzugleichende indivi­ duelle Taktsignal, sowie ein zweiter Mittelwert für das um einen Taktzyklus verzögerte, abzugleichende individuelle Taktsignal eingestellt. Aus der Differenz der beiden einge­ stellten Mittelwerte, sowie der Anzahl der zur Einstellung der jeweiligen Mittelwerte erforderlichen Verschiebeschritte kann die Phasenverschiebung schließlich bestimmt werden.

Bei den für den phasensynchronen Abgleich vorgesehenen Konfi­ gurationen erfolgt die Überwachung der Ringschaltung gemäß Patentanspruch 8 derart, daß die an den Datenausgängen der jeweils von ein und demselben individuellen Taktsignal ge­ steuerten Flip-Flops anliegenden Dateninformationen miteinan­ der verglichen werden. Bei der für die Bestimmung der Phasenverschiebung verwendeten Abgleichkonfiguration wird die am Ausgang des ODER-Glieds anliegende Dateninformation mit der am Datenausgang des dem ODER-Glied nachgeschalteten Flip- Flops anliegenden Dateninformation auf Gleichheit überprüft. Beiden Überwachungsalternativen ist gemeinsam, daß für den Fall der Übereinstimmung der jeweiligen Daten­ informationen der Steuereinheit ein Fehler im Schieberegisterbetrieb gemeldet wird.

Die Erfindung wird anhand eines in der Zeichnung dargestell­ ten Ausführungsbeispiels näher erläutert.

Im einzelnen zeigen

Fig. 1 das Blockschaltbild einer Schaltungsanordnung zum Ab­ gleich von bausteinindividuellen Taktsignalen zur Taktver­ sorgung der zugehörigen integrierten Bausteine,

Fig. 2 das Blockschaltbild einer Schaltungsanordnung zum Ab­ gleich eines parallel zu einem bausteinindividuellen Taktsi­ gnal abgeleiteten individuellen Taktsignals für die Taktver­ sorgung einer mit dem integrierten Baustein verbundenen Sy­ stemkomponente,

Fig. 3 das Blockschaltbild einer gegenüber der Fig. 2 modi­ fizierten Schaltungsanordnung zur Bestimmung einer Phasenver­ schiebung für das parallel abgeleitete individuelle Taktsi­ gnal gemäß Fig. 2,

Fig. 4 die Signalverläufe der individuellen Taktsignale, von denen das abzugleichende eine individuelle Taktsignal gegen­ über dem anderen individuellen Taktsignal zeitlich verschoben und schließlich phasensynchron eingestellt wird, und

Fig. 5 die Signalverläufe der aus einem Systemtaktsignal ab­ geleiteten individuellen Taktsignale zur Festlegung der Pha­ senverschiebung gemäß der Schaltungsanordnung in Fig. 3.

Fig. 1 zeigt zwei integrierte Bausteine CH1, CH2 mit einer beispielsweise hohen Packungsdichte (LSI-Large Scaled Inte­ gration), in denen jeweils eine Vielzahl von Bauelemente- und Gatterfunktionen realisiert ist. Dies führt dazu, daß ganze Einzelkomponenten eines Datenverarbeitungssystems, wie z. B. die Steuereinheit (PLU) bzw. Ausführungseinheit (EXU) einer Verarbeitungseinheit zur Aufbereitung bzw. Durchführung von Befehlen, in den Bausteinen CH1, CH2 zusammengefaßt sind. Da­ bei dient eine Flachbaugruppe zur Aufnahme eines oder mehre­ rer Bausteine, die gegebenenfalls mit einer weiteren System­ komponente, beispielsweise einem Speicher, gekoppelt sind. Die in dem jeweiligen integrierten Baustein CH1 oder CH2 ent­ haltenen Funktionen sind im Blockschaltbild durch einen Takt­ baum TB mit einem zugehörigen vorgeschalteten Takttreiber UT für die Taktversorgung der einzelnen Gatter und Bauelemente angedeutet.

Jeder Baustein CH1 bzw. CH2 weist üblicherweise einen Ein­ gangstreiber UI sowie einen Ausgangstreiber UA zur Verstär­ kung und Umsetzung von ankommenden und auszusendenden Signa­ len auf. Über den Eingangstreiber UI wird dem jeweiligen Bau­ stein CH1 bzw. CH2 ein Systemtaktsignal CK zugeführt, aus dem ein bausteinindividuelles Taktsignal CK1 bzw. CK2 zur Takt­ versorgung des zugehörigen Bausteins CH1 bzw. CH2 abgeleitet wird. Dabei wird das Systemtaktsignal CK über eine regelbare Zeitstufeneinheit TU an den Takttreiber UT und den damit ver­ bundenen Taktbaum TB des Bausteins weitergeleitet.

Die jeweils am zugehörigen Taktbaum TB abgegriffenen baustei­ nindividuellen Taktsignale CK1 und CK2 bilden die Eingangssi­ gnale einer Ringschaltung RS, die aus zwei bausteinübergrei­ fend angeordneten Teilschieberegistern aufgebaut ist. Ein Teilschieberegister besteht aus einem im Baustein CHI enthal­ tenen, von dem bausteinindividuellen Taktsignal CK1 gesteuer­ ten Flip-Flop FF1 bzw. FF2 und einem im Baustein CH2 enthal­ tenen, von dem bausteinindividuellen Taktsignal CK2 gesteuer­ ten Flip-Flop FF4 bzw. FF3. Die bausteinübergreifende An­ ordnung der Teilschieberegister erfordert in jedem Baustein CH1 und CH2 die Bereitstellung eines weiteren Eingangstrei­ bers UE, der mit dem Ausgangstreiber UA des jeweils anderen Bausteins verbunden ist.

Die Ringschaltung RS entsteht durch Kettenschaltung aller Flip-Flops FF1 . . . FF4. Dabei sind die in demselben Baustein, z. B. CH1, enthaltenen Flip-Flops, z. B. FF1 und FF2, in der Weise miteinander verbunden, daß der Datenausgang Q des einen Flip-Flops, z. B. FF2, unmittelbar auf den Dateneingang D des darauffolgenden Flip-Flops, z. B. FF1, geführt ist, während beim jeweiligen bausteinübergreifenden Teilschieberegister zwischen dem Datenausgang Q des einen Flip-Flops, z. B. FF3, und dem Dateneingang D des anderen Flip-Flops, z. B. FF2, die jeweils zu verschiedenen Bausteinen gehörigen Ausgangs- und Eingangstreiber UA und UE angeordnet sind.

In der Ringschaltung RS werden binäre Dateninformationen in Abhängigkeit von den jeweiligen bausteinindividuellen Taktsi­ gnalen CK1 und CK2 in jedem Taktzyklus um ein Flip-Flop wei­ tergeschoben. Vor Beginn eines Durchlaufs wird die Ringschal­ tung RS mit einem alternierenden Bitmuster geladen, indem die Flip-Flops FF1 . . . FF4 in abwechselnder Reihenfolge über einen jeweils zugehörigen Setzeingang S bzw. einen Rücksetzeingang R von einer Steuereinheit SP gesetzt bzw. rückgesetzt werden.

Üblicherweise stehen die vom Systemtaktsignal CK abgeleiteten bausteinindividuellen Taktsignale CK1, CK2 zur Taktversorgung der beiden zugehörigen Bausteine CH1, CH2 wegen un­ terschiedlicher Laufzeiten sowie Bausteinschwankungen nicht synchron zueinander zur Verfügung (Takt-skew), so daß zur Vermeidung einer aus dem Takt-skew gegebenenfalls resultie­ renden Leistungseinbuße ein phasensynchroner Abgleich notwen­ dig ist. Im Ausführungsbeispiel wird angenommen, daß das zur Taktversorgung des Bausteins CH2 vorgesehene bausteinindivi­ duelle Taktsignal CK2 gegenüber dem bausteinindividuellen Taktsignal CK1 für die Taktversorgung des zugehörigen Bau­ steins CH1 abzugleichen ist, wobei im umgekehrten Fall in gleicher Art und Weise verfahren wird.

Aus diesem Grund sind zwar alle Bausteine eines Multichipsystems für die Synchronisation der jeweiligen bausteinindividuellen Taktsignale gleichartig ausgestattet, jedoch werden nur die Einrichtungen des vom abzugleichenden Taktsignal gesteuerten Bausteins aktiviert.

Das abzugleichende bausteinindividuelle Taktsignal CK2 kann durch eine von der Steuereinheit SP regelbare Zeitstufenein­ heit TU schrittweise zeitlich verschoben werden, um nach je­ dem Verschiebeschritt die Ringschaltung RS auf das Vorliegen eines gemeinsamen Schieberegisterbetriebs, der durch das Wei­ terschieben des alternierenden Bitmusters gekennzeichnet ist, zu überwachen.

Die Überwachung erfolgt durch eine Kontrolleinheit CT, die von der Ringschaltung RS zwei Datensignale empfängt und ein das Vorliegen oder Nicht-Vorliegen des Schieberegi­ sterbetriebs anzeigendes Signal an die Steuereinheit SP aus­ sendet. Eine Verletzung des Schieberegisterbetriebs liegt dann vor, wenn beispielsweise die an den negierten Datenausgängen der unmittelbar miteinander verbundenen, von dem abzugleichenden baustein-individuellen Taktsignal CK2 gesteuerten Flip-Flops FF3, FF4 anliegenden Datenin­ formationen beim Durchlauf der Ringschaltung RS übereinstim­ men.

Identität liegt beispielsweise dann vor, wenn die Taktflanke des abzugleichenden bausteinindividuellen Taktsignals CK2 für die Übernahme der binären Dateninformation vom Flip-Flop FF4 in das Flip-Flop FF3 (Flip-Flop FF4 ist rückgesetzt, Flip- Flop FF3 ist gesetzt) so frühzeitig generiert wird, daß unter Berücksichtigung der Laufzeiten auf den Datenpfaden zwischen und in den beiden Bausteinen CH1, CH2 (Eingangstreiber, Aus­ gangstreiber, Halte-Zeiten der Flip-Flops) bereits die binäre Dateninformation 0 anstelle der binären Dateninformation 1 (Flip-Flop FF1 ist gesetzt) mit der Taktflanke des baustein- individuellen Taktsignals CK1 in das Flip-Flop FF4 geschoben wird. Damit weisen die beiden im Baustein CH2 miteinander zu vergleichenden Datenausgänge dieselbe binäre Dateninforma­ tion 1 auf Q(FF4)=Q(FF3)=0).

In gleicher Weise ergibt sich die Übereinstimmung der beiden binären Dateninformationen für den Fall, daß die Taktflanke des abzugleichenden bausteinindividuellen Taktsignals CK2 so spätzeitig erfolgt, daß die mit dem bausteinindividuellen Taktsignal CK1 weitergeschobene binäre Dateninformation 0 (Flip-Flop FF2 ist rückgesetzt, Q(FF1)=0) anstelle der bi­ nären Dateninformation 1 (Flip-Flop FF1 ist gesetzt) in das Flip-Flop FF4 gelangt.

Dies bedeutet, daß für das abzugleichende, bausteinindividu­ elle Taktsignal CK2 ein unterer Grenzwert, bei dem der Schie­ beregisterbetrieb gerade erst möglich ist, sowie ein oberer Grenzwert, bei dem der Schieberegisterbetrieb letztmals durchführbar ist, von der Steuereinheit SP anhand der jeweils nach einem Verschiebeschritt von der Kontrolleinheit CT ge­ meldeten Signale ermittelt werden. Die beiden Grenzwerte de­ finieren einen Zeitbereich, in dem die Ringschaltung RS als bausteinübergreifendes Schieberegister betrieben werden kann. Für den Abgleich wird das über die Zeitstufeneinheit TU ver­ schiebbare bausteinindividuelle Taktsignal CK2 von der Steu­ ereinheit SP schließlich auf den Mittelwert zwischen ermit­ teltem unteren und oberen Grenzwert eingestellt.

Eine möglichst genaue Phasensynchronisation der beiden baus­ teinindividuellen Taktsignale CK1, CK2 läßt sich erzielen, wenn das abzugleichende bausteinindividuelle Taktsignal CK2 in dem durch den unteren und den oberen Grenzwert festgeleg­ ten Zeitbereich durch die regelbare Zeitstufeneinheit TU in äquidistanten Schritten zeitlich verschoben wird. Aus diesem Grund ist die Zeitstufeneinheit TU vorzugsweise aus zwei Taktschiebestufen aufgebaut, von denen die erste Taktschiebe­ stufe zur groben Abschätzung des für den Schieberegisterbe­ trieb geeigneten Zeitbereichs nicht linear und die zweite Taktschiebestufe zur Feinrasterung des Zeitbereichs linear ausgebildet sind. Die einzelnen Taktschiebestufen sind bei­ spielsweise aus mehreren Laufzeitgliedern aufgebaut, die ge­ mäß einer Multiplexeinrichtung auswählbar sind.

Die Kontrolleinrichtung CT zur Überwachung der Ringschaltung RS auf das Vorliegen des Schieberegisterbetriebs besteht aus einem ÄQUIVALENZ-Glied AE, einem ODER-Glied OR, sowie einem Flip-Flop FF, dessen Datenausgang Q mit einem Eingang der Steuereinheit SP verbunden und auf einen Eingang des vorge­ schalteten ODER-Glieds OR rückgekoppelt ist. Das ÄQUIVALENZ- Glied AE sorgt für die Verknüpfung der beiden, von der Ring­ schaltung RS gelieferten, negierten Datenausgänge und übergibt das Verknüpfungsergebnis an den zweiten Eingang des ODER-Glieds OR.

Der Ausgang des ODER-Glieds OR ist an den Dateneingang D des Flip-Flops FF angeschlossen, das über einen Rücksetzeingang R zu Beginn jedes Verschiebeschrittes von der Steuereinheit SP rückgesetzt und vom bausteinindividuellen Taktsignal CK2 gesteuert wird. Für den Fall der Übereinstimmung der im ÄQUIVALENZ-Glied AE zu verknüpfenden Datenausgänge liefert die Kontrolleinheit CT eine Meldung an die Steuereinheit SP, mit der die Verletzung des Schieberegisterbetriebs in der Ringschaltung RS in Abhängigkeit des aktuell zeitlich verschobenen bausteinindividuellen Taktsignals CK2 angezeigt wird.

Für den Fall der Verwendung mehrerer integrierter Bausteine in einem Multichipsystem bietet sich die Möglichkeit der Se­ rienschaltung, bei der immer zwei aufeinanderfolgende Bau­ steine aufeinander abgestimmt werden. Eine weitere Möglich­ keit der Bausteinkopplung für eine gegenseitige Synchronisa­ tion der zugehörigen Taktsignale besteht in einer sternförmi­ gen Anordnung, bei der ein zentraler Baustein mit jedem ande­ ren Baustein verbunden ist. Dabei ist jedoch am zentralen Baustein die Anzahl der verfügbaren Anschlußpins für die auf­ einander abzugleichenden Taktsignale zu beachten. Für den Fall, daß der Takt-skew nicht zwischen allen Bausteinen des Multichipsystems gleich kritisch ist, kann auch eine Misch­ form aus der Serien- und der Sternschaltung verwendet werden.

Fig. 2 zeigt einen integrierten Baustein CH1, der mit einer anderen Systemkomponente BS, beispielsweise in Form eines Speicherbausteins (RAM), gekoppelt ist. Der integrierte Bau­ stein CH1 weist in Analogie zu Fig. 1 einen Eingangstreiber UI und einen Ausgangstreiber UA, sowie einen gemeinsamen Takttreiber UT für den nachgeschalteten Taktbaum TB zur Takt­ versorgung einer Vielzahl von in dem Baustein CHI enthaltenen Gattern und Bauelementen auf. Aus dem zugeführten Systemtakt­ signal CK wird einerseits das zur Taktversorgung des Bau­ steins CH1 vorgesehene bausteinindividuelle Taktsignal CK1 sowie andererseits ein parallel dazu verlaufendes, über die Zeitstufeneinheit TU und den Ausgangstreiber UA geführtes in­ dividuelles Taktsignal CKE zur Taktversorgung der Systemkom­ ponente BS abgeleitet.

Für einen phasensynchronen Abgleich der beiden individuellen Taktsignale CK1, CKE ist die aus den Flip-Flops FF1 . . . FF4 aufgebaute Ringschaltung RS im Baustein CH1 angeordnet. Dabei ist zur Kompensation der durch den Ausgangstreiber UA beding­ ten Laufzeit ein zusätzlicher Treiber UK vorgesehen, der wahlweise von der Systemkomponente BS seriell zum Ausgangs­ treiber UA in den Baustein CH1 zurückgeführt oder im Baustein CH1 selbst parallel zum Ausgangstreiber UA angeordnet ist. Das Kompensationsglied UK sorgt dafür, daß das individuelle Taktsignal CKE an der Systemkomponente und an den abzuglei­ chenden Takteingängen der beiden Flip-Flops FF3, FF4 der Ringschaltung RS identisch ist. Das mit dem bausteinindivi­ duellen Taktsignal CK1 zu synchronisierende individuelle Taktsignal CKE wirkt daher auf die Ringschaltung RS in ent­ sprechender Weise wie das bausteinindividuelle Taktsignal CK2 gemäß Fig. 1 ein.

Um den Abgleich nicht zu verfälschen, ist bei der Serien­ schaltung des Ausgangstreibers UA mit dem zusätzlichen Trei­ ber UK ein weiterer Treiber UK′ an dem Ausgang des Taktbaumes TB anzuschließen, der das bausteinindividuelle Taktsignal CK1 führt. Die Serienschaltung von Ausgangstreiber UA und zusätz­ lichem Treiber UK bietet dabei den Vorteil, daß der Abgleich unabhängig von der Last der mit dem Baustein CH1 gekoppelten Systemkomponenten durchführbar ist. Für die Parallelschaltung hingegen wird am Baustein CH1 ein Anschlußpin weniger benö­ tigt als bei der Serienschaltung.

Das abzugleichende individuelle Taktsignal CKE wird durch die von der Steuereinheit SP regelbare Zeitstufeneinheit TU schrittweise zeitlich verschoben, wobei von der mit der Steu­ ereinheit SP und der Ringschaltung RS verbundenen Kontroll­ einheit CT nach jedem Verschiebeschritt die Ringschaltung RS auf das Vorliegen des gemeinsamen Schieberegisterbetriebs überwacht wird. Die Ringschaltung RS wird zu Beginn des Ab­ gleichs und jeweils nach einem Verschiebeschritt mit einem alternierenden Bitmuster geladen, das von der Steuereinheit SP durch Setzen bzw. Rücksetzen der Flip-Flops FF1 . . . FF4 mit jeweils einer binären Dateninformation erzeugt wird. Die Ein­ gänge des in der Kontrolleinheit CT angeordneten ÄQUIVALENZ- Gliedes AE sind mit den Datenausgängen Q der beiden von dem bausteinindividuellen Taktsignal CK1 gesteuerten Flip-Flops FF1, FF2 verbunden, um das Vorliegen bzw. Nichtvorliegen des Schieberegisterbetriebs bei jeder Verschiebung des abzuglei­ chenden individuellen Taktsignals CKE der Steuereinheit SP anzuzeigen.

Fig. 3 zeigt eine gegenüber der Fig. 2 modifizierte Schal­ tungsanordnung zur Bestimmung einer Phasenverschiebung des zur Taktversorgung der Systemkomponente BS vorgesehenen indi­ viduellen Taktsignals CKE gegenüber dem für die Taktversor­ gung des Bausteins CH1 vorgesehenen bausteinindividuellen Taktsignal CK1. Die Einstellung einer gewünschten Phasenver­ schiebung ist beispielsweise dann erforderlich, wenn ein asynchroner Speicherbaustein (RAM) für einen Lese- oder Schreibzugriff angesteuert werden soll.

Diese Schaltungsanordnung ist gegenüber der Anordnung in Fig. 2 in der Weise geändert, daß in dem zwischen den beiden, vom bausteinindividuellen Taktsignal CK1 gesteuerten Flip- Flops FF1, FF2 der Ringschaltung RS verlaufenden Datenpfad ein ODER-Glied OR1 angeordnet ist. Dieses ODER-Glied OR1 ver­ knüpft die am Datenausgang Q des Flip-Flops FF2 anliegende binäre Dateninformation mit einer von einem gesonderten Schieberegister, bestehend aus zwei in Kette geschalteten Flip-Flops FF5, FF6, bereitgestellten Dateninformation. Die beiden Flip-Flops FF5, FF6 werden dabei von dem bausteinindi­ viduellen Taktsignal CK1 gesteuert, sowie von der Steuerein­ heit SP in gleicher Weise wie die Flip-Flops FF1 . . . FF4 der Ringschaltung RS zu Beginn eines Abgleichs und nach jedem Verschiebeschritt gesetzt bzw. rückgesetzt.

Für einen ersten Durchlauf der Ringschaltung RS werden die zugehörigen Flip-Flops FF1 . . . FF4 sowie die Flip-Flops FF5, FF6 des gesonderten Schieberegisters so initialisiert, daß das abzugleichende individuelle Taktsignal CKE mit dem baus­ teinindividuellen Taktsignal CK1 auf die Phasenlage 0° syn­ chronisiert wird. Zu diesem Zweck befinden sich das Flip-Flop FF5 im rückgesetzten Zustand, das Flip-Flop FF6 im gesetzten Zustand, sowie das zur Ringschaltung RS gehörige Flip-Flop FF2 im rückgesetzten Zustand, so daß bei Vorliegen des Schie­ beregisterbetriebs das alternierende Bitmuster in der Ring­ schaltung RS weitergeschoben wird. Die Steuereinheit SP er­ mittelt gemäß der Erfindung den unteren und oberen Grenzwert des für den Schieberegisterbetrieb geeigneten Zeitbereichs, dessen Mittelwert für die Synchronisation der beiden indivi­ duellen Taktsignale CK1, CKE auf die Phasenlage 0° maßgebend ist.

Für einen zweiten Durchlauf der Ringschaltung RS werden von der Steuereinheit SP das Flip-Flop FF5 gesetzt, das Flip-Flop FF6 rückgesetzt, sowie das zur Ringschaltung gehörige Flip- Flop FF1 gesetzt, und das abzugleichende individuelle Taktsi­ gnal CKE beispielsweise über die Zeitstufeneinheit TU um ei­ nen Taktzyklus verzögert. Dies bewirkt einen zeitlichen Vor­ lauf des bausteinindividuellen Taktsignals CK1 gegenüber dem individuellen Taktsignal CKE, die dann auf die Phasenlage 360° synchronisiert werden können. Der durch das Weiterschie­ ben des alternierenden Bitmusters in der Ringschaltung RS ge­ kennzeichnete Schieberegisterbetrieb stellt sich folglich um einen Taktzyklus verzögert ein.

Bei dem gemäß der Erfindung durchgeführten Abgleich des indi­ viduellen Taktsignals CKE wird ein zweiter Mittelwert einge­ stellt, der für die Synchronisation der beiden individuellen Taktsignale CK1, CKE auf die Phasenlage 360° maßgebend ist. Die Kontrolleinheit CT zur Überwachung der Ringschaltung RS auf das Vorliegen des Schieberegisterbetriebs ist mit dem einen Eingang an den Ausgang des zusätzlich vorgesehenen ODER-Gliedes OR1 sowie mit dem anderen Eingang an den Daten­ ausgang Q des dem ODER-Glied OR1 nachgeschalteten, von dem bausteindividuellen Taktsignal CK1 gesteuerten Flip-Flop FF1 angeschlossen. Damit kann die Überwachung auf dieselbe Art und Weise wie in den Schaltungsanordnungen gemäß Fig. 1 und Fig. 2 vorgenommen werden.

Aus der Differenz der beiden in den jeweiligen Durchläufen der Ringschaltung RS von der Steuereinheit SP eingestellten Mittelwerte und aus der Anzahl der vorzugsweise äquidistanten Verschiebeschritte, die zur Einstellung des jeweiligen Mittelwerts zwischen unteren und oberen Grenzwert des Zeit­ bereichs erforderlich sind, kann ein absoluter Wert für die Phasenverschiebung abgeleitet werden. Der im ersten Durchlauf sich ergebende erste Mittelwert und der aus dem zweiten Durchlauf resultierende zweite Mittelwert bilden wegen der exakten Synchronisation auf die Phasenlagen 0° und 360° die zeitlichen Grenzwerte eines Taktzyklus.

Fig. 4 zeigt die Signalverläufe der individuellen Taktsi­ gnale CK1 und CK2 bzw. CKE, von denen die bausteinindividuel­ len Taktsignale CK1 und CK2 zur Taktversorgung der zugehöri­ gen integrierten Bausteine in einem Multichipsystem gemäß Fig. 1 und das individuelle Taktsignal CKE zur Taktversorgung einer mit einem integrierten Baustein gekoppelten Systemkomp­ onente gemäß der Fig. 2 bzw. der Fig. 3 vorgesehen sind. Dabei ist vom individuellen Taktsignal CK1 ein Taktzyklus der Zeit tz mit einem Taktimpuls A dargestellt, zu dem das abzu­ gleichende individuelle Taktsignal CK2 bzw. CKE exakt pha­ sengleich zu synchronisieren ist.

Der zum individuellen Taktsignal CK2 bzw. CKE gehörige Takt­ impuls A′ weist beispielsweise einen zeitlichen Vorlauf ge­ genüber dem Taktimpuls A auf, wobei der zeitliche Verzug der beiden Taktflanken anfangs so groß ist, daß unter Berück­ sichtigung von Laufzeiten ta2, te1 kein Schieberegisterbe­ trieb in der Ringschaltung vorliegt. Dabei enthält die Lauf­ zeit ta2 die im Baustein CH2 gemäß Fig. 1 ausgangsseitig vorliegenden Verzögerungen, die durch die Zeit für das sta­ bile Erzeugen der Dateninformation am Datenausgang des Flip- Flops sowie für das Durchlaufen der über den Ausgangstreiber bis zum Baustein CH1 führenden Wegstrecke festgelegt werden. Die Laufzeit te1 berücksichtigt die im Baustein CH1 eingangs­ seitig auftretenden Verzögerungen, die durch die von der Zeit für die über den Eingangstreiber verlaufende Wegstrecke, sowie durch die Haltezeit des Empfangs-Flip-Flops bestimmt werden.

In dem oben genannten Fall kommt es auf Grund der frühen Taktflanke des Taktimpulses A′ und der späten Taktflanke des Taktimpulses A zu einer Verletzung der Haltezeit an dem je­ weils die weitergeschobene Information aufnehmenden Empfangs- Flip-Flop. Ein anderer kritischer Fall ist dann gegeben, wenn die Dateninformation von einer frühen Taktflanke des Taktimpulses A unter Berücksichtigung der in Analogie zu den Laufzeiten ta2, te1 definierten Laufzeiten ta1, te2 für Verzögerungen im jeweiligen Baustein bzw. zwischen den Bau­ steinen generiert und von einer späten Taktflanke des Takt­ impulses A′ übernommen wird. Die beiden kritischen Fälle le­ gen einen Arbeitsbereich fest, in dem der Schieberegisterbe­ trieb gewährleistet ist.

Wird das in der Figur dargestellte individuelle Taktsignal CK2 bzw. CKE schrittweise gegenüber dem individuellen Takt­ signal CK1 verschoben, kann nach jedem Verschiebeschritt festgestellt werden, ob sich der Taktimpuls A′ in dem Ar­ beitsbereich für den Schieberegisterbetrieb befindet. Auf diese Weise ergeben sich durch zeitliche Verschiebung des in­ dividuellen Taktsignals CK2 bzw. CKE um jeweils eine Schritt­ weite Δt die individuellen Taktsignale CK2′ bzw. CKE′, CK2′′ bzw. CKE′′ . . . CK2⁽ⁿ⁾ bzw. CKE⁽ⁿ⁾. Aus n äquidistanten Verschie­ beschritten resultiert das individuelle Taktsignal CK2⁽ⁿ⁾ bzw. CKE⁽ⁿ⁾, dessen verschobener Taktimpuls A′ gerade noch im Arbeitsbereich liegt.

Gemäß der Erfindung wird von der Steuereinheit für das abzu­ gleichende, jeweils um die Schrittweite Δt zeitlich verscho­ bene, individuelle Taktsignal CK2 bzw. CKE ein unterer Grenz­ wert tu1 sowie ein oberer Grenzwert to1 zur Kennzeichnung ei­ nes für den Schieberegisterbetrieb geeigneten Zeitbereichs ermittelt. Dabei stellt der untere Grenzwert tu1 den Zeit­ punkt dar, bei dem der Schieberegisterbetrieb erstmals vor­ liegt, während der obere Grenzwert to1 den Zeitpunkt fest­ legt, bei dem der Schieberegisterbetrieb letztmals vorgelegen hat.

Für die Synchronisation der beiden individuellen Taktsignale wird von der Steuereinheit schließlich das abzugleichende individuelle Taktsignal CK2 bzw. CKE auf den Mittelwert tm1 zwischen ermitteltem unteren und oberen Grenzwert tu1 und to1 schließlich eingestellt, so daß sich ein phasensynchron ab­ geglichenes individuelles Taktsignal CK2(AB) bzw. CKE(AB) er­ gibt, dessen Taktimpuls A′ mit dem Taktimpuls A des individu­ ellen Taktsignals CK1 in der Phasenlage übereinstimmt (A=A′). Dies wird unter der Bedingung, daß die Gleichung ta2+te1=ta1+te2 erfüllt ist, erreicht. Bei Verwendung technologisch identischer Bausteine CH1 und CH2 in Fig. 1 ist dies der Fall, während für unterschiedliche Bausteine dies nur bei te1=ta1 sowie te2=ta2 gewährleistet ist. Darüber hinaus kann ein aus der Verschiebung in äquidistanten Schritten resultierender Quantisierungsfehler vernachlässigt werden.

Fig. 4 zeigt darüber hinaus die Signalverläufe der individu­ ellen Taktsignale CK1 und CK2 bzw. CKE für einen phasensyn­ chronen Abgleich des individuellen Taktsignals CK2 bzw. CKE auf die Phasenlage 360° des individuellen Taktsignals CK1. Das individuelle Taktsignal CK1 weist in einem ersten Taktzy­ klus der Zeit tz einen Taktimpuls B, sowie in einem zweiten Taktzyklus derselben Zeit einen Taktimpuls C auf. Der zum in­ dividuellen Taktsignal CK2 bzw. CKE gehörige Taktimpuls B′ wirkt gegenüber dem Taktimpuls B des individuellen Taktsi­ gnals CK1 um einen Taktzyklus verzögert auf die Ringschaltung gemäß Fig. 3 ein, wobei die schrittweise zeitliche Verschie­ bung des abzugleichenden Taktsignals CK2 bzw. CKE um die je­ weilige Schrittweite Δt in gleicher Weise wie beim Abgleich auf die Phasenlage 0° erfolgt.

Die für Verzögerungen im jeweiligen Baustein oder zwischen den Bausteinen zu berücksichtigenden Laufzeiten ta2, te1 bzw. ta1, te2 beeinflussen in gleicher Weise, wie oben erwähnt, den zeitlichen Verzug der miteinander zu synchronisierenden Taktflanken B′ und C, deren Taktflanken für das Vorliegen einer Verletzung der Haltezeit am jeweiligen Empfangs-Flip- Flop maßgebend sind.

Vorzugsweise wird das individuelle Taktsignal CK2 bzw. CKE innerhalb des Zeitbereiches für den Schieberegisterbetrieb in n äquidistanten Verschiebeschritten der Schrittweite Δt zeit­ lich verschoben, um diesen Bereich möglichst linear zu durch­ laufen. Aus diesem Grund weist die von der Steuereinheit re­ gelbare Zeitstufeneinheit für diesen Bereich lineare Zeit­ schiebestufen auf, denen nichtlineare Taktschiebestufen vor­ geschaltet werden können.

Für die Synchronisation des individuellen Taktsignals CK2 bzw. CKE auf die Phasenlage 360° des individuellen Taktsi­ gnals CK1 werden von der Steuereinheit für das abzugleichende individuelle Taktsignal CK2 bzw. CKE in Analogie zum Abgleich für die Phasenlage 0° ein unterer und ein oberer Grenzwert tu2 und to2 zur Kennzeichnung des für den Schieberegisterbe­ trieb geeigneten Zeitbereichs ermittelt, und das abzuglei­ chende individuelle Taktsignal CK2 bzw. CKE schließlich auf den zugehörigen Mittelwert tm2 zwischen ermittelten unteren und oberen Grenzwert tu2 und to2 eingestellt. Daraus resul­ tiert das abgeglichene individuelle Taktsignal CK2(AB) bzw. CKE(AB), dessen Taktimpuls B′ mit dem gegenüber dem Taktim­ puls B um 360° phasenverschobenen Taktimpuls C übereinstimmt (B+360°=B′=C).

Fig. 5 zeigt die Signalverläufe des Systemtaktsignals CK, sowie der aus dem Systemtaktsignal CK abgeleiteten individu­ ellen Taktsignale CK1, CK2 bzw. CKE für die Taktversorgung der in einem System gemäß Fig. 3 vorkommenden Einzelkompo­ nenten. Das zeitlich gegenüber dem Systemtaktsignal CK nach­ eilende, bausteinindividuelle Taktsignal CK1 weist im ersten Taktzyklus einen Taktimpuls A, sowie im zweiten Taktzyklus einen Taktimpuls B auf, auf die jeweils zum abzugleichenden individuellen Taktsignal CK2 bzw. CKE gehörige Taktimpulse A′ und A′′ in oben beschriebener Art und Weise synchronisiert werden. Der durch den phasensynchronen Abgleich bei der Pha­ senlage ϕ=0°(A=A′) resultierende erste Mittelwert tm1 und der aus dem phasensynchronen Abgleich bei der Phasenlage ϕ=360° (B=A′′) gewonnene zweite Mittelwert tm2 bilden die Gren­ zen der Taktzykluszeit tz, in der eine Phasenverschiebung Δϕ festgelegt werden kann.

Zu diesem Zweck bildet man die Differenz der beiden von der Steuereinheit eingestellten Mittelwerte tm1 und tm2. Ein ab­ soluter Wert für die Phasenverschiebung Δϕ des individuellen Taktsignals CK2 bzw. CKE gegenüber dem individuellen Taktsi­ gnal CK1 ergibt sich dadurch, daß die Anzahl der zur Einstel­ lung der jeweiligen Mittelwerte tm1 und tm2 durchlaufenen Verschiebeschritte n zu einer vorgegebenen Phasenlage x in Beziehung gesetzt wird. Der absolute Wert der Phasenver­ schiebung Δϕ, um den jeweils das individuelle Taktsignal CK2 bzw. CKE zur Taktversorgung der an den integrierten Baustein angeschlossenen Systemkomponente gegenüber dem bausteinindividuellen Taktsignal CK1 zeitlich versetzt werden kann, genügt der Gleichung (x/n)_*360°=Δϕ.

Claims (10)

1. Schaltungsanordnung für einen Abgleich von jeweils aus ei­ nem Systemtaktsignal (CK) abgeleiteten individuellen Taktsi­ gnalen (CK1, CK2 bzw. CKE) für die Taktversorgung von Einzel­ komponenten (CH1, CH2 bzw. BS) eines Datenverarbeitungssy­ stems, dadurch gekennzeichnet,

• - daß aus jeweils von zwei verschiedenen individuellen Taktsi­ gnalen (CK1, CK2) gesteuerten Flip-Flops (FF1, FF4 bzw. FF2, FF3) gebildete Teilschieberegister zu einer Ringschaltung (RS) verknüpft sind, in der Dateninformationen in Abhängig­ keit von den jeweiligen individuellen Taktsignalen (CK1, CK2) weiterschiebbar sind,
• - daß eine regelbare Zeitstufeneinheit (TU) zur schrittweisen zeitlichen Verschiebung des abzugleichenden einen individu­ ellen Taktsignals (CK2) gegenüber dem anderen individuellen Taktsignal (CK1) vorgesehen ist, wobei von einer Kontroll­ einheit (CT) die Ringschaltung (RS) nach jedem Verschiebe­ schritt auf das Vorliegen eines gemeinsamen Schieberegi­ sterbetriebs überwachbar ist, und
• - daß mit der Zeitstufeneinheit (TU) und der Kontrolleinheit (CT) eine Steuereinheit (SP) verbunden ist, von der für das abzugleichende individuelle Taktsignal (CK2) ein unterer und ein oberer Grenzwert (z. B. tu1 und to1) zur Kennzeich­ nung eines für den Schieberegisterbetrieb geeigneten Zeit­ bereichs feststellbar ist, und von der das abzugleichende individuelle Taktsignal (CK2) schließlich auf den Mittel­ wert (z. B. tm1) zwischen ermitteltem unteren und oberen Grenzwert (z. B. tu1 und to1) einstellbar ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß für einen phasensynchronen Abgleich von bausteinindivi­ duellen Taktsignalen (CK1, CK2) zur Taktversorgung eines jeweils zugehö­ rigen integrierten Bausteins (CH1, CH2) als Einzelkomponenten die Teilschieberegi­ ster der Ringschaltung (RS) jeweils bausteinübergreifend an­ geordnet sind.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß für einen phasensynchronen Abgleich eines parallel zu ei­ nem bausteinindividuellen Taktsignal (CK1) für die Taktver­ sorgung eines zugehörigen integrierten Bausteins (CH1) als eine Einzelkomponente abge­ leiteten, über die Zeitstufeneinheit (TU) geführten, und auf die Ringschaltung (RS) in entsprechender Weise wie das baus­ teinindividuelle Taktsignal (CK1) einwirkenden, individuellen Taktsignals (CKE) zur Taktversorgung einer mit dem integrier­ ten Baustein (CH1) gekoppelten Systemkomponente (BS) als weitere Einzelkomponente die Teilschieberegister der Ringschaltung (RS) im integrierten Baustein (CH1) enthalten sind.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß zur Bestimmung einer einstellbaren Phasenverschiebung (Δϕ) für das zur Taktversorgung der Systemkomponente (BS) vorgesehene individuelle Taktsignal (CKE) ein ODER-Glied (OR) in dem zwischen den jeweils vom bausteinindividuellen Taktsi­ gnal (CK1) gesteuerten Flip-Flops (FF1, FF2) verlaufenden Da­ tenpfad der Ringschaltung (RS) angeordnet ist, von dem die in der Ringschaltung (RS) weiterzuschiebende Dateninformation und eine von einem aus zwei in Kette geschalteten Flip-Flops (FF5, FF6) gebildeten gesonderten Schieberegister bereitge­ stellte Dateninformation miteinander verknüpfbar sind.

5. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß das über die Zeitstufeneinheit (TU) geführte, für die Taktversorgung der mit dem integrierten Baustein (CH1) gekop­ pelten Systemkomponente (BS) vorgesehene individuelle Taktsi­ gnal (CKE) von der Systemkomponente (BS) auf die jeweiligen Flip-Flops (FF3, FF4) der Ringschaltung (RS) rückgekoppelt und dabei im Rückkopplungszweig ein dem Ausgangstreiber (UA) des integrierten Bausteins (CH1) entsprechender Treiber (UK) in Serie geschaltet ist.

6. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß das über die Zeitstufeneinheit (TU) geführte, für die Taktversorgung der mit dem integrierten Baustein (CH1) gekop­ pelten Systemkomponente (BS) vorgesehene individuelle Taktsi­ gnal (CKE) im integrierten Baustein (CH1) auf die jeweiligen Flip-Flops (FF3, FF4) der Ringschaltung (RS) rückgekoppelt und dabei im Rückkopplungszweig ein dem Ausgangstreiber (UA) des integrierten Bausteins (CH1) entsprechender Treiber (UK) par­ allel angeordnet ist.

7. Verfahren zur Steuerung der Ringschaltung (RS) in der Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ringschaltung (RS) von der Steuereinheit (SP) nach jeder zeitlichen Verschiebung des abzugleichenden individuel­ len Taktsignals (CK2) mit binären Dateninformationen geladen wird, die bei Vorliegen des Schieberegisterbetriebs als al­ ternierendes Bitmuster in der Ringschaltung (RS) weiterge­ schoben werden.

8. Verfahren zur Überwachung der Ringschaltung (RS) in der Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die an den Datenausgängen (z. B. ) der jeweils von ein und demselben individuellen Taktsignal (CK1 oder CK2) ge­ steuerten Flip-Flops (FF1, FF2 oder FF3, FF4) anliegenden Da­ teninformationen miteinander verglichen werden, und für den Fall der Übereinstimmung ein Fehler im Schieberegisterbetrieb der Steuereinheit (SP) gemeldet wird.

9. Verfahren zur Überwachung der Ringschaltung (RS) in der Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die am Ausgang des ODER-Glieds (OR) anliegende Datenin­ formation mit der am Datenausgang (z. B. Q) des dem ODER-Glied (OR) nachgeschalteten Flip-Flops (FF1) anliegenden Datenin­ formation verglichen wird, und für den Fall der Übereinstim­ mung ein Fehler im Schieberegisterbetrieb der Steuereinheit (SP) gemeldet wird.

10. Verfahren nach Anspruch 7 für die Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet,

• - daß von der Steuereinheit (SP) zusätzlich zur Ringschaltung (RS) die Flip-Flops (FF5, FF6) des gesonderten Schieberegi­ sters
• - für einen ersten Durchlauf der Ringschaltung (RS) mit bi­ nären Dateninformationen geladen werden, und ein erster Mittelwert (tm1) für das abzugleichende individuelle Taktsignal (CK2) eingestellt wird, sowie
• - für einen zweiten Durchlauf der Ringschaltung (RS) mit binären Dateninformationen geladen werden, und ein zwei­ ter Mittelwert (tm2) für das um einen Taktzyklus verzö­ gerte, abzugleichende individuelle Taktsignal (CK2) ein­ gestellt wird, und
• - daß die Phasenverschiebung (Δϕ) anhand der Differenz der beiden eingestellten Mittelwerte (tm1 und tm2) und der An­ zahl der zur Einstellung der jeweiligen Mittelwerte erfor­ derlichen Verschiebeschritte bestimmt wird.