DE4143616C2

DE4143616C2 - Verfahren zur Herstellung einer Halbleitereinrichtung

Info

Publication number: DE4143616C2
Application number: DE4143616A
Authority: DE
Inventors: Kaoru Motonami; Natsuo Ajika; Atsushi Hachisuka; Yoshinori Okumura; Yasushi Matsui
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-05-02
Filing date: 1991-04-29
Publication date: 1998-09-17
Anticipated expiration: 2011-04-30

Description

Die Erfindung betrifft ein Herstellungsverfahren für eine Halbleitereinrichtung für Halbleiterspeicher und deren Peri pherieschaltkreise. Insbesondere betrifft die Erfindung die Herstellung einer Halbleitereinrichtung mit einer Verdrah tungsschicht zur Bildung von Kontakten mit Source/Drain-Berei chen eines MOS-Feldeffekttransistors (Metal Oxide Semiconduc tor = Metall-Oxid-Halbleiter).

In verschiedenen Halbleiterspeichern wie DRAMs (dynamische Di rektzugriffsspeicher) und deren Peripherieschaltkreisen ist eine Struktur mit einer Verdrahtungsschicht verwendet worden, die Kontakte mit Source/Drain-Bereichen auf der Oberfläche ei nes Feldeffekttransistors herstellt.

So ist aus der EP 0 337 299 A2 ein Verfahren zur Herstellung eines Feldeffekttransistors bekannt. Es wird ein Materialfilm derart gebildet, daß die Filmdicke eines Photo lackmusters oder eines hoch wärmefesten Materials auf der Seitenwand einer als "Dummy-Gate" fungierenden Gateelektrode in einem Gatebereich auf einem Halbleitersubstrat, die einem ebenen Drain-Bereich zugewandt ist, größer ist als die Filmdicke einer Seitenwand, die einem ebenen Source-Be reich zugewandt ist. Dotierstoffe werden in das Halbleitersub strat mit einer hohen Konzentration unter Benutzung der Gateelektrode und des Photo lackmusters oder des hoch wärmefesten Materialfilmes auf der Seitenwand der Gateelektrode als Maske dotiert. Als Resultat weist der durch die obigen Vor gänge hergestellte FET einen Abstand zwischen dem Drain-Be reich und der Gateelektrode auf, der größer ist als der Abstand zwischen dem Source-Bereich und der Gateelektrode.

Aus der nachveröffentlichten DE 41 13 733 A1 mit älterem Zeitrang ist eine Halbleiterspeichereinrichtung bekannt, bei der Effekte im Kristall in einem Verbindungsbereich zwischen einem Kondensator und einem Source/Drain-Gebiet und ein Kurz kanaleffekt eines Transistors verringert werden können. Die Halbleiterspeichereinrichtung enthält auf der Seite der Gate elektrode, mit der der Kondensator verbunden ist, eine Seiten wand, die mit einer größeren Breite als die der Seitenwand auf der Seite der Bitleitung gebildet ist. Ein Source/Drain-Gebiet ist mit dem Kondensator verbunden und so gebildet, daß es eine größere Diffusionstiefe als das gegenüberliegende Source/Drain-Gebiet hat. Damit wird durch das Source/Drain-Ge biet verhindert, daß im Verbindungsgebiet zwischen dem Konden sator und dem Source/Drain-Gebiet, das mit dem Kondensator verbunden ist, Kristalldefekte entstehen. Die Seitenwand ver ringert den Kurzkanaleffekt.

Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung einer Halbleitereinrichtung vorzusehen, bei dem die Kontakte asymmetrisch gebildet werden, so daß verschiedene leitende Schichten benutzt werden können. Dabei sollen unerwünschte Diffusionsprozesse verhindert werden.

Diese Aufgabe wird gelöst durch ein Verfahren zur Herstellung einer Halbleitereinrichtung mit den Merkmalen des Anspruchs 1.

Eine bevorzugte Ausgestaltung ist im Anspruch 2 angegeben.

Im Verfahren zur Herstellung der Halbleitereinrichtung wird wenigstens eine Gate-Elektrode, de ren Deckfläche mit einem ersten Isolierfilm bedeckt ist, auf einem aktiven Bereich eines ersten Leitfähigkeitstyps eines Halbleitersub strats gebildet, wobei sich ein Gate-Isolierfilm zwischen diesen be findet. Dann wird ein Isolierfilm auf der gesamten Oberfläche des Halbleitersubstrats abgeschieden und ein anisotropes Ätzen ausge führt, um ein Paar von ersten Seitenwandabstandshaltern auf den linken und rechten Seiten der Gate-Elektrode zu schaffen. Anschließend wird die gesamte Oberfläche des Halbleitersubstrats mit Störstellenionen ei nes zweiten Leitfähigkeitstyps bestrahlt, um Störstellendiffusions bereiche zu bilden, wobei die Gate-Elektrode oder die Gate-Elektrode und der zweite Isolierfilm als Masken benutzt werden. Dann wird eine erste Leiterschicht selektiv so gebildet, daß sie sich von wenigstens einer vorbe stimmten Position auf der Oberfläche der Gate-Elektrode zur Oberflä che von einem Isolierfilm des Paares der ersten Seitenwandabstandshalter und zur Oberfläche des hierzu benachbarten Störstellendiffusionsbereiches erstreckt.

Anschließend wird auf der gesamten Oberfläche des Halbleitersub strats ein Isolierfilm abgeschieden und ein anisotropes Ätzen ausge führt, um einen zweiten Seitenwandabstandshalter auf demjenigen ersten Seitenwandabstandshalter, auf dessen Oberfläche die erste Leiterschicht nicht gebildet ist, zu schaffen. Dann wird eine zweite Leiterschicht wenigstens auf der Oberfläche des zweiten Seitenwandabstandshalters und auf der Oberfläche von einem der Störstellendiffu sionsbereiche, auf dem die erste Leiterschicht nicht gebildet ist, selektiv geschaffen.

Der zweite Seitenwandabstandshalter wird gebildet, indem die Stelle auf dem Halbleitersubstrat, an der die erste Leiterschicht gebildet wer den soll, mit einer Photolackmaske bedeckt, bevor die erste Leiter schicht geschaffen wird, eine Isolierschicht auf der gesamten Ober fläche des Halbleitersubstrats abgeschieden und anisotropes Ätzen derselben ausgeführt wird.

In Übereinstimmung mit dem Herstellungsverfahren für die Halbleiter einrichtung, kann der Kontaktbe reich zwischen der zweiten Leiterschicht und der Oberfläche des Störstellendiffusionsbereiches in Selbstausrichtung geschaffen wer den, indem auf der Oberfläche von einem Seitenwandabstandshalter des Paares der ersten Seitenwandabstandshalter ein Isolierfilm geschaffen wird. Daher kann die Position des Kontaktbereiches unabhängig vom Einfluß eines Mu sterungsfehlers der Photolackmaske bestimmt werden. Damit kann die Halbleitereinrichtung mit der oben beschriebenen Struktur mit hoher Effizienz hergestellt werden.

Bevorzugterweise ist der Isolierfilm zur Bildung der zweiten Seitenwandabstandshalter aus einem Material ge schaffen, das bezüglich des Ätzens eine höhere Selektivität als das Material des Isolierfilms zur Bildung der ersten Seitenwandabstandshalter aufweist. Dies unterdrückt die Ver minderung der Dicke der ersten Seitenwandabstandshalter während des anisotropen Ätzens zur Bildung der zweiten Seitenwandabstandshalter.

Es folgt die Beschreibung eines Ausführungsbeispieles anhand der Figuren. Von den Figuren zeigen:

Fig. 1A bis 1D: Querschnitte, die in dieser Reihenfolge die Herstellungsschritte in einer Anwendung der Erfindung darstellen.

Die vorliegende Erfindung kann angewandt werden, wenn erste und zweite Leiter schichten in den Schichten desselben Niveaus gebildet sind, die durch die in den Fig. 1A bis 1D gezeigten Schritte geschaffen werden. Bei dieser Anwendung wird zuerst ein aktiver Bereich auf der Hauptober fläche eines p-Halbleitersubstrats 51 durch einen Feldisolierfilm 52 isoliert und abgetrennt. Es wird nämlich eine Gate-Elektrode 53 un gefähr in der Mitte der Oberfläche des aktiven Bereichs geschaffen und es werden Seitenwandabstandshalter 54 auf deren Seitenwänden ge schaffen. Mit n-Störstellenionen dotierte n-Störstellendiffusionsbe reiche 55 werden ausgehend von einer Stelle unmittelbar unterhalb der linken und rechten Seitenwände der Gate-Elektrode 53 gebildet (Fig. 1A). Dann wird der Bereich links von etwa der Mitte der Ober fläche der Gate-Elektrode 53 mit einem Photolack 56 bedeckt und ein Isolierfilm mit vorbestimmter Dicke auf der gesamten Oberfläche des Halbleitersubstrats 51 abgeschieden. Nun wird ein anisotropes Ätzen ausgeführt und der Isolierfilm 57 bleibt nur auf der Oberfläche des Seitenwandabstandshalters 54 zurück (Fig. 1B). Dann wird im aktiven Bereich, der nicht vom Photolack 56 bedeckt ist, eine leitende Schicht 58 gebildet (Fig. 1C). Nun wird ausschließlich der Bereich auf der Seite der leitenden Schicht 58 mit einem Photolack 59 be deckt und auf der anderen Seite des aktiven Bereiches eine leitende Schicht 60 geschaffen (Fig. 1D).

Bei der durch die oben beschriebenen Schritte gebildeten Struktur ist der Abstand zwischen dem Kontaktbereich 61 zwischen der Leiter schicht 58 und dem n-Störstellenbereich 55 einerseits und der Gate- Elektrode 53 andererseits größer als der Abstand zwischen dem Kon taktbereich 62 zwischen der Leiterschicht 60 und der n-Störstellen diffusionsschicht 55 einerseits und der Gate-Elektrode 53 anderer seits gebildet. Dieser Abstand wird durch dabei Selbstausrichtung geschaffen. Ist die Leiterschicht 58 aus einer mit Störstellen do tierten Polysiliziumschicht und die Leiterschicht 60 aus einer Me tallverdrahtungsschicht geschaffen, so kann daher eine Verschlechte rung der Eigenschaften aufgrund einer Diffusion der Störstellen von der Leiterschicht 58 in den aktiven Bereich unterdrückt werden.

Obwohl in der angeführten Beschreibung die Bildung eines n-Kanal MOS-Feldeffekttransistors auf einem p-Halbleitersubstrat beschrieben worden ist, ist die vorliegende Erfindung nicht hierauf beschränkt und es könne dieselben Effekte erzielt werden, wenn die Transistoren und das Substrat entgegengesetzte Leitfähigkeitstypen aufweisen.

Claims

1. Verfahren zur Herstellung einer Halbleitereinrichtung, gekennzeichnet durch die Abfolge der Schritte:
Bilden einer Gate-Elektrode (53), deren Deckfläche mit einem ersten Isolierfilm bedeckt wird, auf der Oberfläche eines aktiven Bereiches eines ersten Leitfähigkeitstyps eines Halblei tersubstrats (51), wobei ein Gate-Isolierfilm zwischen der Gate-Elektrode (53) und dem Halbleitersubstrat (51) gebildet wird, Abscheiden eines Isolierfilms auf der gesamten Oberfläche des Halbleitersubstrats (51) und anisotropes Ätzen des Films, um ein Paar von ersten Seitenwandabstandshaltern (54) auf den linken und rechten Seiten der Gate-Elektrode (53) zu bilden,
Bestrahlen der gesamten Oberfläche des Halbleitersubstrats (51) mit Störstellenionen eines zweiten Leitfähigkeitstyps, um Stör stellendiffusionsbereiche (55) zu bilden, wobei nur die Gate- Elektrode (53) und/oder sowohl die Gate-Elektrode (53) als auch der erste Seitenwandabstandshalter (54) als Masken benutzt werden,
selektives Bilden einer ersten Leiterschicht (60), so daß sie sich von wenigstens einer vorbestimmten Position auf der Ober fläche des ersten Isolierfilms zu einer Oberfläche eines der ersten Seitenwandabstandshalter (54) und zur Oberfläche des hierzu benachbarten Störstellendiffusionsbereiches (55) er streckt, nachdem die ersten Seitenwandabstandshalter (54) gebil det worden sind,
Abscheiden eines Isolierfilms auf der gesamten Oberfläche des Halbleitersubstrates (51) und anisotropes Ätzen des Filmes, um einen zweiten Seitenwandabstandshalter (57) wenigstens auf der Oberfläche des ersten Seitenwandabstandshalters (54) zu schaffen, auf dem die erste Leiterschicht (60) nicht gebildet ist, bevor die erste Leiterschicht (60) geschaffen worden ist, und
selektives Bilden einer zweiten Leiterschicht (58) wenigstens auf der Oberfläche des zweiten Seitenwandabstandshalters (57) und auf der Oberfläche von einem der Störstellendiffusionsbereiche (55), auf der die erste Leiterschicht (60) nicht gebildet ist, nachdem der zweite Seitenwandabstandshalter (57) gebildet worden ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Material mit höherer Selektivität bezüglich des Ätzens als das Material des ersten Isolierfilms als Material für den Isolierfilm zur Bildung des zweiten Abstandshalters (57) benutzt wird, der nach der Bildung der ersten Leiterschicht (60) auf dem gesamten Halbleitersubstrat (51) abgeschieden und einem anisotropen Ätzen unterworfen wird.