DE4129841C2 - Hochgenauer Digital/Analog-Umsetzer - Google Patents

Description

Die Erfindung bezieht sich auf einen hochgenauen Digital/Analog-Umsetzer gemäß Oberbegriff des Patentanspruches 1, z. B. für die Anwendung in rückgekoppelten Anordnungen zur A/D- oder D/A-Umsetzung.

In diesen Systemen, sog. "interpolativen Umsetzern", welche z. B. zur hochgenauen Audio-Signalverarbeitung eingesetzt werden können, wird ein D/A-Umsetzer geringer Wortlänge, aber sehr hoher Genauigkeit des das anliegende Digitalwort repräsentierenden analogen Strom- oder Spannungswertes benötigt. Darüber hinaus muß die Umsetzungszeit sehr klein sein, da diese Systeme mit Überabtastung arbeiten (typisch einige MHz) und in der Rückkopplungsschleife aus Stabilitätsgründen die Totzeit minimiert werden muß.

Die Verwendung gleich großer oder Summierung gewichteter Ströme bei der D/A-Umsetzung ist bekannt.

Tewksbury hat 1978 in dem Aufsatz "Oversampled, Linear Predictive and Noise-Shaping Coders of Order N<1", IEEE Trans. on Circuits and Systems 25, S. 436-447, eine sehr einfache Realisierung des in der Rückkopplungsschleife eines interpolativen A/D-Umsetzers benötigten D/A-Umsetzers vorgeschlagen. Dieser arbeitet im Prinzip so, daß die von TTL- Flipflops gelieferten digitalen Ausgangssignale direkt über parallel angeordnete Widerstände mit Hilfe eines Operationsverstärkers aufsummiert werden. Von Adams ("Design and Implementation of an Audio 18 Bit Analog-to-Digital Converter Using Oversampling Techniques", J. Audio Eng. Soc., Vol. 34, März 1986, 153-166) wurde dieser Vorschlag aufgegriffen und praktisch erprobt. Der entscheidende Nachteil dieser Methode besteht darin, daß die Genauigkeit des analogen Ausgangssignals durch Abweichungen der vorhandenen TTL-Signale von einer idealen Rechteckform beeinträchtigt wird (Einschwingvorgänge beim Umschalten, Unsymmetrie, Rauschen), so daß dadurch die erzielbare Gesamtgenauigkeit auf etwa 17-18 Bit begrenzt ist.

Aufgabe der vorliegenden Erfindung war es deshalb, einen schnellen, hochgenauen Digital/Analog-Umsetzer der eingangs genannten Art anzugeben, welcher eine Realisierung eines rückgekoppelten A/D- oder D/A-Umsetzers mit einer höheren Gesamtgenauigkeit und ohne hohen Aufwand zuläßt.

Diese Aufgabe wurde gelöst durch die Merkmale des Anspruches 1. Vorteilhafte Ausbildungen der Erfindung ergeben sich durch die Unteransprüche.

Das Prinzip des vorliegenden hochgenauen D/A-Umsetzers besteht darin, daß unaufwendige Abtasthalteglieder verwendet werden, in denen Signalwerte kleinster Toleranz abgespeichert sind, so daß hochpräzise Strom- oder Spannungswerte erzeugt werden. Durch die gewichtete Summierung ist die Decodierung sehr einfach.

Es ergeben sich folgende Vorteile gegenüber einer üblichen Realisierung mit gewichteten Stromquellen (R-2R- Leiternetzwerk):

Bei Umsetzern mit R-2R-Leiternetzwerk muß die Genauigkeit der Widerstände, welche die höherwertigen Bits repräsentieren, der zu erzielenden Gesamtgenauigkeit entsprechen. Daher ist ein hoher Abgleichaufwand erforderlich; maximal 18 Bit sind derzeit erreichbar. Demgegenüber sind hier wesentlich höhere Genauigkeiten machbar, weil die Abtasthalteglieder mit Signalwerten von z. B. externen Signalquellen kleinstmöglicher Toleranz geladen sind.

Sollten die Abtasthalteglieder langfristig nicht ihre eingespeicherten Signalwerte halten können in der erforderlichen Toleranz, so gibt Anspruch 2 eine Lösung an, wie die Abtasthalteglieder immer wieder auf ihre Signalwerte der erforderlichen Toleranz geladen werden können, wobei lediglich ein einziger hochpräziser Stromschalter erforderlich ist. In einem anderen Unteranspruch ist vorgeschlagen, wie diese Ladung während des Betriebes, also ohne Unterbrechungen, automatisch durch die umzusetzenden Eingangsdatenwörter selbst initialisiert werden, wenn sie die entsprechenden Binärwerte aufweisen. Bei einer Wortlänge w sind dazu lediglich w einfache Decoder erforderlich.

Es folgt nun die Beschreibung der Erfindung anhand der Figuren.

Fig. 1 zeigt das Prinzip des Digital/Analog-Umsetzers für ein Ausführungsbeispiel der Wortlänge w=5.

Die Fig. 2 beinhaltet das Schaltbild eines Stromschalters im Detail.

Die Fig. 3 gibt das Blockschaltbild eines interpolativen A/D- Umsetzers wieder, in dessen Rückkoppelschleife ein Digital/Analog-Umsetzer eingefügt ist.

In Fig. 4 schließlich ist das Blockschaltbild einer DA- Umsetzeranordnung mit Rückkoppelschleife und Quantisierer aufgezeichnet.

Aus Fig. 1 geht das Prinzip des Digital/Analog-Umsetzers hervor. Am Eingang E steht das hier w=5 Bit lange Datenwort an. Mittels eines Decoders und Zwischenspeichers ZwS wird es decodiert und zwischengespeichert. Die Ausgänge B0 bis B4 steuern Schalter S0 bis S4 an, welche die Ausgänge von Abtasthaltegliedern SH0-SH4 auf einen Summierer Σ schalten können. In den genannten Abtasthaltegliedern sind entsprechend der Zuordnung zu den einzelnen Bits B0 bis B4 die den 2⁰·I0 bis 2⁴·I0 Stromwerten entsprechenden Spannungswerte abgespeichert und abrufbar entsprechend dem Binärwert des Eingangsdatenwortes. In einem Summierer Σ ist das Datenwort in der üblichen Art in einen Analogwert umsetzbar. Dieser Analogwert steht am Ausgang Au des Umsetzers an. Falls am Summierer-Ausgang durch das Umschalten kurzfristig Fehlspannungen auftreten, wird vorgeschlagen, ein weiteres Abtasthalteglied (gestrichelt gezeichnet) nach dem Summiererausgang einzufügen, dem Abtastwerte nur dann entnommen werden, wenn die umzusetzenden Werte stabil geworden sind, also eine kleine Verzögerungszeit später als der Umsetzzeitpunkt.

Das Blockschaltbild gemäß Fig. 1 zeigt die Ausführung, mittels der eine automatische Ladung der Abtasthalteglieder während des Betriebes ermöglicht wird. Dazu ist ein hochpräziser Stromschalter I0 vorgesehen, dessen Stromwert dem Analogwert des niederwertigsten Bits (LSB) A0 bzw. B0 entspricht. Dieser kleinste Teilstrom I0 wird auf einen zweiten Summierer Σ L gegeben zusammen mit dem Ausgangssignalwert des ersten Summierers Σ. Der Ausgang des zweiten Summierers Σ L ist nun schaltbar auf die Eingänge der einzelnen Abtasthalteglieder. Dies erfolgt über Schalter, die über weitere Decodierer einschaltbar sind. So wird das erste Abtasthalteglied SH0 mit dem genannten kleinsten Teilstrom I0 geladen über den Schalter SL0 dann, wenn das Eingangsdatenwort den Binärwert 0 hat. D. h. der Schalter SL0 wird angesteuert mit B0, B1, B3, B4. In entsprechender Weise wird das Abtasthalteglied SH1 dann geladen über den Schalter SL1, wenn lediglich das niederwertigste Bit B0 gleich 1 und die anderen Bits 0 sind. Das letzte Abtasthalteglied SH4 wird dann über den Schalter SL4 geladen, wenn lediglich das höchstwertigste Bit B4 (MSB) gleich 0 und die anderen niederwertigeren Bits gleich 1 sind; d. h. dieser Schalter wird angesteuert mit B0, B1, B2, B3, B4.

Da u. U. damit zu rechnen ist, daß diese diskreten Binärwerte je nach Codierung eine längere Zeit nicht auftreten und in dieser Zeit die Abtasthalteglieder durch ihre ausgangsseitige Belastung ihre gespeicherten Werte in der tolerierten Höhe eventuell nicht halten können, wird vorgeschlagen, zur Entlastung und Entkopplung Verstärker V0 bis V4 mit sehr hohem Eingangswiderstand vor dem Summierer Σ einzufügen (jeweils gestrichelt gezeichnet).

Fig. 2 zeigt eine Schaltungsanordnung für den Stromschalter. Die Schaltung benötigt keinen Feinabgleich durch Trimmwiderstände. Im Zusammenhang mit dem Einsatz des D/A- Umsetzers in einem rückgekoppelten System zur hochgenauen A/D- Umsetzung (Fig. 3) wird z. B. eine Genauigkeit des Teilstromes I_o=0,32 mA von 0,01% gefordert. Dazu muß der Widerstand R₁ eine Toleranz von 0,005% und den Temperaturkoeffizienten 2.5 ppm aufweisen, geeignet ist z. B. Vishay Typ 102. Aufgrund der hohen Anforderungen an die Präzision des Operationsverstärkers IC1 (Offset <50 µV bei kleiner Drift, hohe DC-Verstärkung) wurde der Typ PMI 0P07 E gewählt.

In Fig. 3 ist der erfindungsgemäße D/A-Umsetzer in der Rückkoppelschleife einer A/D-Umsetzer-Anordnung eingesetzt. Das analoge Eingangssignal V_o (t) gelangt über ein Schleifenfilter mit der Übertragungsfunktion H_c (s) auf einen inneren A/D-Umsetzer der Wortlänge 6 Bit, welcher mit Überabtastung arbeitet und das Digitalsignal y(k) erzeugt. Dieses wird über den erfindungsgemäßen D/A-Umsetzer auf den Eingang des Schleifenfilters zurückgekoppelt. Die Differenz seines Ausgangssignales und des analogen Eingangssignals bildet das Eingangssignal des Schleifenfilters. Das Signal y (k) wird über ein Dezimationsfilter mit der Übertragungsfunktion H_l (z) geführt. Am Ausgang steht nach Reduzierung der Abtastrate um den Faktor r das gewünschte Signal y1 (k) zur Verfügung.

Die Fig. 4 zeigt den erfindungsgemäßen Digital/Analog- Umsetzer in einer D/A-Umsetzer-Anordnung. Das eingangsseitige Digitalsignal mit der Abtastrate 46,8 kHz wird über ein Interpolationsfilter mit der Übertragungsfunktion H (z) geführt, wodurch eine Überabtastung von beispielsweise 5=64 erzielt wird. Die digitale Weiterverarbeitung erfolgt dann mit der Taktfrequenz 3 MHz. Die Differenz des überabgetasteten Signals y (k) und des Ausgangssignals eines Quantisierers Q wird auf ein digitales Schleifenfilter mit der Übertragungsfunktion H_s (z) gegeben, welches das Eingangssignal des Quantisierers bereitstellt. Durch diese "Noise Shaping"-Struktur wird das durch den Quantisierer eingespeiste Rauschen im Nutzfrequenzbereich stark unterdrückt. Das Quantisierungsausgangssignal wird nun dem erfindungsgemäßen Digital/Analog-Umsetzer zugeführt, welcher ebenso wie der Quantisierer mit 6 Bit arbeitet, so daß das Quantisierungsrauschen unverändert bleibt, d. h. eine stark reduzierte Leistung im Nutzfrequenzbereich aufweist. Das Analogtiefpaßfilter mit der Übertragungsfunktion H_T (s) unterdrückt die Rauschleistung außerhalb des Nutzbandes. Unter der Voraussetzung, daß die Wortlänge der digitalen Eingangswerte y1 (k) größer 20 Bit beträgt, ist am Ausgang ein Signal-/Geräuschverhältnis von mehr als 120 dB erzielbar.

Claims (14)

1. Hochgenauer Digital/Analog-Umsetzer mit Decoder zur Umsetzung eines binären Digitalwortes der Länge w in einen analogen Strom- oder Spannungswert mittels Addition gewichteter Ströme, dadurch gekennzeichnet,
daß w Abtasthalteglieder (SH0 bis SH4) vorgesehen sind,
daß jedem Bit des binären Digitalwortes eines dieser Abtasthalteglieder zugeordnet ist,
daß diese Abtasthalteglieder mit einem Signalwert kleinstmöglichster Toleranz geladen sind, so daß sie einen der Wertigkeit des zugeordneten Bits entsprechenden hochpräzisen Strom- oder Spannungswert zu erzeugen bzw. zu schalten in der Lage sind und
daß die Abtasthalteglieder (SH0 bis SH4) entsprechend dem Binärwert des Eingangsdatenworts (A0 bis A4) angesteuert und ihre Ausgangswerte summiert werden.

2. Digital/Analog-Umsetzer nach Anspruch 1, dadurch gekennzeichnet,
daß ein einziger hochgenauer Stromschalter (I0) vorgesehen ist,
daß dieser Stromschalter einen Strom zu erzeugen bzw. zu schalten in der Lage ist, dessen Wert dem Stromwert für das niederwertigste Bit (SLB, B0) entspricht und
daß zur Ladung der einzelnen Abtastglieder deren Eingänge sukzessive mit dem Strom des Stromschalters bzw. mit den Summenwerten aus diesem Strom und den Ausgangswerten der den niederwertigeren Bits entsprechenden ab- oder zugeordneten Abtasthalteglieder beaufschlagt werden.

3. Digital/Analog-Umsetzer nach Anspruch 2 oder 1, dadurch gekennzeichnet, daß die Ladung der Abtasthalteglieder vor Inbetriebnahme des Umsetzers erfolgt.

4. Digital/Analog-Umsetzer nach Anspruch 1 oder 2, gekennzeichnet durch eine Ladung der einzelnen Abtasthalteglieder in der Reihenfolge beginnend beim Abtasthalteglied SH0 für das niederwertigste Bit (B0) aufsteigend bis zum Abtasthalteglied SH4 für das höchstwertigste Bit (MSB, B4).

5. Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine zyklische Ladung der Abtasthalteglieder.

6. Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Ladung der Abtasthalteglieder in einer Übertragungspause oder/und zwischen der Umsetzung zweier aufeinanderfolgender Digitalworte.

7. Digital/Analog-Umsetzer nach einem der Ansprüche 2-6, dadurch gekennzeichnet, daß die Ladung der einzelnen Abtasthalteglieder derart erfolgt, daß der Eingang des betreffenden Abtasthaltegliedes (SHI) mit der Summe der Ausgangswerte der Abtasthalteglieder der von i-1 niederwertigen Bits (SH0 bis SHi-1) und des Stromes des Stromschalters (I0) beaufschlagt wird.

8. Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Summation der von den einzelnen Abtasthaltegliedern geschalteten bzw. erzeugten Strömen mittels eines Summierers (Σ) erfolgt.

9. Digital/Analog-Umsetzer nach Anspruch 8, dadurch gekennzeichnet, daß dem Summierer (Σ) ein weiteres Abtasthalteglied (SH) nachgeschaltet ist, welches zyklisch im Takte der angelieferten Digitalworte getaktet wird.

10. Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ladung der Abtasthalteglieder (SH0 bis SH4) laufend automatisch während des Betriebes dann erfolgt, wenn das Eingangsdatenwort (A0 bis A4) die entsprechenden Binärwerte annimmt.

11. Digital/Analog-Umsetzer nach Anspruch 10, dadurch gekennzeichnet, daß die einzelnen Abtasthalteglieder (SHi) dann geladen werden, wenn die niederwertigsten Bits (LSB, A0 bis Ai-1) binär 1 und die dazu höherwertigeren Bits (MSB, Ai bis A4) binär 0 sind.

12. Digital/Analog-Umsetzer nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, daß der von dem Stromschalter (I0) geschaltete Strom mittels hochpräzisem Widerstand der Genauigkeit 0,005% und kleiner festgelegt ist.

13. Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, gekennzeichnet durch den Einsatz in einer Digital/Analog-Umsetzer-Anordnung, bei der das umzusetzende Digitalsignal mittels eines digitalen Interpolationsfilters überabgetastet wird, anschließend über ein Additionsglied einer Schleife zugeführt wird, die aus einer Ringkaskade eines digitalen Schleifenfilters und eines Quantisierers Q besteht, dessen Ausgang invertiert auf den Schleifeneingang zurückgeführt und direkt auf den Digital/Analog-Umsetzer- Eingang geführt wird, und wobei der Ausgang des Digital/Analog-Umsetzers mittels analogem Tiefpaßfilter gefiltert wird.

14. Digital/Analog-Umsetzer nach einem der Ansprüche 1-12, gekennzeichnet durch den Einsatz in der Rückkoppelschleife einer Analog/Digital-Umsetzer-Anordnung, wobei die Rückkoppelschleife aus der Kaskade eines Schleifenfilters, des Digital/Analog-Umsetzers und eines Analog/Digital-Umsetzers besteht, wobei die Differenz aus dem analogen Eingangssignal und dem Ausgangssignal des D/A- Umsetzers dem Schleifenfiltereingang zugeführt wird und die Umsetzer bezüglich des bandbegrenzten Eingangssignals mit Überabtastung betrieben werden.