DE102020102931A1 - Korrektureinheit für einen Analog-Digital-Wandler und ein selbstkorrigierender Analog-Digital-Wandler - Google Patents

Abstract

Eine Korrektureinheit für einen Analog-Digital-Wandler, ADC (10) ist offenbart. Der ADC (10) ist ausgebildet zum Wandeln eines Eingangssignals (Vin) mittels eines Vergleichs zu einem anfänglichen Referenzsignal (Viref), wobei die Wandlung Artefakte in einem digitalen Ausgangssignal (35) aufweist. Die Korrektureinheit umfasst: einen Digital-Analog-Wandler, DAC (110), eine Vergleichseinrichtung (120), einen Zähler (130) und einen Erzeuger (140). Der DAC (110) ist ausgebildet zum Wandeln des digitalen Ausgangsignals (35) des ADC (10) in ein analoges Signal (Vcon). Die Vergleichseinrichtung (120) ist ausgebildet zum Vergleichen des analogen Signals (Vcon) mit einem Referenzsignal (V2ref), wobei der Vergleich relativ zu dem Vergleich des ADC (10) invertiert ist, um die Artefakte des ADC (10) zu kompensieren. Der Zähler (130) ist ausgebildet, um solange aufwärts oder abwärts zu zählen, bis ein Ausgangssignal (125) der Vergleichseinrichtung (120) seinen Zustand ändert. Der Erzeuger (140) für das Referenzsignals (V2ref) nutzt ein Ausgangssignal (135) des Zählers (130) zum Erzeugen. Die Ausgabeeinrichtung (150) ist ausgebildet, um basierend auf dem Ausgangssignal (135) des Zählers (130) ein korrigiertes binäres Ausgangssignal auszugeben.

Description

• Die vorliegende Erfindung bezieht sich auf eine Korrektureinheit für einen Analog-Digital-Wandler (ADC), ein Verfahren zum Korrigieren von Artefakten in ADC, ein Verfahren zum Wandeln eines analogen Eingangssignals und insbesondere auf eine sich selbst-anpassende Korrektureinheit für zeitkontinuierliche ADCs.
• HINTERGRUND
• Analog-Digital-Wandler (A/D-Wandler oder ADC) übersetzen analoge elektrische Signale in digitale Informationen und stellen als Abtaster so eine zentrale Funktionalität für jede Art von moderner Signalverarbeitung dar. Für viele A/D-Wandler-Anwendungen ist eine fast ausschließlich digitale Implementierung wünschenswert, die die Nachteile von Oversampling-Wandlern (z.B. Sigma-Delta-Wandlern) mit ihren sehr hohen Taktraten in Bezug auf die Signalbandbreite sowie hohe Latenz vermeiden. Existierende robuste Wandlertopologien (z.B. Tracking-ADCs) sind mit ihrem relativ großen Analoganteil bezüglich Transistorgrößen zum einen für die Implementierung in modernen CMOS-Prozessen zunehmend ungeeignet und weisen zum anderen nur moderate Abtastraten und geringe Auflösungen auf.
• 9 zeigt einen konventionellen Tracking-ADC 10 zum Wandeln eines analogen Eingangssignals Vin in ein digitales Ausgangssignal. Der ADC umfasst: einen Digital-Analog-Wandler (DAC) 40 zum Erzeugen eines Referenzsignals Viref und einen Komparator (CMP) 20 zum Vergleichen des analogen Eingangssignals Vin mit dem Referenzsignal Viref. Der Komparator 20 erzeugt ein zweistufiges Ausgangsignals in Abhängigkeit davon, ob die Differenz der Eingangssignale positiv oder negativ ist. Außerdem umfasst der ADC einen Zähler 30 (Up/Down-Zähler), der solange aufwärts oder abwärts zählt, wie das zweistufige Ausgangssignals des Komparators 20 in einer der beiden Stufen (HIGH/LOW-Pegel) bleibt. Das Resultat wird als digitales Ausgangssignal b0, b1, ... bereitgestellt. Durch das Aufwärtszählen/Abwärtszählen kommt es somit zu einer Nachverfolgung (engl. tracking) des analogen Eingangssignals Vin.
• Der Tracking-ADC 10 generiert bei jedem Taktsignal einen digitalen Ausgangswert, wobei die maximale Taktfrequenz durch die Schaltzeit des Zählers 30 τ₂ , die Wandlungszeit des DACs 40 τ₃ sowie die Einschwingzeit des Komparators 20 τ_CMP oder τ₁ limitiert wird.
• Zur Grundfunktion wird der DAC 40 durch den Up/Down-Zähler 30 angesteuert. Der Zähler 30 wird dabei kontinuierlich mittels eines Taktsignals CLK betrieben. Der Wert des Zählers 30 wird beispielsweise solange erhöht bis das Referenzsignal Viref des DACs 510 das analoge Eingangssignal Vin überschreitet und das Ausgangssignal des Komparators 20 einen logischen „High“-Pegel anzeigt. Dieses Signal schaltet die Zählrichtung des Zählers 30 um und verringert in dem folgenden Taktzyklus den Zählerwert bis das erzeugte Referenzsignal Viref des DACs 40 das Eingangssignal Vin unterschreitet.
• Dieses Wandlungskonzept kann auch für kleinste Bauteile eingesetzt werden, wobei der bislang triviale Zählerblock durch einen digitalen Block ersetzt wird, der eine komplexe, algorithmische Einheit darstellt. Dieser digitale Block eignet sich für die Herstellung kleinster Bauteile.
• Dieser konventionelle Tracking-ADCs 10 ist nachteilig, da das Bit mit geringstem Stellenwert (LSB) sowie die Taktfrequenz des Zählers 30 die maximale Anstiegszeit sowie das Oszillieren des LSBs (Bit-Bobble) begrenzen. Die Auflösung des Tracking-ADCs wird daher praktisch durch die Eigenschaften des Komparators 20, insbesondere dessen Offsetspannung sowie der Linearität über dem Eingangsspannungsbereich, limitiert.
• Außerdem werden Artefakte durch das begrenzte lineare Verhalten des gezeigten ADCs erzeugt, wobei die Artefakte deterministisch durch die eigentliche Wandlung hervorgerufen werden können oder auch stochastisch durch äußere Einflussfaktoren wie Temperatur oder globale Prozessvariationen verursacht sein können.
• Es besteht ein Bedarf nach einer Korrektur eines digitalen Signals, um diese Artefakte effizient zu beseitigen, wobei eine hohe Genauigkeit bei gleichzeitig hoher Abtastrate erzielbar sein soll.
• KURZBESCHREIBUNG DER ERFINDUNG
• Zumindest ein Teil der obengenannten Probleme wird durch eine Korrektureinheit zum Kompensieren von Artefakten einer Wandlung eines ADC nach Anspruch 1, einen selbstkorrigierenden Analog-Digital-Wandler nach Anspruch 9, ein Verfahren zum Kompensieren von Artefakten nach Anspruch 11 und ein Verfahren zum Wandeln nach Anspruch 12 gelöst. Die abhängigen Ansprüche beziehen sich auf vorteilhafte Weiterbildungen der Gegenstände der unabhängigen Ansprüche.
• Die vorliegende Erfindung bezieht sich auf eine Korrektureinheit zum Kompensieren von Artefakten einer Wandlung eines Analog-Digital-Wandler, ADC, wobei der ADC ausgebildet ist zum Wandeln eines Eingangssignals in ein digitales Ausgangssignal unter Nutzung eines Vergleichs mit einem anfänglichen Referenzsignal. Die Korrektureinheit umfasst: einen Digital-Analog-Wandler, DAC, eine Vergleichseinrichtung, einen Zähler, einen Erzeuger und eine Ausgabeeinrichtung. Der DAC ist ausgebildet zum Wandeln des digitalen Ausgangsignals des ADC in ein analoges Signal. Die Vergleichseinrichtung ist ausgebildet zum Vergleichen des analogen Signals mit einem Referenzsignal, wobei der Vergleich relativ zu dem Vergleich des ADC invertiert ist, um die Artefakte des ADC zu kompensieren. Der Zähler ist ausgebildet, um solange aufwärts oder abwärts zu zählen, bis ein Ausgangssignal der Vergleichseinrichtung seinen Zustand ändert. Der Erzeuger ist ausgebildet zum Erzeugen des Referenzsignals basierend auf einem Ausgangssignal des Zählers. Die Ausgabeeinrichtung ist ausgebildet, um basierend auf dem Ausgangssignal des Zählers ein korrigiertes binäres Ausgangssignal auszugeben.
• Der ADC kann Folgendes aufweisen: eine weitere Vergleichseinrichtung zum Vergleichen des analogen Eingangssignals mit dem anfänglichen Referenzsignal, einen weiteren Zähler, der ausgebildet ist, um solange aufwärts und abwärts zu zählen, bis ein Ausgangssignal der weiteren Vergleichseinrichtung seinen Zustand ändert, und einen weiteren Erzeuger für das anfängliche Referenzsignal. Optional umfasst die Korrektureinheit in Bezug auf den so definierten ADC baugleiche Komponenten, d.h. die Vergleichseinrichtung ist baugleich zur weiteren Vergleichseinrichtung und/oder der Zähler ist baugleich zum weiteren Zähler und/oder der Erzeuger ist baugleich zu dem weiteren Erzeuger, sodass der ADC und die Korrektureinheit gleiche Artefakte, aber infolge des invertierten Vergleichs mit entgegengesetzter Wirkung erzeugen. Dadurch werden die Artefakte kompensiert. Ein Vorteil hiervon besteht darin, dass dies eine parallele Arbeitsweise der beiden gegenläufigen Wandlungen und somit einen hohen Datendurchsatz erlaubt. Baugleiche Komponenten sind beispielsweise Komponenten die gleiche Charakteristiken bzw. gleiche Kennlinien (bis auf übliche Fertigungstoleranzen) aufweisen.
• Optional umfassen die Vergleichseinheit und die weitere Vergleichseinheit baugleiche Komparatoren, wobei das Referenzsignal an der Vergleichseinheit im Vergleich zu dem anfänglichen Referenzsignal an der weiteren Vergleichseinheit an zueinander invertierten Eingängen des jeweiligen Komparators anliegen. Ausführungsbeispiele sollen nicht hinsichtlich der genutzten Polarität einschränkend sein, d.h. eines der Referenzsignale kann an dem „+“-Eingang und das Andere an dem „-“-Eingang koppeln oder umgekehrt.
• Optional umfasst die Ausgabeeinrichtung weiter einen Tiefpassfilter, der ausgebildet ist, um aus einem Ausgangssignal des Zählers das binäre korrigierte Ausgangssignal zu erzeugen.
• Optional umfasst die Korrektureinheit einen weiteren Tiefpassfilter, der ausgebildet ist, um ein Ausgangssignal des ADCs einer Tiefpassfilterung zu unterziehen.
• Optional umfasst die Tiefpassfilterung im Tiefpassfilter und/oder im weiteren Tiefpassfilter eine Mittelwertbildung.
• Optional umfasst der Erzeuger einen Digital-Analog-Wandler (DAC), der ausgebildet ist, um basierend auf Ausgangszählwerte des Zählers das Referenzsignal derart zu erzeugen, sodass es sich entsprechend der Ausgangszählwerte stufenweise erhöht oder verringert. Es entsteht somit eine Treppenform für das Referenzsignal.
• Optional sind der ADC und die Korrektureinheit jeweils ein Nachverfolgungswandler (sogenannter „tracking-ADC“).
• Ausführungsbeispiele beziehen sich auch auf einen selbstkorrigierender Analog-Digital-Wandler mit einer zuvor beschriebenen Korrektureinheit und einer Zeitmultiplexeinheit. Die Korrektureinheit bildet gleichzeitig den ADC mit dem DAC, der Vergleichseinrichtung, dem Zähler und dem Erzeuger. Die Zeitmultiplexeinheit umfasst die folgenden Eingänge: einen Eingang für das analoges Eingangssignal, einen Eingang für das analoge Signal von dem DAC, einen Eingang für das Referenzsignal und einen Eingang für Ausgangssignal des Zählers. Die Zeitmultiplexeinheit ist ausgebildet, um alternierend die Korrektureinheit wie folgt zu nutzen:
• in einer Abtastperiode:
  • zur Erzeugung des digitalen Ausgangssignals, wobei der Eingang für das analoge Eingangssignal mit einem ersten Eingang der Vergleichseinrichtung verbunden ist, der Eingang für das Referenzsignal mit einem zweiten Eingang der Vergleichseinrichtung verbunden ist und der Eingang für das Ausgangssignal mit einer Signalleitung zu dem DAC verbunden ist; und
• in einer Korrekturperiode:
  • zur Korrektur des digitalen Ausgangssignals und zur Ausgabe eines korrigierten Ausgangssignals, wobei der Eingang für das digitale Ausgangssignal mit einer Ausgabeeinrichtung verbunden ist, der Eingang für das analoge Signal mit dem zweiten Eingang der Vergleichseinrichtung verbunden ist und der Eingang für das Referenzsignal mit dem ersten Eingang der Vergleichseinrichtung verbunden ist.
• Somit agieren die nur einmal ausgebildeten Komponenten (DAC, die Vergleichseinrichtung, der Zähler, der Erzeuger) in unterschiedlichen Zeitperioden entweder als Abtaster oder als Korrektureinheit. Es versteht sich, dass ein Zwischenspeichern des Abtastresultats in der Abtastperiode erforderlich sein kann, um das abgetastete Signal nicht zu verlieren. Hierzu kann ein Speicher und/oder eine Halteschaltung vorgesehen sein. Diese Ausführungsform bietet den Vorteil, dass eine sehr genaue Kompensation möglich wird, da identische Komponenten mit identischen Kennlinien genutzt werden.
• Optional stellen der erste Eingang und der zweite Eingang der Vergleichseinrichtung zueinander invertierte Eingänge eines Komparators dar. Die Erfindung soll wiederum nicht auf eine bestimmte Wahl der Polarität eingeschränkt werden. Das anfängliche Referenzsignal kann beim Abtasten an einem der beiden Eingänge des Komparators anliegen. Wichtig ist nur, dass in der Korrekturperiode das Referenzsignal dann an dem entsprechend anderen (invertierten) Eingang anliegt.
• Ausführungsbeispiele beziehen sich auch auf ein Verfahren zum Kompensieren von Artefakten einer Wandlung eines Analog-Digital-Wandler, ADC, wobei der ADC ausgebildet ist zum Wandeln eines Eingangssignals in ein digitalen Ausgangssignal unter Nutzung eines Vergleichs mit einem anfänglichen Referenzsignal. Das Verfahren umfasst:
• - Wandeln des digitalen Ausgangsignals des ADC in ein analoges Signal;
• - Vergleichen des analogen Signals mit einem Referenzsignal, wobei der Vergleich relativ zu dem Vergleich des ADC invertiert wird, um die Artefakte des ADC zu kompensieren;
• - Aufwärtszähler oder Abwärtszählen bis ein Ausgangssignal der Vergleichseinrichtung seinen Zustand ändert;
• - Erzeugen des Referenzsignals basierend auf einem Ausgangssignal des Zählers; und
• - Ausgeben eines korrigierten binären Ausgangssignals basierend auf dem Ausgangssignal des Zählers.
• Weitere Ausführungsbeispiele beziehen sich auch auf ein Verfahren zum Wandeln eines analogen Eingangssignals mit integrierter Korrektur von Artefakten. Das Verfahren umfasst:
• Erzeugen eines digitalen Ausgangssignals in einer Abtastperiode durch die folgenden Schritte:
  • - Vergleichen des analogen Eingangssignals mit einem anfänglichen Referenzsignal,
  • - Aufwärtszählen oder Abwärtszählen bis ein Ausgangssignal der Vergleichseinrichtung seinen Zustand ändert, und
  • - Erzeugen des Referenzsignals basierend auf einem Ausgangssignal des Zählers; und
• Korrigieren des digitalen Ausgangssignals in einer Korrekturperiode unter Nutzung gleicher Hardwarekomponenten wie beim Erzeugen des digitalen Ausgangssignals durch die folgenden Schritte:
• - Wandeln des digitalen Ausgangsignals in ein analoges Signal;
• - Vergleichen des analogen Signals mit einem Referenzsignal, wobei der Vergleich relativ zu dem Vergleich in der Abtastperiode invertiert wird, um die in der Abtastperiode erzeugten Artefakte zu kompensieren;
• - Aufwärtszählen oder Abwärtszählen bis ein Ausgangssignal aus dem Vergleichen seinen Zustand ändert;
• - Erzeugen des Referenzsignals basierend auf einem Ausgangssignal des Zählens; und
• - Ausgeben eines korrigierten binären Ausgangssignals basierend auf dem Ausgangssignal des Zählens.
• Es versteht sich, dass die Abtastperiode und die Korrekturperiode zeitlich nicht überlappen, sodass das Abtasten und Korrigieren zeitlich nacheinander ausgeführt werden.
• Ausführungsbeispiele lösen zumindest einen Teil der eingangs erwähnten Probleme durch eine erneute Wandlung des analogen Signals, wobei aber die Eingänge am Komparator vertauscht werden und dadurch eine Invertierung erreicht wird. Als Folge bildet ein korrigierter Mittelwert das analoge Eingangssignal als diskrete Repräsentation korrekt ab. Insbesondere erfüllt eine sich selbst-anpassende Korrektureinheit („Self-Adaptive-Correction-Unit“) die Aufgabe, ein digitales Signal eines nichtlinearen ADCs (speziell eines „Oversampled Tracking ADC“; Nachfolge-Analog-Digital-Wandler mit Überabtastung) zu korrigieren.
• Der Grund für die korrekte Kompensation liegt darin, dass bei beiden Wandlungen die Artefakte infolge der Nichtlinearitäten zwar auftreten, sie laufen aber infolge der Invertierung gegenläufig zueinander. Daher werden sowohl Artefakte der analog-digital-Wandlung als auch stochastischen Einflussgrößen korrigiert. Daher definiert unter Anwendung der „Self-Adaptive-Correction-Unit“ die inverse Funktion der eigentlichen analog-digital-Wandlung die Parameter, welche zur Korrektur des digitalen Ausgangssignals erforderlich sind. Die Betrachtung des rein digitalen Eingangssignals ist hierbei wichtig, wodurch die eigentliche Umkehrfunktion lediglich auf die Nichtlinearitäten angewendet wird. Dies führt dazu, dass eine inverse analog-digital-Wandlung des digitalen Eingangssignals ein diskretisiertes und quantisiertes, digitales Ausgangssignal ohne Nichtlinearitäten bereitstellt.
• Figurenliste
• Die Ausführungsbeispiele der vorliegenden Erfindung werden besser verstanden anhand der folgenden detaillierten Beschreibung und den beiliegenden Zeichnungen der unterschiedlichen Ausführungsbeispiele, die jedoch nicht so verstanden werden sollten, dass sie die Offenbarung auf die spezifischen Ausführungsformen einschränken, sondern lediglich der Erklärung und dem Verständnis dienen.
• 1 zeigt eine Korrektureinheit für einen Analog-Digital-Wandler (ADC) gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
• 2 zeigt ein weiteres Ausführungsbeispiel für einer Korrektureinheit zusammen mit einem ADC.
• 3 veranschaulicht eine Zeitmultiplexeinheit, die in einem ADC mit integrierter Korrektur gemäß Ausführungsbeispielen nutzbar ist.
• 4A, 4B veranschaulichen das zeitliche Signalverhalten einer Komparator-Überabtastung, die gemäß Ausführungsbeispielen mit und ohne Sprunggenerierung durchgeführt wird.
• 5A, 5B zeigen Resultate des Wandlungsschemas gemäß Ausführungsbeispielen, wobei der ADC 1 LSB in der 5A und 0.5 LSB in der 5B nutzt.
• 6A,6B veranschaulichen eine „Overdrive Dispersion“ eines Komparators für ein Referenzwert Vref durch Anlegen einer zeitbezogenen Spannungsrampe.
• 7A-7D veranschaulichen die deterministische Nichtlinearität im varianten System eines Nachverfolgerwandlers mit Überabtastung.
• 8 zeigt ein Flussdiagramm für ein Verfahren zum Kompensieren von Artefakten einer Wandlung eines ADC gemäß weiterer Ausführungsbeispiele.
• 9 zeigt einen konventionellen Tracking-ADC
• DETAILLIERTE BESCHREIBUNG
• 1 zeigt eine Korrektureinheit für einen Analog-Digital-Wandler (ADC) 10, wie er beispielsweise in der 9 dargestellt und beschrieben wurde. Der ADC 10 erzeugt bei einer Wandlung Artefakte in seinem digitalen Ausgangssignal 35. Die Korrektureinheit aus der 1 umfasst: einen Digital-Analog-Wandler (DAC) 110, eine Vergleichseinrichtung 120 (z.B. einen Komparator), einen Zähler 130, einen Erzeuger 140 und eine Ausgabeeinrichtung 150. Der DAC 110 ist ausgebildet, um das digitale Ausgangsignal des Analog-Digital-Wandlers 10 in ein analoges Signal Vcon zu wandeln. Der Komparator 120 ist ausgebildet, um das analoge Signal Vcon mit einem Referenzsignal V2ref zu vergleichen. Der Zähler 130 ist ausgebildet, um solange aufwärts oder abwärts zu zählen, bis ein Ausgangssignal des Komparators 120 seinen Zustand ändert. Der Erzeuger 140 ist ausgebildet, um das Referenzsignals V2ref basierend auf einem Ausgangssignal des Zählers 130 zu erzeugen und ist, wie auch im ADC 10 (siehe 9), beispielhaft durch einen weiteren DAC gegeben. Die Ausgabeeinrichtung 150 ist ausgebildet, um basierend auf dem Ausgangssignal des Zählers 130 ein korrigiertes binäres Ausgangssignal b0, b1, ... auszugeben.
• Im Vergleich zum ADC 10, der das digitale Ausgangssignal 35 liefert, ist der beispielhafte Komparator 120 invertiert, d.h. die Signalleitung 145 für das Referenzsignal V2ref ist beispielsweise auf dem „+“-Eingang und die Signalleitung 115 für das analoge Signal Vcon ist auf dem „-“-Eingang des Komparators 120, während die Polarität am ADC 10 umgekehrt war (vgl. 9). Daher führen beide Komparatoren 20, 120 einen inversen Vergleich durch bzw. die analog-digital-Wandlung wird invertiert ausgeführt.
• Ausführungsbeispiele beziehen sich insbesondere auf zwei Ausgestaltungen:
1. (i) der ADC 10 und der Korrektur-ADC (mit dem Komparator 120, dem Zähler 130, dem Erzeuger 140 aus der 1) sind verschiedenen Komponenten, vorteilhafterweise aber baugleich, oder
2. (ii) es handelt sich nur um einen ADC, der zunächst wandelt und über eine Rückkopplung in einem Folgeschritt eine Korrektur durch die „inverse“ Wandlung der zuvor wandelten Daten durchführt.
• 2 zeigt ein Ausführungsbeispiel für die erste Ausgestaltung (i). In dem gezeigten Ausführungsbeispiel sind der ADC 10 und der Wandler der Korrektureinheit unterschiedliche Baugruppen bzw. Stufen eines sich adaptiv selbstkorrigierenden Wandlers, wie er in der 2 dargestellt ist.
• Der ADC 10 umfasst den Komparator 20, den Zähler 30 und einen Digital-Analog-Wandler (DAC) als Erzeuger 40. Der Erzeuger 40 erzeugt ein anfängliches Referenzsignal Viref, welches über eine Signalleitung 45 dem Negativeingang („-“) des Komparators 20 zugeführt wird. Der Komparator 20 umfasst weiterhin einen positiven Eingang („+“), über den das analoge Eingangssignal Vin über die Signalleitung 15 eingegeben wird. Das anfängliche Referenzsignal Viref unterscheidet sich im Allgemeinen von dem Referenzsignal V2ref. Diese Stufe kann identisch zu dem Wandler aus der 9 aufgebaut sein, sodass auch hier der Zähler 30 ein binäres Ausgangssignal erzeugt, welches über die Signalleitung 35 an die Korrektureinheit weitergeleitet wird, wobei die Korrektureinheit, wie in der 1 dargestellt, aufgebaut sein kann.
• Der Erzeuger 140 ist in diesem Ausführungsbeispiel ebenfalls durch einen DAC gebildet, der ein analoges Spannungssignal (oder Stromsignal) aus den binären Signalen b0, b1, ... erzeugt, wie sie durch den Zähler 130 durch Hoch- bzw. Herunterzählen basierend auf dem Ausgangssignal 125 des Komparators 120 erzeugt wird. Das Ausgangssignal des Zählers 130 wird außerdem als binäres Signal über eine Ausgangsleitung 135 der Ausgabeeinheit 150 zugeführt. Die Ausgabeeinheit 150 umfasst beispielsweise einen Tiefpassfilter, der wiederum eine beispielhafte Mittelwertbildung des binären Ausgangssignals des Zählers 130 durchführt.
• Die Korrektureinheit umfasst in diesem Ausführungsbeispiel einen weiteren Tiefpassfilter 155, der beispielsweise einen Mittelwert aus dem binären Ausgangssignal 35 aus dem ADC 10 bildet und das resultierende binäre Signal dem DAC 110 zuführt. Der DAC 110 erzeugt, wie in der 1 ebenfalls beschrieben, ein analoges Ausgangssignal V_con, welches über die Signalleitung 115 dem Negativeingang (-) des Komparators 120 zugeführt wird. Wie in der 1 beschrieben, vergleicht der Komparator 120 dieses analoge Signal Vcon mit dem Referenzsignal V2ref, welches über die Signalleitung 145 von dem Erzeuger 140 zu dem Komparator 120 geführt wurde.
• Bei dem Gesamtsystem handelt es sich daher um einen Wandler mit vorgeschalteten ADC 10 („Oversampled Tracking ADC“) und einer nachgeschalteten Korrektureinheit („Self-Adaptive-Correction-Unit“). Das System umfasst somit zwei Stufen in einer Pipeline-Konfiguration (durch gestrichelte Linie in 2 dargestellt). Die erste Wandlerstufe wandelt das zeitkontinuierliche Eingangssignal Vin mittels ADC 10, wodurch deterministische und stochastische Nichtlinearitäten im digitalen Ausgangscode entstehen.
• Der digitale Ausgangscode 35 wird in dem weiteren Tiefpassfilter 155 gefiltert, z.B. mit Hilfe einer Mittelwertbildung zwischen den Extrema. Im weiteren Schritt wird das digitale Ausgangsignal b0, b1, ... der ersten Wandlerstufe als analoges Eingangssignal mittels des DAC 110 für die zweite Wandlerstufe bereitgestellt.
• Die zweite Wandlerstufe ist die Korrektureinheit („Self-Adaptive-Correction-Unit“) und führt die gleiche Wandlung („Oversampled Tracking ADC“) als inverses System aus. Die inverse Wandlung nach gleichem Schema der ersten Wandlerstufe weist die gleichen deterministischen und stochastischen Nichtlinearitäten wie die erste Wandlerstufe auf - allerdings als inverse Funktion.
• Der korrigierte digitale Ausgangscode kann durch Mittelwertbildung generiert werden (im Ausgabefilter 150). Eine zuvor generierte zeitliche Verschiebung als ein Beispiel für die Artefakte der ersten Wandlerstufe wird somit korrigiert (rückgängig gemacht), womit der Ausgang der zweiten Wandlerstufe das zeitkontinuierliche analoge Eingangssignal bis auf den Quantisierungsfehler exakt als diskretes digitales Ausgangssignal abbildet.
• 3 zeigt eine beispielhafte Ausgestaltung einer Zeitmultiplexeinheit 160, die beispielsweise zur Umsetzung der zweiten Ausgestaltung (ii) gemäß weiterer Ausführungsbeispiele genutzt werden kann. Bei dieser Ausgestaltung wird zur Korrektur der gleiche AD-Wandler genutzt, wie er auch zur ursprünglichen Wandlung des analogen Eingangssignal Vin verwendet wurde. Dieser eine AD-Wandler umfasst die Komponenten: Komparator 120, Zähler 130 und Erzeuger 140 (wie sie auch in der 1 dargestellt sind). Um den gleichen Wandler für beide Aufgaben zu nutzen, kann ein Zeitmultiplex implementiert werden, wobei die Signalleitungen derart geschaltet werden, dass in einer zweiten Zeitperiode eine Korrektur einer Wandlung aus einer vorherigen ersten Zeitperiode durchgeführt werden kann. Hierzu kann die Zeitmultiplexeinheit 160 aus der 3 genutzt werden.
• Die Zeitmultiplexeinheit 160 umfasst dazu einen Eingang für das zu wandelnde analoge Eingangssignal Vin. Außerdem umfasst die Zeitmultiplexeinheit 160 einen Eingang für die Signalleitung 115 für das analoge Signal Vconv, die die Verbindungssignalleitung zwischen den DAC 110 und dem Komparator 120 aus der 1 bildet. Als weitere Eingangssignalleitung umfasst die Zeitmultiplexeinheit 160 die Referenzsignalleitungen 145 für die Referenzsignal Viref, V2ref, die von dem Erzeuger 140 zu dem Komparator 120 führt. Schließlich umfasst die Zeitmultiplexeinheit 160 einen Eingang für die Ausgangssignalleitung 135. Als Ausgänge umfasst die Zeitmultiplexeinheit 160: eine Verbindung zu der Ausgabeeinheit 150 und Ausgänge, die an dem Positiveingang (+) des Komparators 120 und an den Negativeingang (-) des Komparators 120 koppeln.
• Die Zeitmultiplexeinheit 160 ist ausgebildet, um beispielsweise in einer ersten Zeitperiode T1 (Abtastperiode) folgende Verbindungen herzustellen:
• - die Eingangssignalleitung Vin mit dem Positiveingang (+) des Komparators 120,
• - die Referenzsignalleitung 145 mit dem Negativeingang (-) des Komparators 120,
• - die Ausgangssignalleitung 135 mit der binären Eingangssignalleitung 35.
• In einer zweiten Zeitperiode T2, die auf die erste Zeitperiode T1 folgt und auch als Korrekturperiode bezeichnet werden kann, werden beispielsweise folgende Verbindungen hergestellt:
• - die analoge Eingangssignalleitung 115 mit dem analogen Signal Vconv mit dem Negativeingang (-) des Komparators 120,
• - die Referenzsignalleitung 145 (Viref, V2ref) mit dem Positiveingang (+) des Komparators 120,
• - die Ausgangssignalleitung 135 mit der Ausgabeeinheit 150.
• Auf diese Weise wird in der Abtastzeitperiode T1 das analoge Eingangssignal V_in zunächst abgetastet und in einer darauffolgenden Korrekturperiode T2 das Resultat der Abtastung unter Nutzung der gleichen Komponenten (das heißt des Komparators 120, des Zählers 130 und des Erzeugers 140) korrigiert. Zur Kompensation der Artefakte wird in der Korrekturperiode die Polarität an dem Komparator 120 geändert bzw. die dort ankommenden Eingangsleitungen vertauscht, sodass die bereits besprochenen Artefakte in der entgegengesetzten Richtung wirken und so eine Kompensation erreicht wird.
• 4A veranschaulicht das zeitliche Signalverhalten einer Komparator-Überabtastung ohne Sprunggenerierung (oben) und 4B mit Sprunggenerierung 21 (unten). Ausführungsbeispiele können nach Bedarf beide Möglichkeiten nutzen (in dem ADC 10 bzw. in der Korrektureinheit), um ein schnelleres Folgen eines Eingangssignals Vin zu erreichen. Falls der ADC 10 einen separaten Wandler darstellt, versteht es sich, dass auch die Korrektureinheit die gleiche Überabtastung aufweist, um die Eliminierung der Artefakte gemäß Ausführungsbeispielen zu erreichen.
• 4A zeigt ein Oszillieren des Referenzsignals Vref um das analoge Eingangssignal Vin herum und das Komparator-Ausgangssignal 25, 125 (CMP_out) hat eine Zeitdauer τ₁ . 4B zeigt die Nutzung eines Sprunges 21 im Referenzsignals Vref (d.h. Viref oder V2ref), wodurch die Zeitdauer τ₁ sich deutlich verkürzt. Das bedeutet gleichzeitig, dass gemäß Ausführungsbeispielen deutlich höhere Frequenzen des Eingangssignals Vin abgetastet werden können (da Vref schneller ansteigen/fallen kann). Im anderen Tracking-ADCs begrenzen die physikalischen Eigenschaften des Komparators (Auflösung und Verzögerungszeit) mögliche Referenzsignale. Diese Begrenzungseigenschaften des Komparators 20 können genutzt werden, wenn ein Referenzsignal Vref verwendet wird, dessen Update-Rate deutlich über der Update-Rate des Komparators 20 liegt, sodass eine Überabtastung erfolgt. Der Komparator 20 stellt immer dann ein Ausgangssignal bereit (z.B. eine Pegeländerung), wenn sich die Referenz Vref innerhalb der Verzögerungszeit τ₁ des Komparators 20 bewegt. Es wird somit ein Vielfaches der Update-Rate benötigt.
• Dieses Verhalten führt dazu, dass der Komparator 20 immer eine Abtastrate generiert, die sich auf das doppelte der minimal möglichen Verzögerungszeit des Komparators 20 bezieht. Wobei die doppelte Verzögerungszeit dadurch zustande kommt, dass bei Überschreiten des analogen Eingangssignals Vin nach Umschalten dieselbe Zeit verstreichen muss, die das Referenzsignal Vref zur Überschreitung benötigt hat. Um die Abtastrate auf die minimale Verzögerungszeit des Komparators 20 zu synchronisieren, hat sich herausgestellt, dass mittels eines bekannten Versatzes ein Sprung 21 generiert werden kann, der genau diesem Überschreiten entspricht. Dieser Sprung/Versatz 21 gibt an, wie sehr das Minimum des Referenzsignals Vref von Vin abweicht und kann durch ein vorbestimmtes Pilotsignal oder durch Mittelwertbildung der Extremwerte bestimmt werden und liefert einen Korrekturwert.
• Die Informationsdichte kann außerdem durch eine Verringerung des LSBs (LSB; engl. Least Significant Bit) des generierten Referenzsignals Vref erhöht werden. Dadurch wird die Auflösung (verglichen mit dem des konventionellen Tracking-ADCs) erhöht. Hierdurch kann die Stufenhöhe geändert werden, sodass dies ebenfalls eine größere Steigung des analogen Eingangssignals Vin ermöglicht.
• Der Nachteil der Tracking-ADCs infolge des sogenannten Bit-Bobble (ein instabiler, ständig variierender digitaler Ausgang, d.h. das Ausgangssignal springt jedes Mal hin und her) kann durch eine höhere Anzahl der Referenzschritte innerhalb des Abtast-Intervalls τ₁ des ADCs eliminiert werden. Infolge des Eliminieren des „Bit-Bobble“ können Ausgangswerte sowohl für die steigenden als auch für die fallende Referenzflanke gewonnen werden.
• Verglichen mit den anderen Tracking-ADCs kann die Update-Rate des Komparators 20 vollständig ausgenutzt werden. Steigende und fallende Signale können mit doppelter Abtastrate abgetastet werden.
• Ein weiterer Vorteil betrifft - wie gesagt - die Vergrößerung der erreichbaren Auflösung. Die Auflösung eines Komparators 20 hängt von dessen sogenannten „Overdrive Dispersion“ ab (siehe unten 6A, 6B) und bestimmt dessen Genauigkeit. Um dieser Problematik entgegenzuwirken, werden Techniken benötigt, die es ermöglichen, fehlende Genauigkeit im Analogbereich durch digitale Operationen zu kompensieren. Hierzu nutzen Ausführungsbeispiele die Überabtastung.
• Wenn zusätzlich zur beschriebenen Überabtastung die Auflösung des Referenzsignals Vref erhöht wird, wird ebenfalls das Bezugssystem innerhalb des Abtast-Intervalls des ADCs geändert (siehe unten 5A, 5B). Da der Komparator 20 immer dann ein Ausgangssignal 25 liefert, wenn seine spezifischen Verstärkungsintervalle bezüglich seiner Update-Rate erreicht sind, führt die einfache Erhöhung zwar zu höheren Zählwerten, aber letztendlich wären diese ein Vielfaches der eigentlichen Auflösung. Das analoge Eingangssignal Vin befindet sich aber häufig zwischen den Verstärkungsintervallen des Komparators 20, wozu eine hohe Auflösung zu generieren ist. Dies kann durch eine entsprechende Algorithmik erreicht werden.
• Ist beispielsweise der vorangegangene Wert bestimmt und korrigiert, ist es nun möglich, diesen als Offset 21 in den Zähler 30 zu initialisieren. Das erneute Zählintervall findet nach der Korrektur mit einem deutlich ähnlicheren Wert bezüglich des analogen Eingangssignals Vin statt. Das Erreichen des nächsten Komparatorintervalls erfordert somit weniger Zählschritte. Dies ist immer in Bezug zum analogen Eingangssignal Vin zu verstehen. Letztendlich kann durch diese Algorithmik die absolute Auflösung des Komparators 20 zwar nicht erhöht werden, aber die relative Auflösung in Bezug auf vorangegangene Werte digital erhöht werden.
• 5A, 5B zeigen Resultate des Wandlungsschemas gemäß Ausführungsbeispielen, wobei der ADC 1 LSB in der 5A und 0.5 LSB in der 5B nutzt. Die zu wandelnde Eingangsspannung Vin, die Komparatordurchlaufzeit (τ_CMP ) und der Spannungs-Referenzwert des Bits mit geringstem Stellenwert (VLSB) sind in beiden Fällen unverändert.
• Verglichen mit anderen ADCs ist die Referenzwertbildung innerhalb eines Komparatorintervalls τ_CMP bei Ausführungsbeispielen doppelt so hoch. Bei zusätzlicher Halbierung des LSBs führt dies zu einer höheren Varianz der Ausgangswerte, da diese in Relation zueinander stehen. So ändert sich zum Beispiel der Mittel-Wert deutlich früher bei anderen ADCs.
• Im Folgenden sollen deterministische und stochastische Nichtlinearitäten von zeitkontinuierlichen ADCs näher erläutert werden, die die Artefakte verursachen und die durch die Korrektureinheit gemäß Ausführungsbeispielen beseitigt oder zumindest unterdrückt werden sollen.
• Das zuvor beschriebene Wandlungskonzept des „Oversampled Tracking ADCs“, sowie des anderen, klassischen Tracking ADCs lässt sich in die Gruppe der zeitkontinuierlichen Wandlerkonzepte einteilen. Dies sind keine sogenannten Abttast-Halte-Systeme (Sample & Hold System), sondern Systeme, die analoge Eingangssignale kontinuierlich wandeln. Eine Diskretisierung oder Abtastung kann somit ausschließlich durch das Intervall der Referenzwertbildung stattfinden. Des Weiteren bedeutet dies auch, dass das zeitkontinuierliche analoge Eingangssignal Vin zusammen mit einem analogen Referenzsignal Viref an einer analogen Vergleichseinrichtung anliegt, die einen 1-Bit digitalen Wert (größer oder kleiner) ausgibt (siehe Signal CMP_out in 4A... 5B). In den meisten Fällen wird diese analoge Vergleichseinheit als analoger Komparator ausgeführt (Komparator 20,120), dessen Aufgabe darin besteht das zeitkontinuierliche analoge Eingangssignal Vin mit diskreten analogen Referenzwerten, gebildet innerhalb eines vorgegeben Zeitintervalls, zu vergleichen.
• Bedingt durch das zeitkontinuierliche Wandlerkonzept besteht eine Anforderung an den Komparator 20,120 darin, die Fähigkeit zu haben, eine Vielzahl von Referenzwerten Vref mit dem Eingangssignal Vin zu vergleichen. Dabei ist es vorteilhaft, dass die Anzahl der Referenzwerte die Auflösung sowohl im Intervall (Zeitbereich) als auch im Spannungsbereich bestimmt. Eine Kenngröße zur Definition der Auflösung ist die maximale „Overdrive Dispersion“, welche in einem zeitlich varianten System beschreibt, wieviel Offset (ΔV) für eine Vielzahl von Vergleichswerten (V_ref) benötigt wird, um das Ausgangssignal 125, 25 (CMP_out) des Komparators 120, 20 zu invertieren. Die „Overdrive Dispersion“ definiert bedingt durch diese Ansicht somit ebenfalls das Verhalten der „Verzögerungszeit“ τ_CMP des Komparators 120, 20 für zeitkontinuierliche Signale.
• 6A veranschaulicht „Overdrive Dispersion“ eines Komparators 120, 20 für einen Referenzwert Vref durch Anlegen einer zeitbezogenen Spannungsrampe V_ramp. Die Werte ΔV und Δt definieren den Zusammenhang der „Overdrive Dispersion“, wobei ΔV den Offset als zum Überschreiten der Referenzspannung Vref und Δt den resultierenden zeitlichen Zusammenhang bis zum Umschalten des Komparatorsignals Vout (Ausgangssignal 125, 25) darstellt.
• 6B zeigt die zeitliche Verzögerungen Δt[i] zwischen den Schnittpunkten mehrerer Referenzspannungen V_ref [i] und der Spannungsrampe V_ramp zu den Mittelwerten der korrespondierenden Ausgangssignale Vout [i].
• 6A veranschaulichen somit die Auswirkung der „Overdrive Dispersion“ für ein konstantes Signal V_ref und ein ansteigendes zeitkontinuierliches Signal V_ramp. Bei einem einzigen Referenzwert Vref entspricht dies nur einem Offset ΔV. Vergleicht man nun aber (siehe 6B) die zeitliche Verzögerung einer Vielzahl von Referenzwerten, kann die Linearität/Nichtlinearität bedingt durch die „Overdrive Dispersion“ des Komparators dargestellt werden. Im mittleren Bereich ist das Verhalten der Kurve nahezu linear, wird aber an den Endpunkten - wenn z.B. Vref in die Nähe von Vout in 6A oder in die Nähe der Abszisse kommt - zunehmend nichtlinear. Innerhalb des vorgestellten zeitkontinuierlichen Wandlerkonzeptes kann die eindeutig bestimmbare Nichtlinearität durch die unterschiedliche Ausbreitungsverzögerung des Komparators 120, 20 verursacht werden. Die Nichtlinearität bezieht sich hierbei auf konstante analoge Eingangssignale Vin welche mittels Komparator 120, 20 mit zeitkontinuierlichen Referenzspannungen Vref verglichen werden. Dies sind die deterministischen Nichtlinearitäten bedingt durch „Overdrive Dispersion“ im konstanten System, die eine Ursache für die Artefakte darstellen, die Ausführungsbeispiele eliminieren/kompensieren sollen.
• Zusammengefasst bestimmt die maximale Offsetspannung ΔV_max die mögliche Auflösung des Komparators V_LSB. Die korrespondierende maximale zeitliche Verschiebung Δt_max bis zum Umschalten der Komparatorausgangsspannung Vout bestimmt die maximalmögliche Sample Rate.
• Wenn, verglichen mit den zuvor genannten Limits, eine höhere Auflösung (geringeres V_LSB) oder eine höhere Samplerate (geringeres Δt) oder beides für zeitkontinuierliche Wandlerkonzepte vorgesehen ist, kommt unter Verwendung des gleichen Komparators 120, 20 die durch die „Overdrive Dispersion“ hervorgerufene Nichtlinearität zum Tragen. Diese wirkt sich auf das diskretisierte und quantisierte digitale Ausgangssignal aus. Ein Beispiel für diese Konfiguration wird durch den „Oversampled Tracking ADC“ beschrieben.
• 7A bis 7D veranschaulichen die deterministische Nichtlinearität im varianten System des „Oversampled Tracking ADC“.
• 7A veranschaulicht das Wandlungsschema eines Oversampled Tracking ADCs mit Sprungfunktion, wobei das gebildete digitale, anfängliche, Referenzsignal Viref in Relation zum analogen Eingangssignal Vin dargestellt ist.
• Unter idealen Bedingungen (konstante Overdrive Dispersion) kann unter Einbezug des Referenzwertbildungsverhaltens des „Oversampled Tracking ADC“, welcher deutlich kürze Referenzwertbildungs-Intervalle als die Verzögerungszeit des Komparators 120, 20 aufweist, eine weitere deterministische Nichtlinearität entstehen. Wie in den 4A, 4B gezeigt, führt ein zeitlich konstantes Eingangssignal Vin zu einem symmetrischen Ausbilden des Referenzwertes um das Eingangssignal Vin herum. Der Mittelwert der Extrema repräsentiert hierbei das gewandelte digitale Ausgangsignal, welches somit ebenfalls als konstant in Erscheinung tritt. Wird ein variantes System betrachtet, wie in der 7A, in dem das Eingangssignal Vin zeitkontinuierlich ist und konstante oder punktuelle Steigungen aufweist, wird eine Nichtlinearität dem digitalen Ausgangssignal hinzugefügt.
• Diese Nichtlinearität ist unter Kenntnis der Steigung des Eingangssignals Vin deterministisch, da sie einen Bezug zwischen der Steigung des Eingangssignals und der Steigung des gebildeten Referenzwertsignals Viref darstellt. Das Verhalten wurde in den 5A, 5B dargestellt und führt für ein steigendes Signal zu der in 7A dargestellten Rechtsverschiebung um ein ganzzahliges (n) Vielfache von Δt: $$+\text{n}*\mathrm{\Delta }\text{t},$$

  

  da deutlich mehr steigende Referenzwerte bezüglich des zeitkontinuierlichen Eingangssignals Vin für ein Überschreiten benötigt werden, als fallende Referenzwerte zum unterschreiten des Eingangssignals Vin. Bei einem fallenden Eingangssignal Vin ist ebenfalls eine Rechtsverschiebung um +n*Δt des digitalen Ausgangssignals zu erkennen, da hier die fallenden Referenzwerte deutlich den steigenden Referenzwerten überwiegen.
• 7B veranschaulicht diese Verschiebung nach einer Tiefpass-Filterung. Der digitale Ausgangscode 35 (siehe 2 und 9) kann beispielsweise durch eine Mittelwertbildung als Tiefpassfilter generiert werden. Dargestellt sind die zuvor definierten Signale des gebildeten digitalen, anfänglichen Referenzsignals Viref in Relation zum analogen Eingangssignal Vin. Außerdem sind die Extremwerte: Vmax (Maxima) und Vmin (Minima), der Referenzwert Viref und der Mittelwert Vmean dargestellt. Eine zeitliche Verschiebung nach rechts abhängig von der Relation zwischen der Steigung des Eingangssignals Vin und der Steigung des Referenzsignals Viref in Bezug zum Eingangssignal Vin ist klar zu erkennen.
• Der oben definierte Faktor n wird hier als Verschiebungsfaktor bezeichnet und stellt die Relation der punktuellen Steigung der Eingangsspannung Vin und der Referenzwertspannung Viref zum Umschaltzeitpunkt (Extrema) dar. Die Referenzwertbildung ist als ganzzahliges Vielfaches zu betrachten, da sie die Anzahl der notwendigen Zählschritte zwischen den Extremwerten beschreibt.
• Wird die „Overdrive Dispersion“ für ein konstantes Überschreiten des Eingangssignals Vin und ein konstantes Unterschreiten des Eingangssignals Vin betrachtet, wobei diese unterschiedliche Werte aufweisen können, kann diese ebenfalls zeitliche Verschiebungsunterschiede aufweisen was den Einfluss der Nichtlinearität im varianten System noch verstärkt.
• Das Zusammenwirken der deterministischen Nichtlinearität bedingt durch „Overdrive Dispersion“ und die deterministische Nichtlinearität im varianten System führen zu einem deterministischen Wandlungsfehler der als Artefakt durch Ausführungsbeispiele kompensiert bzw. möglichst vollständig eliminiert werden soll.
• Abgesehen von den zuvor genannten Nichtlinearitäten gibt es noch stochastische Nichtlinearitäten in Wandlerkonzepten. Die stochastische Nichtlinearitäten beziehen sich nicht nur auf zeitkontinuierliche Wandlerkonzepte, sondern allgemein auf Wandlerkonzepte. Die statistischen Einflüsse von Prozess-, Spannungs- und Temperaturvariationen (PVT) wirken sich auf alle Wandlerkonzepte aus und sorgen für eine nichtlineare Beziehung zwischen Eingangssignal und Abtast-, bzw. Quantisierungsvorgang. Der Komparator 120, 20 spielt hierbei wiederrum eine wichtige Rolle und sorgt durch PVT-bedingte Einflüsse für stochastische Nichtlinearitäten. Dies kann im allgemeinen als Einfluss auf die „Overdrive Dispersion“ betrachtet werden, also der Einfluss auf die jeweiligen Offsets diverser Referenzlevel und die zeitliche Verzögerung des Komparatorausgangssignals.
• 7C veranschaulicht das Abtastverhalten des zuvor gewandelten Signals Vmean, welches mittels adaptiver Korrektur durch die Korrektureinheit ausgeführt wurde, die als zweite Wandlerstufe durch die Korrektureinheit ausgebildet sein kann. Wie zuvor beschrieben, braucht auch nur ein Wandler genutzt werden, der in einer Zeitperiode T1 das Eingangssignal Vin zunächst wandelt und in einer darauffolgenden Zeitperiode T2 das gewandelte Signal korrigiert.
• Wie z.B. in der 2 dargestellt kann der Ausgangscode 35 der ersten Wandlerstufe (z.B. der ADC 10) mit einem DAC 110 digital-analog gewandelt und mittels „Oversampled Tracking ADC“ invers analog-digital gewandelt werden. Durch diese Umkehrfunktion werden die zuvor durch die Wandlung der ersten Wandlerstufe (ADC 10) entstandenen deterministischen und stochastischen Nichtlinearitäten invers mittels zweiter Wandlerstufe auf das Ausgangssignal 35 der ersten Wandlerstufe angewendet und somit am Ausgang 135 der zweiten Wandlerstufe korrigiert.
• Die Darstellung der 7C zeigt das gebildete digitale Referenzsignal V2ref der zweiten Wandlerstufe in Relation zum analogen Mittelwert Vmean der ersten Wandlerstufe.
• 7D veranschaulicht das Ergebnis nach der adaptiven Korrektur der Korrektureinheit nach Tiefpass-Filterung im LP Filter 150 (vgl. 2), wobei der digitale Ausgangscode durch eine beispielhafte Mittelwertbildung generiert wird. Die zuvor generierte zeitliche Verschiebung der ersten Wandlerstufe (z.B. ADC 10) ist hier bereits korrigiert, womit der Ausgang der zweiten Wandlerstufe das zeitkontinuierliche analoge Eingangssignal Vin bis auf den Quantisierungsfehler exakt als diskretes digitales Ausgangssignal abbildet.
• Die Darstellung der 7D zeigt die zuvor definierten Signale des gebildeten digitalen Referenzsignals V2ref der zweiten Wandlerstufe in Relation um analogen Mittelwert Vmean der ersten Wandlerstufe und das als Referenz dienende analoge Eingangssignal Vin. Der korrigierte Mittelwert Vmean_corr bildet das analoge Eingangssignal Vin als diskrete Repräsentation ab.
• 8 zeigt ein Flussdiagramm für ein Verfahren zum Korrigieren eines ADC 10 gemäß weiterer Ausführungsbeispiele. Der ADC 10 ist ausgebildet zum Wandeln eines Eingangssignals Vin mittels eines Vergleichs zu einem anfänglichen Referenzsignal Viref, wobei die Wandlung Artefakte in einem digitalen Ausgangssignal 35 aufweist. Das Verfahren umfasst:
• - Wandeln S110 des digitalen Ausgangsignals 35 des ADC 10 in ein analoges Signal Vcon;
• - Vergleichen S120 des analogen Signals Vcon mit einem Referenzsignal V2ref, wobei der Vergleich relativ zu dem Vergleich des ADC 10 invertiert wird, um die Artefakte des ADC 10 zu kompensieren;
• - Aufwärtszählen oder Abwärtszählen S130 bis ein Ausgangssignal 125 der Vergleichseinrichtung 120 seinen Zustand ändert;
• - Erzeugen S140 des Referenzsignals V2ref basierend auf einem Ausgangssignal 135 des Zählers 130; und
• - Ausgeben S150 eines korrigierten binären Ausgangssignals 150 basierend auf dem Ausgangssignal 135 des Zählers 130.
• Das dargestellte Gesamtkonzept kann wie folgt zusammengefasst werden:
• Ausführungsbeispiele definieren eine selbstadaptive Korrektureinheit („Self-Adaptive-Correction-Unit“), die zusammen mit einem zeitkontinuierlichen Wandlungsschema operiert. Die Kombination aus „Self-Adaptive-Correction-Unit“ und „Oversampled Tracking ADC“ ist beispielsweise in der 2 als Blockschaltbild veranschaulicht. Dabei stellt der DAC 40 und der Komparator 20 das klassische analoge System eines Tracking ADCs 10 dar. Dieses System 10 ist als analoges System zu betrachten, welches die zuvor beschriebenen deterministischen und stochastischen Nichtlinearitäten aufweist.
• Der „Oversampled Tracking ADC“ kann dabei mit Sprungfunktion ausgeführt sein, welche es ermöglicht die minimale systembezogene Schaltzeit und somit die maximale Sample Rate zu erzeugen. Die Sprünge 21 (siehe 4B) werden hierbei auf den Mittelwert der Extrem-Schaltwerte (Vmax, Vmin) des Referenzsignals Viref, V2ref bezogen. Ein Beispiel eines zu wandelnden Sinus-Eingangssignals und die resultierende Referenzsignalbildung wurde in 7A ausgeführt.
• Das Gesamtsystem kann prinzipbedingt im Allgemeinen als Zweistufiger ADC in „Oversampled Tracking ADC“ - Ausführung umgesetzt sein. Somit stellt die erste Wandlerstufe 10 den eigentlichen ADC dar, welcher u.a. bedingt durch sein Wandlungsschema die zuvor beschriebenen deterministischen und stochastischen Nichtlinearitäten aufweist. Im Blockschaltbild (2) liegen am Ausgang 35 der ersten Wandlerstufe die Signale b0, b1, ... an. Hier wird das Referenzsignal Viref in Relation zum analogen Eingangssignal Vin (Sinus) dargestellt. In der 7A, 7B wurde die deterministische Nichtlinearität im varianten System dargestellt, welches eine zu korrigierende Rechtsverschiebung der Referenz veranschaulicht.
• Das Ausgabesignal wird im weiteren Schritt durch einen Tiefpass gefiltert, welcher eine Mittelwertbildung des digitalen Signals zur Folge hat (LP Filter 155 in 2). Ein DAC 110 im Signalpfad hat die Aufgabe das digitale Signal wieder analog zu wandeln, um dieses als Eingangssignal Vcon für die zweite Wandlerstufe, 120, 130, 140 bereitzustellen. Die zweite Wandlerstufe ist ebenfalls als „Oversampled Tracking ADC“ ausgeführt und weist die gleichen deterministischen und stochastischen Nichtlinearitäten wie die erste Wandlerstufe 10 auf. Verglichen mit der ersten Wandlungsstufe 10 wird der Wandlungsprozess allerdings invers ausgeführt, wodurch die Nichtlinearitäten ebenfalls invers in Relation zum bereitgestellten Eingangssignal wirken. Es ist wichtig, das Eingangssignal korrekt bereitzustellten bzw. zumindest gleichartige Komponenten zu nutzen, um die Nichtlinearitäten invers im gleichen Maße wie in der ersten Stufe 10 auf das Eingangssignal anzuwenden. Daher ist der Wandlungsprozess zu jedem gebildeten diskreten Eingangssignalwert abzuschließen, bevor ein neuer Wandlungsprozess starten kann. In 7C war der schematische Verlauf des Referenzsignals V2ref der zweiten Wandlerstufe („Self-Adaptive-Correction-Unit“) dargestellt. Im Blockschaltbild ist dies das Ausgangssignal auf der Signalleitung 135.
• Der digitale Ausgangscode wird erneut gefiltert (mittels des Tiefpasses 150), wobei wiederum eine Mittelwertbildung erfolgen kann. Die zuvor hervorgerufene zeitliche Verschiebung der ersten Wandlerstufe 10 ist dann korrigiert, womit der Ausgang der zweiten Wandlerstufe das zeitkontinuierliche analoge Eingangssignal Vin bis auf den Quantisierungsfehler exakt als diskretes digitales Ausgangssignal abbildet, wie es in der 7D gezeigt ist.
• Da der Korrekturprozess als inverse Wandlung zu verstehen ist, kann mit diesem Verfahren gezeigt werden, dass nicht nur, wie im Beispiel erwähnt, die deterministische Nichtlinearität im varianten System des „Oversampled Tracking ADC“ 10 korrigiert werden kann, sondern auch die Deterministische Nichtlinearität bedingt durch „Overdrive Dispersion“ im konstanten System bzw. eine Kombination der Nichtlinearitäten korrigiert werden können. Da davon auszugehen ist, dass der Einfluss von stochastischen Nichtlinearitäten durch Prozess-, Spannungs- und Temperaturvariationen (PVT) auf das Gesamtsystem der beiden Wandlerstufen wirken muss, können auch diese mit diesem Ansatz korrigiert werden.
• Die in der Beschreibung, den Ansprüchen und den Figuren offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung wesentlich sein.
• Bezugszeichenliste

10

Analog-Digital-Wandler (ADC)

110

Einrichtung zum Erzeugen eines Referenzsignals (z.B. DAC)

120, 20

Vergleichseinrichtung(en)

130, 30

Zähler

125, 25

Ausgangssignal(e) der Vergleichseinrichtung

140, 40

Erzeuger für das Referenzsignal

135, 35

Ausgangssignal(e) des Zählers

150

Ausgabeeinrichtung/Tiefpassfilter

155

weiterer Tiefpassfilter

Vin

(analoges) Eingangssignal

V1ref

anfängliches Referenzsignal

V2ref

Referenzsignal

Vcon

analoges Signal

Vmean_corr

korrigiertes und tiefpassgefiltertes binäres Ausgabesignal

τ1, τCMP

Komparatordurchlaufzeit oder Verzögerungszeit

τ2

Taktdauer vom Zähler

τ3

Taktdauer vom DAC

Claims (12)

1. Korrektureinheit zum Kompensieren von Artefakten einer Wandlung eines Analog-Digital-Wandler, ADC (10), wobei der ADC (10) ausgebildet ist zum Wandeln eines Eingangssignals (Vin) in ein digitales Ausgangssignal (35) unter Nutzung eines Vergleichs mit einem anfänglichen Referenzsignal (Viref), die Korrektureinheit umfasst: einen Digital-Analog-Wandler, DAC (110), zum Wandeln des digitalen Ausgangsignals (35) des ADC (10) in ein analoges Signal (Vcon); eine Vergleichseinrichtung (120) zum Vergleichen des analogen Signals (Vcon) mit einem Referenzsignal (V2ref), wobei der Vergleich relativ zu dem Vergleich des ADC (10) invertiert ist, um die Artefakte des ADC (10) zu kompensieren; einen Zähler (130), der ausgebildet ist, um solange aufwärts oder abwärts zu zählen, bis ein Ausgangssignal (125) der Vergleichseinrichtung (120) seinen Zustand ändert; einen Erzeuger (140) zum Erzeugen des Referenzsignals (V2ref) basierend auf einem Ausgangssignal (135) des Zählers (130); und eine Ausgabeeinrichtung (150), um basierend auf dem Ausgangssignal (135) des Zählers (130) ein korrigiertes binäres Ausgangssignal (Vmean_corr) auszugeben.
2. Korrektureinheit nach Anspruch 1, wobei der ADC (10) Folgendes aufweist: eine weitere Vergleichseinrichtung (20) zum Vergleichen des analogen Eingangssignals (Vin) mit dem anfänglichen Referenzsignal (Viref), einen weiteren Zähler (30), der ausgebildet ist, um solange aufwärts und abwärts zu zählen, bis ein Ausgangssignal (25) der weiteren Vergleichseinrichtung (20) seinen Zustand ändert, und einen weiteren Erzeuger (40) für das anfängliche Referenzsignal (V2ref) umfasst, und wobei die Korrektureinheit in Bezug auf den ADC (10) folgende baugleiche Komponenten aufweist: die Vergleichseinrichtung (120), der Zähler (130) und der Erzeuger (140), sodass der ADC (10) und die Korrektureinheit gleiche Artefakte, aber infolge des invertierten Vergleichs mit entgegengesetzter Wirkung erzeugen, um die Artefakte zu kompensieren.
3. Korrektureinheit nach Anspruch 2, wobei die Vergleichseinheit (120) und die weitere Vergleichseinheit (20) baugliche Komparatoren aufweisen und das Referenzsignal (V2ref) an der Vergleichseinheit (120) im Vergleich zu dem anfänglichen Referenzsignal (V1ref) an der weiteren Vergleichseinheit (20) an zueinander invertierten Eingängen des jeweiligen Komparators anliegen.
4. Korrektureinheit nach einem der vorhergehenden Ansprüche, wobei die Ausgabeeinrichtung (150) weiter einen Tiefpassfilter aufweist, der ausgebildet ist, um aus einem Ausgangssignal (135) des Zählers (130) das binäre korrigierte Ausgangssignal (Vmean_cor) zu erzeugen.
5. Korrektureinheit nach einem der vorhergehenden Ansprüche, die außerdem einen weiteren Tiefpassfilter (155) aufweist, der ausgebildet ist, um ein Ausgangssignal (35) des ADCs (10) einer Tiefpassfilterung zu unterziehen.
6. Korrektureinheit nach Anspruch 4 oder Anspruch 5, wobei die Tiefpassfilterung im Tiefpassfilter (150) und/oder im weiteren Tiefpassfilter (155) eine Mittelwertbildung umfasst.
7. Korrektureinheit nach einem der vorhergehenden Ansprüche, wobei der Erzeuger (140) einen Digital-Analog-Wandler (DAC) umfasst, der ausgebildet ist, um basierend auf Ausgangszählwerte des Zählers (130) das Referenzsignal (V2ref) derart zu erzeugen, dass es sich entsprechend der Ausgangszählwerte stufenweise erhöht oder verringert.
8. Korrektureinheit nach einem der vorhergehenden Ansprüche, wobei der ADC (10) und die Korrektureinheit jeweils ein Nachverfolgungswandler sind.
9. Selbstkorrigierender Analog-Digital-Wandler mit: einer Korrektureinheit nach einem der vorhergehenden Ansprüche, wobei der DAC (110), die Vergleichseinrichtung (120), der Zähler (130) und der Erzeuger (140) auch den ADC (10) bilden; und einer Zeitmultiplexeinheit (160) mit folgenden Eingängen: für das analoge Eingangssignal (Vin), für das analoge Signal (Vcon) von dem DAC (110), für das Referenzsignal (Viref, V2ref) und für das Ausgangssignal (135) des Zählers (130), wobei die Zeitmultiplexeinheit (160) ausgebildet ist, um alternierend die Korrektureinheit wie folgt zu nutzen: in einer Abtastperiode (T1) zur Erzeugung des digitalen Ausgangssignals (35), wobei der Eingang für das analoge Eingangssignal (Vin) mit einem ersten Eingang (+) der Vergleichseinrichtung (120) verbunden ist, der Eingang für das Referenzsignal (Viref, V2ref) mit dem zweiten Eingang (-) der Vergleichseinrichtung (120) und der Eingang für das Ausgangssignal (135) mit einer Signalleitung (35) zu dem DAC (110) verbunden ist; und in einer Korrekturperiode (T2) zur Korrektur des digitalen Ausgangssignals (35) und zur Ausgabe eines korrigierten Ausgangssignals (Vmean_corr), wobei der Eingang für das digitale Ausgangssignal (135) mit einer Ausgabeeinrichtung (150) verbunden ist, der Eingang für das analoge Signal (Vcon) mit dem zweiten Eingang (-) der Vergleichseinrichtung (120) verbunden ist und der Eingang für das Referenzsignal (Viref, V2ref) mit dem ersten Eingang (+) der Vergleichseinrichtung (120) verbunden ist.
10. Analog-Digital-Wandler nach Anspruch 9, wobei erste Eingang (+) und der zweite Eingang (-) der Vergleichseinrichtung (120) zueinander invertierte Eingänge eines Komparators darstellen.
11. Verfahren zum Kompensieren von Artefakten einer Wandlung eines Analog-Digital-Wandler, ADC (10), wobei der ADC (10) ausgebildet ist zum Wandeln eines Eingangssignals (Vin) in ein digitales Ausgangssignal (35) unter Nutzung eines Vergleichs mit einem anfänglichen Referenzsignal (Viref), das Verfahren umfasst: Wandeln (S120) des digitalen Ausgangsignals (35) des ADCs (10) in ein analoges Signal (Vcon); Vergleichen (S110) des analogen Signals (Vcon) mit einem Referenzsignal (V2ref), wobei der Vergleich relativ zu dem Vergleich des ADCs (10) invertiert wird, um die Artefakte des ADCs (10) zu kompensieren; Aufwärtszählen oder Abwärtszählen (S130) bis ein Ausgangssignal (125) der Vergleichseinrichtung (120) seinen Zustand ändert; Erzeugen (S140) des Referenzsignals (V2ref) basierend auf einem Ausgangssignal (135) des Zählers (130); und Ausgeben (S150) eines korrigierten binären Ausgangssignals (Vmean_corr) basierend auf dem Ausgangssignal (135) des Zählers (130).
12. Verfahren zum Wandeln eines analogen Eingangssignals (Vin) mit integrierter Korrektur von Artefakten, das Folgendes umfasst: Erzeugen eines digitalen Ausgangssignals (35) in einer Abtastperiode (T1) durch die folgenden Schritte: Vergleichen des analogen Eingangssignals (Vin) mit einem anfänglichen Referenzsignal (Viref), Aufwärtszähler oder Abwärtszählen bis ein Ausgangssignal (25) der Vergleichseinrichtung (20) seinen Zustand ändert, und Erzeugen des Referenzsignals (V2ref) basierend auf einem Ausgangssignal (35) des Zählers (30); und Korrigieren des digitalen Ausgangssignals (35) in einer Korrekturperiode (T2) durch die folgenden Schritte: Wandeln (S110) des digitalen Ausgangsignals (35) in ein analoges Signal (Vcon); Vergleichen (S120) des analogen Signals (Vcon) mit einem Referenzsignal (V2ref), wobei der Vergleich relativ zu dem Vergleich in der Abtastperiode (T1) invertiert wird, um die in der Abtastperiode (T1) erzeugten Artefakte zu kompensieren; Aufwärtszählen oder Abwärtszählen (S130) bis ein Ausgangssignal (125) aus dem Vergleichen (S110) seinen Zustand ändert; Erzeugen (S140) des Referenzsignals (V2ref) basierend auf einem Ausgangssignal (135) des Zählens (130); und Ausgeben (S150) eines korrigierten binären Ausgangssignals (Vmean_corr) basierend auf dem Ausgangssignal (135) des Zählens (S130), wobei das Erzeugen eines digitalen Ausgangssignals (35) und das Korrigieren des digitalen Ausgangssignals (35) gleiche Hardwarekomponenten nutzen.

Images