DE3212103C2 - - Google Patents
Info
- Publication number
- DE3212103C2 DE3212103C2 DE3212103A DE3212103A DE3212103C2 DE 3212103 C2 DE3212103 C2 DE 3212103C2 DE 3212103 A DE3212103 A DE 3212103A DE 3212103 A DE3212103 A DE 3212103A DE 3212103 C2 DE3212103 C2 DE 3212103C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- analog
- digital
- resolution
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Analog/Digital-
Umsetzung nach dem Oberbegriff des Patentanspruchs 1 und
eine Anordnung zur Durchführung des Verfahrens.
Der starke Trend, der eines Tages zur vollständigen
Digitalisierung der Signalverarbeitung bis in den
GHz-Bereich führen wird, erfordert immer schnellere und
zugleich erheblich genauere A/D-Umsetzer (abgekürzt: ADU)
bei abnehmendem technischen Aufwand. Doch den A/D-Umsetzern
sind heute vor allem technologisch bedingte enge
Grenzen gesetzt. So sind auf dem Markt gegenwärtig noch
keine A/D-Umsetzer erhältlich, die bei einer Umsetzungsfrequenz
von größer 20 MHz eine Auflösung von mehr als 10
Bit bieten können.
Ein allgemein bekanntes und häufig angewendetes Verfahren
zur Steigerung der Auflösung ist die N-fache Überabtastung
(ganzzahliges Vielfaches der Nyquistfrequenz f s = 2B)
eines umzusetzenden Signals mit digitaler Tiefpaßfilterung
nach der A/D-Umsetzung und entsprechender Abtastratenreduktion
1/N. Hierbei nutzt man den sogenannten "Processing
Gain",
der Filterung aus, wobei P eo die Quantisierungsrauschleistungen
ohne und P er mit Abtastratenreduktion darstellen.
Damit ergibt sich ein Auflösungsgewinn G pro
Oktave Überabtastung von maximal 3 dB. Durch weitere
systembedingte Maßnahmen ist dieses Grundverfahren
erweiterbar, um damit maximal 6 dB pro Oktave an Auflösung
gewinnen zu können. Doch nimmt man in der Regel dadurch
Nachteile, wie z. B. nur eine bandbegrenzte, dynamische
Zunahme der Aussteuerbarkeit, großer schaltungstechnischer
Aufwand und komplizierte Zeitabläufe, in Kauf.
Rekursive Verfahren zur Steigerung der Auflösung sind
unter anderem durch die Veröffentlichungen:
S. K. Tewksbury, R. W. Hallock, "Oversampled, Linear Predictive and Noise-Sharping Coder of Order N-1", IEEE Transactions on Circuits and Systems, Vol. Cas-25, No. 7, Juli 1978, S. 436-447, und R. J. Karwoski, "Predictive coding improves ADC performance", EDN, Oktober 5, 1979, S. 137-143, bekannt.
S. K. Tewksbury, R. W. Hallock, "Oversampled, Linear Predictive and Noise-Sharping Coder of Order N-1", IEEE Transactions on Circuits and Systems, Vol. Cas-25, No. 7, Juli 1978, S. 436-447, und R. J. Karwoski, "Predictive coding improves ADC performance", EDN, Oktober 5, 1979, S. 137-143, bekannt.
Sie beruhen alle auf einer zusätzlichen, additiven Regelung
(Offsetverschiebung) des Aussteuerbereiches des
A/D-Umsetzers, derart, daß die Momentanamplituden im
zeitlichen Mittel unabhängig von ihrer Größe immer im
Aussteuerbereich des ADUs zu liegen kommen. Je nach Art
der Bildung der Regelabweichung (Schätzwerte bzw. Signaldifferenzen)
wird zwischen einem "Predictive Coder" und
einem "Noise-Sharping Coder" unterschieden. Beide Methoden
sind aber sehr zeitintensiv und technisch aufwendig, da
eine oder mehrere Signalrückführungen mit Filterung vom
digitalen ADU-Ausgang zum analogen ADU-Eingang bestehen
müssen. Zur Amplitudenwiederherstellung ist beim
"Predictive Coder" auf der ADU-Ausgangsseite eine umfangreiche
Signalentzerrung durch digitale Filter notwendig.
Die Übertragungsfunktion g( α) des Entzerrungsfilters
muß der inversen Übertragungsfunktion f( α) der
Regelschleife gemäß der Bedingung
f( α) · g( α) = 1
genügen.
Damit sind bei der technischen Realisierung vor allem für
die analogen Übertragungsglieder große Verarbeitungsbandbreiten
bei zugleich voller Systemgenauigkeit erforderlich.
Diese Nachteile stehen heute einer breiten Anwendung
der Verfahren entgegen.
Verfahren zur Steigerung der dynamischen ADU- und DAU-Auflösung,
die ohne Signalrückführungen auskommen, sind in
der Regel nicht so zeitintensiv und deshalb gegenüber den
rekursiven Methoden breitbandiger zu realisieren. Solche
Methoden sind bekannt durch die Veröffentlichung:
T. M. Claasen, W. G. Mecklenbräuker, J. H. Peek, N. van Hurck, "Signal Processing Method for Improving the Dynamic Range of A/D and D/A Converter", IEEE Transactions on Acoustics, Speech and Signal Processing, Vol ASSP-28, No. 5, Okt. 1980, S. 529-538.
T. M. Claasen, W. G. Mecklenbräuker, J. H. Peek, N. van Hurck, "Signal Processing Method for Improving the Dynamic Range of A/D and D/A Converter", IEEE Transactions on Acoustics, Speech and Signal Processing, Vol ASSP-28, No. 5, Okt. 1980, S. 529-538.
Hier wird durch eine analoge, aber nichtlineare Vorverzerrung
mit der Funktion f( α) das umzusetzende Signal x( α)
einer Dynamikkompression derart unterzogen, daß der
nachfolgende ADU im Zeitmittel nicht übersteuert wird. Die
Aussteuerungsregelungen der rekursiven Methoden werden
hier also durch geeignete Amplitudensteuerung ersetzt. Mit
einer digitalen Nachentzerrung mit der Funktion g( a), die
zur Funktion f( α) genau invers sein muß, wird die analoge
Vorverzerrung des Eingangssignals x(t) dann wieder aufgehoben.
Für die technische Anwendung hat sich dabei als
günstig eine einfache Analogintegration y(t)
zum Verzerren f( α) des Signals x(t) gezeigt. Vor der anschließenden
Tiefpaßfilterung mit Abtastratenreduktion des
Digitalsignals (n) muß dann aber eine Digitaldifferentation
(Differenzbildung) von erster Ordnung
(n) = z(n)-z(n-1)
erfolgen.
Daraus ist ersichtlich, daß diese Integrations-/Differentationsmethode
große Signalverarbeitungsbandbreiten ermöglichen
sollte, wobei der technische Aufwand dazu
relativ gering sein kann. Dem stehen aber einige entscheidende
Nachteile gegenüber. Die analogen und zugleich
nichtlinearen Übertragungsglieder müssen die volle Systemgenauigkeit
und Übertragungslinearität (zumindest abschnittsweise)
über die gesamte Signalaussteuerung und
Bandbreite erbringen. Dies ist in vielen Fällen mit den
gegenwärtig verfügbaren technischen Mitteln nicht oder
sehr schwer erreichbar.
Außerdem ist der Auflösungsgewinn G nicht über das gesamte
Signalnutzband B = f s/2 konstant (dynamische Auflösung).
Bei tiefen sowie hohen Signalfrequenzen (B → 0 bzw.
B → f s/2) geht der Gewinn G durch das Verfahren weitgehend
verloren. Auch ist der ADU vor momentanen Signalübersteuerungen
durch den Analogintegrator nur schwer zu
schützen. Infolge seiner Signalakkumulation liefert jedes
integrierende Filter bzw. Integrator am Ausgang einen
vergrößerten dynamischen Bereich, der hier von dem ADU nur
näherungsweise abgedeckt werden kann.
Aus der GB-20 83 306 A ist ferner eine Methode zur
Analog-Digital-Wandlung beschrieben, bei der einer
analogen Eingangsspannung eine von einem Rampengenerator
gelieferte Spannung hinzuaddiert wird. Die so gewonnene
Spannung wird n-mal abgetastet, während sich die Rampenspannung
um die minimale Spannungsänderung eines Vergleichernetzwerkes
ändert. Diese n Digitalwerte werden
anschließend durch Mittelwertbildung in den digitalen
Ausgangswert gewandelt.
Aufgabe der Erfindung ist es daher, ein Verfahren und eine
Anordnung zur Analog/Digital-Umsetzung anzugeben, welche
mit geringem technischen Aufwand eine Steigerung der
Auflösung und Genauigkeit von schnellen Analog/Digital-
Umsetzern geringer Auflösung erlauben.
Das erfindungsgemäße Verfahren ist im Patentanspruch 1
beschrieben, die erfindungsgemäße Anordnung im Patentanspruch
2. Die weiteren Ansprüche beinhalten vorteilhafte
Ausbildungen und Weiterbildungen der Erfindung.
Die technisch physikalischen Mängel bei den herkömmlichen
Verfahren, ungenügende Bandbreiten und Genauigkeiten
bestimmter Systemkomponenten, Aussteuerungs- und Frequenzabhängigkeit
der Systemauflösung und oft zu großer
schaltungstechnischer Aufwand, werden bei dem erfindungsgemäßen
Verfahren weitgehend vermieden.
Die Erfindung wird im folgenden anhand der Fig. näher
erläutert.
Fig. 1 zeigt ein Ausführungsbeispiel für eine erfindungsgemäße
Anordnung. Diese umfaßt einen bzw. zwei
Abtasthaltekreise AHK am Eingang, zur Hauptabtastung des
Signals x(t) mit dem Abtasttakt T A = 1/f A, einen Offset
signalgenerator zur Signalpegelverschiebung b(t) mit dem
Wiederholtakt T s, eine Signalsummationsstelle Σ am
ADU-Eingang, einen entsprechend schnellen A/D-Umsetzer von
geringer Auflösung, der mit dem höherfrequenten Takt
T U = T A/N gleichzeitig digital das pegelverschobene Signal
s(t) N fach überabtastet und quantisiert, und einen
digitalen Tiefpaß TP als Mittelwertbildner mit anschließender
Abtastratenreduktion.
Das erfindungsgemäße Verfahren beruht auf einer (linearen)
Interpolation von Digitalwerten. Die groben ADU-Pegelwerte
z(i) mit K-Bit-Auflösung werden in feinere Systempegelwerte
x(n) mit L-Bit-Auflösung unterteilt. Hierbei führt
der digitale Mittelwertbildner am ADU-Ausgang die
eigentliche Interpolationsfunktion durch. Da das System
intern mit N-facher Überabtastung arbeitet, muß nach der
digitalen Tiefpaßfilterung eine Abtastratenreduktion von
1/N vorgenommen werden. Eine entscheidende Voraussetzung
muß aber hier der ADU erfüllen. Trotz seiner für die
Umsetzung wirksamen geringen Auflösung von K-Bit, muß
seine tatsächliche Genauigkeit bezüglich der differentiellen
Linearität (Kantenschärfe der Umsetzungspegel!) der
höheren Systemauflösung von L-Bit genügen. Es sind deshalb
nur ADUs mit einer Genauigkeitsreserve q R q/2 (1/2 LSB)
an differentieller Linearität und thermischem Rauschen
(ausgenommen Jitter der Abtastung!) sinnvoll einzusetzen.
Doch stellt dies für den technischen Einsatz heute kein
nennenswertes Hindernis mehr dar. Es befinden sich gegenwärtig
mehrere monolytische Parallelumsetzertypen auf dem
Markt, die diese Voraussetzungen erfüllen.
Wenn zwei Abtasthaltekreise AHK 1 und AHK 2 verwendet
werden, so tasten diese das Eingangssignal x(t) abwechselnd
ab. Fig. 3 zeigt ein Impulsschema für eine
Anordnung mit einem Abtasthaltekreis Fig. 4 ein Impulsschema
für eine Anordnung mit zwei AHK.
Durch den bzw. den Abtasthaltekreise wird das analoge
Eingangssignal x(t) einer Hauptabtastung
mit Hilfe der Folge von Diracstößen
und der Abtastfrequenz f A = 1/T A, unterzogen. Infolge der
Addition eines geeigneten Offsetsignals b(t) beliebiger
Wellenform, wie Rampen-, Sägezahn-, Treppen-, Sinussignal
oder statistisches Signal mit vorgegebener Amplitudengleichverteilung
(Pseudo-Random-Signal) wird das abgetastete
Signal y n = y i innerhalb des Hauptabtastintervalls
T A N · M-fach pegelverschoben. Fig. 2 zeigt den Einfluß
eines Sägezahn-Offsetsignals auf einen ADU-Pegel mit
zugehörigem Kodewort z. Dabei muß das Offsetsignal b(t)
die Amplitude q/2 (q = Auflösung des internen ADUs) und
die Signalwiederholfrequenz
f s = 1/T s = M · f A
(M 1, ganzzahliger Faktor, N = Faktor der internen
Überabtastung) aufweisen.
Eine Erhöhung der Offsetsignalwiederholfrequenz, f s < f A,
(M < 1) bringt keine Verbesserung der Systemauflösung
durch Mittelung, kann aber systembedingte, interne Rauscheffekte,
wie thermisches Rauschen und Umsetzungsjitter des
ADU verringern. Entsprechend damit ist eine Steigerung der
internen Überabtastung verbunden, als statt N-fache eine
N · M-fache Überabtastung.
Es liegen also während des Intervalls T A am ADU-Eingang
zeitlich nacheinander N · M verschiedene Zwischenpegel des
Signales s n an. Das Signal y n wird dadurch am ADU gerade
um maximal 2q additiv ausgesteuert und überstreicht dabei
immer gerade zwei Schaltschwellen q i und q i + 1 des AD-Umsetzers,
vgl. Fig. 2. Damit ergibt sich im Intervall T A
und zum Zeitpunkt t n und t i der Summenpegel
oder mit den Kennlinienfunktionen A(x) = Q(s) = 1 gesetzt
wobei für x (nT) = x geschrieben wird (Quasi statisches
Verhalten der AHKs in der Haltephase). Vom ADU werden nun
ebenfalls im Intervall T A die Summenpegel genau N · M-mal
abgetastet und umgesetzt (N · M-fache interne Signalabtastung).
Damit läßt sich die A/D-Umsetzung im Umsetzungsintervall
T U mit der Abtastfrequenz f U = 1/T U = N · M · f A zum
Zeitpunkt t n und t i angeben,
z n, i = z i = int 1/q (x + b i),
wobei für alle weiteren Formeln M = 1 angenommen wird. Der
nachfolgende Mittelwertbildner (digitaler Tiefpaß) führt
dann genau eine N-schrittige Mittelung von ADU-Kodeworten
z i aus.
Die Art der Mittelung, ob linear oder gewichtet, hängt von
der Wellenform des Offsetsignales b(t) ab. Bei linearen
Rampen, Sägezähnen und Treppensignalen kann die Mittelung
über das Abtastintervall T A linear erfolgen.
Zur weiteren Auswertung obiger Mittelungsformel wird
x = z i · q + r
gesetzt, wobei r < q den Quantisierungsrest von x darstellt.
Damit kann für die Mittelung
geschrieben werden. Da der Ausdruck
bei der
Summation keinen Fehlerbeitrag durch die int-Rundung
liefern kann, vereinfacht sich die Formel zu:
Mit der Bedingung für den Mittelwert des Offsetsignals b i
kann man die Summationen auflösen und schreiben
oder
Diese Formel ist identisch mit
die besagt, daß am Systemausgang eine wirksame Quantisierung
q N mit
vorliegt. Damit ergibt sich ein Auflösungsgewinn G für das
erfindungsgemäße System bei N-facher interner Überabtastung
von
in dB oder pro Oktave Überabtastung eine Dynamiksteigerung von 6 dB.
Ein weiterer Vorteil der Erfindung ist, daß sich nicht nur
der Quantisierungsrest
r = x-z n · q
der internen A/D-Umsetzung um den Faktor verringert,
sondern daß auch die Quantisierungsrauschleistung P s (f)
des Systems
(P e(f) = Quantisierungsrauschleistung des ADUs) im Signalnutzband
B (0 B <f A/2) nahezu konstant und damit
frequenzunabhängig bleibt. Anhand des Parsevalschen
Theorems (Energiesatz) der Fouriertransformation, das
besagt, daß die Signalenergie E t im Zeitbereich gleich der
Signalenergie E f im Spektralbereich
sein muß, läßt sich dies beweisen. Da der interne
A/D-Umsetzer eine höhere Quantisierungsrauschenergie
liefert als diejenige, welche im Signalnutzband B des
Systems erscheint, muß die Quantisierungsrauschleistung
P s(f) in der Abtastlücke zwischen f A/2 und f U-f A/2 ein
Maximum aufweisen, d. h. in diesem Bereich ist P S(f) nicht
konstant. Diese in der Abtastlücke erhöhte spektrale
Quantisierungsleistung ist aber nach außen nicht wirksam,
da sie vollkommen außerhalb des Signalverarbeitungsbandes
B liegt. Doch ist damit das erfindungsgemäße Verfahren zu
der Klasse der nichtrekursiven "Noise-Sharping-Coder" zu
rechnen.
Bei der technischen Realisierung des Verfahrens nach Fig.
1 mit einem Abtasthaltekreis tritt die Schwierigkeit der
optimalen zeitlichen Steuerung des Systems auf. Während
der Verst.-Phase ("Tracking-Phase") innerhalb der Abtastperiode
T A des AHKs, vgl. Fig. 3, muß die Umsetzung durch
den ADU unterbrochen werden und damit verbunden der
Umsetzkontakt T U ruhen. Diese Zeit, die hier zu T A/2 angenommen
wird, geht für die nutzbare Signalbandbreite B
verloren. Das bedeutet, daß, um die volle Nutzsignalbandbreite
B zu gewährleisten, eine interne Überabtastung
f U ≈ 2 · N · f A vorgenommen werden muß. Damit verdoppelt sich
die Geschwindigkeitsanforderung an den ADU und an die
nachfolgenden Systemkomponenten. Mit zwei Abtasthaltekreisen
AHK 1 und AHK 2, die vorzugsweise im Duplexbetrieb
arbeiten, und zusätzlich einem analogen Wechselschalter
kann dieser Nachteil vermieden werden. Innerhalb der
entsprechenden Halte-Phasen der AHKs, vgl. Fig. 4, wird
hierbei im Rhythmus von T A bzw. das Ausgangssignal
y₁(t) von AHK 1 oder y₂(t) von AHK 2 abwechselnd an die
Summationsstelle gelegt. Damit wird für die interne
weitere Verbindung ein unterbrechungsfreier Betrieb
erreicht. Die voll nutzbare Signalbandbreite B bei
N-facher interner Überabtastung ist somit ohne Einschränkung
wirksam und es sind keine zusätzlichen Geschwindigkeitsanforderungen
an die einzelnen Systemkomponenten
zu stellen.
Zur Erzeugung der notwendigen Offsetsignale b(t) mit
verschiedenen Wellenformen sind eine Fülle von Schaltungskonzepten
geeignet. Besonders vorteilhaft für das Inter
polationsverfahren sind lineare, treppenförmige Offsetsignale,
die mit dem Umsetztakt T U synchron laufen.
Hierbei braucht der interne ADU nicht als "digitaler
Abtaster" zu arbeiten, denn während der Umsetzzeit T U
liegt jeweils ein konstanter Summenpegel s i als Treppensignal
vor. Damit wird eine "quasistatische Signalumsetzung"
erreicht und hierfür sind nicht nur getaktete
Parallelumsetzer, die grundsätzlich ohne Abtasthaltekreise
auskommen, sondern auch alle anderen Umsetzungsverfahren
(z. B. sukzessive Approximation) prinzipiell einsetzbar.
Einen solchen bevorzugten Treppensignalgenerator zur
Offsetverschiebung von x i zeigt Fig. 5. Der (Binär-)
Zähler, der mit T s = T A/N getaktet wird, liefert eine
kontinuierliche Zahlenfolge b i an einen schnellen,
glitcharmen D/A-Umsetzer mit der geringen Auflösung von
ld N-Bit. Dieser D/A-Umsetzer erzeugt aus der b i-Wertfolge
dann die erforderliche Treppenform des Offsetsignales
b(t). Eine nachfolgende Glättung durch einen Tiefpaß darf
hier nicht erfolgen!
Die richtige Amplitude von q/2 des Treppensignales ist
dann durch das nachgeschaltete passive Dämpfungsglied
genau einstellbar.
Die Mittelwertbildung kann grundsätzlich mit rekursiven
Filtern, Fig. 6, oder mit transversalen Filtern erfolgen.
Beim rekursiven Filter, das als einfacher Akkumulator vom
Grad 1 mit vorgeschalteter Skalierung C s = 1/N arbeiten
kann, ist bei linear ansteigenden bzw. abfallenden Offset
verschiebungssignalen b(t) der Filterkoeffizient C F = 1 zu
setzen. Außerdem muß bei einer solchen nichtkonvergierenden
Mittelung der Registerinhalt von Register 1 zu Beginn
jedes neuen Mittelungsablaufes mit T Reset auf Null gesetzt
werden. Bei andersartigen Offsetsignalen, z. B. sinusförmigen
Signalen, die eine gewichtete Mittelung erfordern,
ist der Filterkoeffizient C F nicht konstant und
deshalb schaltbar zu halten.
Wird ein transversales Filter verwendet, so entfallen
diese Nachteile der Rücksetzung und der schaltbaren
Filterkoeffizienten. Dagegen muß hier der Filtergrad
gleich N, der über N-Werte zu mittelnden Zahlenfolge z i,
werden. Das heißt, es sind N Registerzellen sowie N + 1
Filterkoeffizienten C i einzusetzen. Nur im Falle der
linearen Mittelung sind alle Filterkoeffizienten
C i = 1/(n + 1) gleich und konstant zu wählen. In diesem
Falle können sie auch C i = 1 gesetzt werden, wenn vor der
Filterung eine Skalierung C s = 1/(N + 1) der Datenfolge z i
erfolgt.
Die anschließende Abtastratenreduktion für die Datenfolge
x n ist sehr einfach und in beiden Fällen durch ein
weiteres Register (Register 2 in Fig. 6) am Filterausgang
zu realisieren. Dieses ist mit dem Takt T A = N · T U zu
betreiben. Damit wird die interne Signalüberabtastung
wieder rückgängig gemacht. Für die Signalverarbeitung
außerhalb des Systems ist deshalb nur der Abtasttrakt T A
und damit die Verarbeitungsbandbreite B = 1/(2T A) wirksam.
Claims (7)
1. Verfahren zur Analog/Digital-Umsetzung mit N-facher
Überabtastung eines umzusetzenden analogen Eingangssignals,
dadurch gekennzeichnet,
- - daß das Eingangssignal x(t) mit einem Takt T A abgetastet und gehalten wird,
- - mit einem Offsetsignal b(t) beliebiger Wellenform N · M-fach, M = Integer 1, im Pegel verschoben wird, wobei das Offsetsignal b(t) mit einem Takt T s = T A/M periodisch ist und eine Amplitude von q/2 aufweist, q = Auflösung des eigentlichen Analog/Digital-Umsetzers,
- - daß das im Pegel verschobene Signal im Takt T U = T A/N · M mit einem schnellen Analog/Digital-Umsetzer geringer Auflösung digitalisiert wird,
- - und daß das digitalisierte Signal z(i) einer Mittelwertbildung mit anschließender Abtastratenreduktion von 1/N unterzogen wird.
2. Anordnung zur Durchführung des Verfahrens nach Anspruch
1, gekennzeichnet durch folgenden Aufbau:
- - das analoge Eingangssignal x(t) ist einem Abtasthaltekreis (AHK) zugeführt, welcher mit dem Takt T A abgetastete Signale y(t) ausgibt,
- - ein Offsetsignalgenerator erzeugt das Offsetsignal b(t); dieses wird in einer Signalsummationsstelle (Σ) dem abgetasteten Signal y(t) aufaddiert zum pegelverschobenen Signal s(t),
- - das pegelverschobene Signal s(t) ist einem schnellen Analog/Digital-Umsetzer (A/D) von geringer Auflösung zugeführt, welcher das Signal im Takt T U überabtastet, quantisiert und als digitalen Wert z(i) mit K-Bit-Auflösung ausgibt,
- - der digitale Wert z(i) ist einem als Mittelwertbildner ausgelegten digitalen Tiefpaß (TP) mit anschließender Abtastratenreduktion zugeführt.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß
ein zweiter Abtasthaltekreis vorgesehen ist sowie ein
analoger Wechselschalter zum wechselweisen Anschalten des
Ausgangs der beiden Abtasthaltekreise an die Signalsummationsstelle,
und daß die beiden Abtasthaltekreise (AHK 1,
AHK 2) wechselweise das analoge Eingangssignal x(t) abtasten.
4. Anordnung nach einem der Ansprüche 2 oder 3, dadurch
gekennzeichnet, daß der Offsetsignalgenerator ein
lineares, treppenförmiges Offsetsignal b(t) abgibt,
welches mit dem Umsetztakt T U synchron läuft.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß
der Offsetsignalgenerator aus der Hintereinanderschaltung
eines Binärzählers, der mit T S = T A/N getaktet ist, eines
schnellen Digital/Analog-Umsetzers mit der Auflösung ld N-
Bit und eines einstellbaren Dämpfungsgliedes besteht.
6. Anordnung nach einem der Ansprüche 2 bis 5, dadurch
gekennzeichnet, daß der digitale Tiefpaß ein rekursives
Filter ist, und daß er als Akkumulator vom Grad 1 mit
vorgeschalteter Skalierung C S = 1/N ausgebildet ist.
7. Anordnung nach einem der Ansprüche 2 bis 5, dadurch
gekennzeichnet, daß der digitale Tiefpaß ein transversales
Filter vom Filtergrad N ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823212103 DE3212103A1 (de) | 1982-04-01 | 1982-04-01 | Verfahren und anordnung zur analog/digital-umsetzung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823212103 DE3212103A1 (de) | 1982-04-01 | 1982-04-01 | Verfahren und anordnung zur analog/digital-umsetzung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3212103A1 DE3212103A1 (de) | 1983-10-06 |
DE3212103C2 true DE3212103C2 (de) | 1989-11-02 |
Family
ID=6159961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823212103 Granted DE3212103A1 (de) | 1982-04-01 | 1982-04-01 | Verfahren und anordnung zur analog/digital-umsetzung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3212103A1 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE34660E (en) * | 1983-07-29 | 1994-07-12 | Burr-Brown Corporation | Apparatus and methods for digital-to-analog conversion using modified LSB switching |
EP0142907B1 (de) * | 1983-07-29 | 1993-03-17 | Burr-Brown Corporation | Gerät und Verfahren zur AD- und DA-Umwandlung |
DE3445202A1 (de) * | 1984-12-12 | 1986-06-12 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren und anordnung zur analog/digital-umsetzung |
US5305005A (en) * | 1991-06-27 | 1994-04-19 | Tdk Corporation | Analog to digital converter system |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3173303D1 (en) * | 1980-09-01 | 1986-02-06 | South Eastern Elec Board | Method of and apparatus for converting an analogue voltage to a digital representation |
-
1982
- 1982-04-01 DE DE19823212103 patent/DE3212103A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3212103A1 (de) | 1983-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112005000786B4 (de) | Verfahren und System zur Analog-zu-Digital-Wandlung unter Verwendung digitaler Pulsbreitenmodulation (PWM) | |
DE69107059T2 (de) | Sigma-delta-modulator. | |
DE3486102T2 (de) | Gerät und Verfahren zur AD- und DA-Umwandlung. | |
DE4311724C2 (de) | Delta-Sigma-Modulator für Analaog/Digital-Wandler und Verfahren zur Durchführung rauscharmer Delta-Sigma-Modulation | |
DE4311259C2 (de) | Analog/Digital-Wandler mit Kalibrierung und Verfahren zur Ausführung einer Analog/Digital-Wandlung | |
DE69228987T2 (de) | Analog-und digitalwandler | |
DE69015373T2 (de) | Digital-analog-wandler mit grossem dynamikbereich, hoher genauigkeit und hoher geschwindigkeit. | |
DE69220723T2 (de) | Analog/Digitalwandler, Digital/Analogwandler und digitale Modulatoren | |
DE3120914C2 (de) | ||
DE102006042003A1 (de) | Pipeline-A/D-Wandler mit digitaler Fehlerkorrektur mit minimalen Overhead | |
DE3531870C2 (de) | ||
DE4237082A1 (de) | ||
DE3021012A1 (de) | Verallgemeinertes interpolativers verfahren zur digital-analog-umsetzung von pcm signalen | |
DE102005012444A1 (de) | Steuervorrichtung und Verfahren zur Verwürfelung der Zuordnung der Referenzen eines Quantisierers in einem Sigma-Delta-Analog-Digital-Umsetzer | |
DE69127179T2 (de) | Verfahren zur Konversion eines digitalen Signals in ein analoges Signals in einem Digital/Analog-Wandler | |
EP1177634A1 (de) | Sigma-delta-analog/digital-wandleranordnung | |
EP0452609A1 (de) | Monolithisch integrierter hochauflösender Analog-Digital-Umsetzer | |
DE3935617A1 (de) | Infrarot-fouriertransformations-spektrometer | |
DE69223508T2 (de) | Dezimationsfilter für einen Sigma-Delta-Wandler und A/D-Wandler mit einem solchen Filter | |
DE60302468T2 (de) | Pipeline Analog-Digital-Wandler | |
DE69131675T2 (de) | Verfahren und Schaltungsanordnung zum Umsetzen analoger Wiedergabesignale in digitale Signale | |
DE3212103C2 (de) | ||
DE3310310C2 (de) | ||
DE102011079211B3 (de) | Verfahren und Anordnung zur inkrementellen Delta-Sigma-Analog-Digitalwandlung | |
DE19510655B4 (de) | Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale und Verfahren zum Filtern eines Stoms quantisierter elektrischer Signale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H03M 1/20 |
|
D2 | Grant after examination | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TELEFUNKEN SYSTEMTECHNIK GMBH, 7900 ULM, DE |
|
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |