DE4122060C2 - - Google Patents

Info

Publication number
DE4122060C2
DE4122060C2 DE4122060A DE4122060A DE4122060C2 DE 4122060 C2 DE4122060 C2 DE 4122060C2 DE 4122060 A DE4122060 A DE 4122060A DE 4122060 A DE4122060 A DE 4122060A DE 4122060 C2 DE4122060 C2 DE 4122060C2
Authority
DE
Germany
Prior art keywords
counter
data
port
signal
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4122060A
Other languages
German (de)
English (en)
Other versions
DE4122060A1 (de
Inventor
Hisanori Itami Hyogo Jp Hamano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4122060A1 publication Critical patent/DE4122060A1/de
Application granted granted Critical
Publication of DE4122060C2 publication Critical patent/DE4122060C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Dram (AREA)
DE4122060A 1990-07-04 1991-07-03 Multi-port-speicher mit wahlfreiem zugriff fuer hochgeschwindigkeitsdatenverarbeitung und zugriffsverfahren auf einen solchen Granted DE4122060A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17829090 1990-07-04
JP06495291A JP3179792B2 (ja) 1990-07-04 1991-03-28 マルチ・ポート・ランダム・アクセス・メモリ

Publications (2)

Publication Number Publication Date
DE4122060A1 DE4122060A1 (de) 1992-01-16
DE4122060C2 true DE4122060C2 (enExample) 1993-08-05

Family

ID=26406100

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4122060A Granted DE4122060A1 (de) 1990-07-04 1991-07-03 Multi-port-speicher mit wahlfreiem zugriff fuer hochgeschwindigkeitsdatenverarbeitung und zugriffsverfahren auf einen solchen

Country Status (2)

Country Link
JP (1) JP3179792B2 (enExample)
DE (1) DE4122060A1 (enExample)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072020A (ja) * 1983-09-29 1985-04-24 Nec Corp デュアルポ−トメモリ回路

Also Published As

Publication number Publication date
JPH04212778A (ja) 1992-08-04
DE4122060A1 (de) 1992-01-16
JP3179792B2 (ja) 2001-06-25

Similar Documents

Publication Publication Date Title
DE3687359T2 (de) Rasterpufferspeicher.
DE3686436T2 (de) Speichersystem mit hoher leistung.
DE4236453C2 (de) Mehrkanal-Speichereinrichtung und Verfahren zum Betreiben derselben
DE69509134T2 (de) Doppelbankspeicher und systeme, die diesen benutzen
DE3687358T2 (de) Bildpufferspeicher mit variablem zugriff.
DE3586523T2 (de) Halbleiterspeicheranordnung mit einer seriellen dateneingangs- und ausgangsschaltung.
DE69016094T2 (de) Video-Direktzugriffsspeicher.
DE69326493T2 (de) Zugriffsverfahren für eine synchrone Halbleiterspeicheranordnung
DE68918469T2 (de) Serieller Lesezugriff von seriellen Speichern mit einer durch den Benutzer definierten Startadresse.
DE69016697T2 (de) Video-Direktzugriffsspeicher.
DE69028382T2 (de) Serielle multiplexierte Registerarchitektur für VRAM
DE68919781T2 (de) Videospeicheranordnung.
DE3880343T2 (de) Video-ram mit vielfachen ebenen.
DE4022149C2 (enExample)
DE3787616T2 (de) Halbleiterspeicheranordnung.
DE68929451T2 (de) Integrierte Schaltung mit synchronen Halbleiterspeicher, Methode zum Zugriff auf diesen Speicher und System mit einem solchen Speicher
DE69326494T2 (de) Halbleiterspeicheranordnung
DE4218686A1 (de) Statischer direktzugriffsspeicher
DE69618847T2 (de) Programmierbarer Zähler für binäre und verschachtelte Sequenzen
DE19653114A1 (de) Synchron-Halbleiterspeichervorrichtung, bei der ein Burstzähler gemeinsam für ein Datenschreiben und für ein Datenlesen verwendet wird
DE4104095A1 (de) Halbleiterspeichereinrichtung und betriebsverfahren fuer eine halbleiterspeichereinrichtung
DE19752664C2 (de) Synchrone Halbleitervorrichtung mit Speicherchips in einem Modul zur Steuerung eines Freigabesignals als Auslöser beim Lesen von Daten
DE69717054T2 (de) Verbesserungen an oder bezüglich integrierten Schaltungen
DE69802041T2 (de) Graphisches Verarbeitungsgerät und -verfahren
DE69231028T2 (de) Serieller zugriffspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN

8339 Ceased/non-payment of the annual fee