DE4041014C2 - Verfahren zur Herstellung eines ladungsgekoppelten Halbleiterbauelements mit vergrabenem Kanal (BCCD) - Google Patents
Verfahren zur Herstellung eines ladungsgekoppelten Halbleiterbauelements mit vergrabenem Kanal (BCCD)Info
- Publication number
- DE4041014C2 DE4041014C2 DE4041014A DE4041014A DE4041014C2 DE 4041014 C2 DE4041014 C2 DE 4041014C2 DE 4041014 A DE4041014 A DE 4041014A DE 4041014 A DE4041014 A DE 4041014A DE 4041014 C2 DE4041014 C2 DE 4041014C2
- Authority
- DE
- Germany
- Prior art keywords
- polysilicon gates
- polysilicon
- area
- charge
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1062—Channel region of field-effect devices of charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
- H01L29/76841—Two-Phase CCD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines
ladungsgekoppelten Halbleiterbauelements mit vergrabenem
Kanal (BCCD).
Die US-PS 4 667 213 beschreibt ein
ladungsgekoppeltes Halbleiterbauelement mit vergrabenem
Kanal, bei dem in der Mitte des Kanals ein senkrecht zu den
Gate-Elektroden angeordneter Bereich mit höherer
Störstellenkonzentration und in diesem ein weiterer,
ebenfalls senkrecht zu den Gate-Elektroden verlaufender
Bereich mit noch höherer Störstellenkonzentration vorgesehen
ist. Dadurch wird in Längsrichtung entlang des Kanals ein
Potentialprofil in Form einer Treppe geschaffen, durch das
der Ladungstransferwirkungsgrad einer kleinen Ladungsmenge
gesteigert werden kann. Im einzelnen ist ein von einem
größeren, vergrabenen Hauptkanal umgebener kleiner,
zusätzlicher vergrabener Kanal vorgesehen, wobei dieser
Zusatzkanal eine höhere Konzentration eines
Dotierungsmaterials aufweist als der Hauptkanal. Beide
vergrabenen Kanäle erstrecken sich über das gesamte
Bauelement, so daß sämtliche Gates oberhalb der Kanäle
angeordnet sind.
Die US-PS 4 888 633 beschreibt ein ladungsgekoppeltes
Halbleiterbauelement mit vergrabenem Kanal, bei welchem
senkrecht zu den Gate-Elektroden verlaufende Kanalbereiche
mit höherer Störstellenkonzentration, hergestellt durch
Ionenimplantation, vorgesehen sind, wodurch der
Ladungstransferwirkungsgrad gesteigert werden soll. Der
vergrabene Kanal weist einen zentralen, sich längs
erstreckenden Bereich mit geringerer
Verunreinigungskonzentration und einen sich in Längsrichtung
erstreckenden Umfangsbereich höherer
Verunreinigungskonzentration auf; diese Bereiche erstrecken
sich offenbar über die gesamte Länge des
Halbleiterbauelements, und die Gates sind, durch eine
Isolierschicht getrennt, oberhalb des vergrabenen Kanals
angeordnet.
Zur Erläuterung der bei ladungsgekoppelten
Halbleiterbauelementen (CCD) auftretenden Schwierigkeiten
wird auf die Fig. 1A-1C bezug genommen, welche die
Struktur eines konventionellen CCD-Kanals zeigen. Hierbei
weist der CCD-Kanal erste Polysilicium-Gates 2 und zweite
Polysilicium-Gates 5 auf, die abwechselnd angeordnet sind.
Bei einem derartigen Aufbau werden Ladungen durch
zweiphasiges Takten transferiert, wobei die Breite des
konventionellen CCD-Kanals groß ist, so daß eine kleine
Ladungsmenge über ein weites Kanalgebiet diffundiert, wie aus
den Fig. 1B und 1C hervorgeht. Dementsprechend
verschlechtert sich der Ladungstransferwirkungsgrad.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur
Herstellung eines ladungsgekoppelten Halbleiterbauelements
mit vergrabenem Kanal (BCCD) zu schaffen, durch welches ein
derartiges Halbleiterbauelement mit verbessertem
Ladungstransferwirkungsgrad einer kleinen Ladungsmenge
erhalten wird.
Die Aufgabe wird durch ein Verfahren mit den im
Patentanspruch 1 angegebenen Merkmalen gelöst. Vorteilhafte
Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den
Unteransprüchen angegeben.
Bei dem Verfahren nach der Erfindung werden unter den ersten Polysilicium-
Gates bei der zweiten und den nachfolgenden
Ionenimplantationen keine weiteren Kanäle gebildet, weil die
ersten Polysilicium-Gates bei diesen Ionenimplantationen als
Maske wirken.
Die Erfindung wird nachstehend anhand bevorzugter
Ausführungsbeispiele unter Bezugnahme auf die Zeichnung
näher erläutert.
Es zeigt:
Fig. 1A-1C stellen die Strukturen eines konventionellen
CCD-Kanals dar;
Fig. 1A stellt eine Draufsicht dar;
Fig. 1B stellt eine Querschnittsansicht und ein
Potentialprofil entlang der Linie A-A der Fig.
1A dar;
Fig. 1C stellt eine Querschnittsansicht entlang der
Linie B-B der Fig. 1A dar;
Fig. 2A-2B zeigen die Strukturen eines BCCD-Kanals eines Ausführungsbeispiels gemäß
der vorliegenden Erfindung:
Fig. 2A stellt eine Querschnittsansicht und ein
Potentialprofil entsprechend der Linie A-A in Fig.
1A dar;
Fig. 2B stellt eine Querschnittsansicht entsprechend der
Linie B-B der Fig. 1A dar; und
Fig. 3A-3E zeigen verschiedene Schritte des
Herstellungsverfahrens gemäß einem der Ausführungsbeispiel vorliegenden
Erfindung.
Die Fig. 2A-2B zeigen die Strukturen eines BCCD-Kanals, hergestellt durch
ein Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung. Die Fig. 3A-3B
veranschaulichen die verschiedenen Schritte des Verfahrens
gemäß dem Ausführungsbeispiel der vorliegenden Erfindung.
Wie aus Fig. 3A hervorgeht, wird eine Ionenimplantation
über einen ganzen aktiven Bereich 1 ausgeführt, um in einem
P-leitenden Substrat eine N-leitende Zone zu schaffen. Auf
den gesamten aktiven Bereich wird Polysilicium aufgebracht
und dann teilweise abgeätzt, um erste
Polysilicium-Gates 2 stehenzulassen, wie aus Fig. 3B
hervorgeht. Nachdem Fotolack auf dem gesamten aktiven
Bereich 1 aufgebracht ist, wird ein erstes ausgewähltes
Gebiet 3 senkrecht zu den ersten Polysilicium-Gates 2
belichtet, wie aus Fig. 3C hervorgeht. Dann wird im ersten
ausgewählten Bereich 3 eine zweite Ionenimplantation
durchgeführt, um eine tiefere N-leitende Zone zu schaffen,
wie aus Fig. 2B hervorgeht.
Die ersten Polysilicium-Gates 2 werden als Masken gegen die
zweite Ionenimplantation benutzt, um die Selbstausrichtung
des Gates zu bewirken.
Wie Fig. 3D zeigt, wird ein zweites ausgewähltes Gebiet 4
durch einen PR-Prozeß (Fotoresistprozeß) belichtet, wobei
dieses Gebiet parallel zum ersten ausgewählten Gebiet 3 liegt
und dieses im wesentlichen voll umfaßt. Dann wird im
zweiten ausgewählten Gebiet 4 eine dritte
Ionenimplantation durchgeführt, um die tiefste N-leitende
Zone zu schaffen, wie Fig. 2B zeigt. Wieder werden die
ersten Polysilicium-Gates 2 als Selbstausrichtungsmasken
bei der dritten Ionenimplantation benutzt. Um mehrere
Abstufungen im Potentialprofil zu schaffen, kann der
PR-Prozeß und der Ionenimplantationsprozeß wiederholt
werden.
Schließlich wird auf dem aktiven Bereich 1 Polysilicium
aufgebracht und abgeätzt, um zweite Polysilicium-Gates 5
zu schaffen, die zwischen und parallel zu den ersten
Polysilicium-Gates 2 liegen, wie aus Fig. 3E hervorgeht.
Mit dem beschriebenen Verfahren kann ein
Vielfachpotentialprofil vom Grabentyp in der Mitte des
Kanals nur unter den zweiten Polysilicium-Gates 5 erzeugt
werden, wie die Fig. 2A und 2B zeigen, und eine kleine
Ladungsmenge kann im Graben eingeschlossen werden. Daher
werden die Ladungen im Gebiet der zweiten
Polysilicium-Gates 5 der Fig. 3E eingeschlossen, was zu
einer Verstärkung des selbstinduzierten Feldes und des
Randfeldes führt und für den Ladungstransfer im BCCD-Kanal
von Nutzen ist.
Wie oben im einzelnen erläutert, ist das Verfahren zur
Herstellung eines ladungsgekoppelten Halbleiter
bauelements mit vergrabenem Kanal (BCCD) gemäß
der vorliegenden Erfindung beim Bau von Kamerarecordern
hoher Wiedergabetreue und hoher Auflösung nützlich, bei
denen ein wirksamer Ladungstransfer erforderlich ist.
Claims (4)
1. Verfahren zur Herstellung eines ladungsgekoppelten
Haltleiterbauelements mit vergrabenem Kanal (BCCD),
gekennzeichnet durch folgende Schritte:
- a) Durchführen einer Ionenimplantation in einem ausgewählten aktiven Bereich (1) eines Halbleitersubstrats;
- b) Aufbringen von Polysilicium auf dem aktiven Bereich (1);
- c) Ausätzen ausgewählter Gebiete des Polysiliciums, um erste Polysilicium-Gates (2) zu bilden:
- d) Belichten eines ersten ausgewählten Gebietes (3) senkrecht zu den ersten Polysilicium-Gates (2) durch den PR-Prozeß;
- e) Durchführen einer zweiten Ionenimplantation unter Verwendung der ersten Polysilicium-Gates (2) als Maske im ersten ausgewählten Gebiet (3);
- f) Belichten eines zweiten ausgewählten Gebietes (4) parallel zum ersten Gebiet (3) und dieses im wesentlichen ganz umfassend durch den PR-Prozess;
- g) Durchführen einer dritten Ionenimplantation unter Verwendung der ersten Polysilicium-Gates (2) als Maske im zweiten ausgewählten Gebiet (4);
- h) Aufbringen einer zusätzlichen Polysiliciumschicht auf dem aktiven Bereich; und
- i) Abätzen der zusätzlichen Polysiliciumschicht zur Schaffung zweiter Polysilicium-Gates (5) zwischen den und parallel zu den ersten Polysilicium-Gates (2).
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß als Ergebnis
der Schritte d) - g) die Störstellenkonzentration im
ausgewählten aktiven Bereich (1) niedriger als im ersten
ausgewählten Gebiet (3) ist, und daß diejenige des ersten
ausgewählten Gebietes (3) niedriger als diejenige des
zweiten ausgewählten Gebietes (4) ist.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß ein weiterer
PR-Prozeß zur Bestimmung eines weiteren ausgewählten Gebietes und eine weitere Ionenimplantation mit den ersten Polysilizium-Gates (2) als Maske zwischen dem
Schritt g) und dem Schritt h) wiederholt werden.
4. Verfahren zum Betrieb eines ladungsgekoppelten
Halbleiterbauelements mit vergrabenem Kanal nach einem
der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß an
die Polysilizium-Gates (2, 5) zweiphasige Potentiale
angelegt werden, so daß ein Potentialprofil in Form
einer Treppe in Längsrichtung des Kanals einschließlich
eines Mehrfachpotentialprofils unter den zweiten
Polysilizium-Gates (5) entsteht.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900000948A KR930000720B1 (ko) | 1990-01-29 | 1990-01-29 | 자기정열을 이용한 ccd 채널의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4041014A1 DE4041014A1 (de) | 1991-08-01 |
| DE4041014C2 true DE4041014C2 (de) | 2001-05-10 |
Family
ID=19295570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4041014A Expired - Lifetime DE4041014C2 (de) | 1990-01-29 | 1990-12-20 | Verfahren zur Herstellung eines ladungsgekoppelten Halbleiterbauelements mit vergrabenem Kanal (BCCD) |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5024963A (de) |
| JP (1) | JPH0785505B2 (de) |
| KR (1) | KR930000720B1 (de) |
| DE (1) | DE4041014C2 (de) |
| FR (1) | FR2657727B1 (de) |
| GB (1) | GB2240430B (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100359767B1 (ko) | 1998-07-11 | 2002-11-07 | 주식회사 하이닉스반도체 | 고체촬상소자의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4667213A (en) * | 1984-09-24 | 1987-05-19 | Rca Corporation | Charge-coupled device channel structure |
| US4888633A (en) * | 1980-06-17 | 1989-12-19 | Matsushita Electric Industrial Company, Ltd. | Charge transfer device having a buried transfer channel with higher and lower concentrations |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4362575A (en) * | 1981-08-27 | 1982-12-07 | Rca Corporation | Method of making buried channel charge coupled device with means for controlling excess charge |
| US4396438A (en) * | 1981-08-31 | 1983-08-02 | Rca Corporation | Method of making CCD imagers |
| JPH0618263B2 (ja) * | 1984-02-23 | 1994-03-09 | 日本電気株式会社 | 電荷転送素子 |
| DE3581793D1 (de) * | 1984-12-06 | 1991-03-28 | Toshiba Kawasaki Kk | Ladungsverschiebeanordnung. |
| US4642877A (en) * | 1985-07-01 | 1987-02-17 | Texas Instruments Incorporated | Method for making charge coupled device (CCD)-complementary metal oxide semiconductor (CMOS) devices |
| JP2565257B2 (ja) * | 1987-06-16 | 1996-12-18 | ソニー株式会社 | 電荷転送装置 |
| US4992842A (en) * | 1988-07-07 | 1991-02-12 | Tektronix, Inc. | Charge-coupled device channel with countinously graded built-in potential |
-
1990
- 1990-01-29 KR KR1019900000948A patent/KR930000720B1/ko not_active IP Right Cessation
- 1990-07-16 US US07/553,170 patent/US5024963A/en not_active Expired - Lifetime
- 1990-12-20 DE DE4041014A patent/DE4041014C2/de not_active Expired - Lifetime
-
1991
- 1991-01-28 GB GB9101809A patent/GB2240430B/en not_active Expired - Lifetime
- 1991-01-28 FR FR9100917A patent/FR2657727B1/fr not_active Expired - Lifetime
- 1991-01-29 JP JP3026787A patent/JPH0785505B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888633A (en) * | 1980-06-17 | 1989-12-19 | Matsushita Electric Industrial Company, Ltd. | Charge transfer device having a buried transfer channel with higher and lower concentrations |
| US4667213A (en) * | 1984-09-24 | 1987-05-19 | Rca Corporation | Charge-coupled device channel structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US5024963A (en) | 1991-06-18 |
| JPH04212429A (ja) | 1992-08-04 |
| FR2657727B1 (fr) | 1995-11-17 |
| JPH0785505B2 (ja) | 1995-09-13 |
| DE4041014A1 (de) | 1991-08-01 |
| KR910015060A (ko) | 1991-08-31 |
| GB2240430B (en) | 1993-11-17 |
| FR2657727A1 (fr) | 1991-08-02 |
| KR930000720B1 (ko) | 1993-01-30 |
| GB2240430A (en) | 1991-07-31 |
| GB9101809D0 (en) | 1991-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2646308C3 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
| DE69029618T2 (de) | Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher | |
| DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
| DE2930630C2 (de) | Halbleiterbauelement sowie Verfahren zu seiner Herstellung | |
| EP0186058B1 (de) | Feldeffekttransistor mit hoher Spannungsfestigkeit | |
| DE3012363A1 (de) | Mos-vorrichtung und verfahren zu deren herstellung. | |
| DE4208537C2 (de) | MOS-FET-Struktur und Verfahren zu deren Herstellung | |
| CH623959A5 (de) | ||
| DE2454705A1 (de) | Ladungskopplungsanordnung | |
| EP0157926B1 (de) | Verfahren zum Herstellen einer hochintegrierten MOS-Feld-effekttransistorschaltung | |
| DE3888663T2 (de) | Bipolare Halbleiteranordnung mit einer leitenden Rekombinationsschicht. | |
| DE3015782A1 (de) | Feldeffekttransistor mit isolierter steuerelektrode und verfahren zur herstellung desselben | |
| DE2634312C2 (de) | Mit zweiphasigen Taktsignalen betreibbare CCD-Vorrichtung | |
| DE69120773T2 (de) | Ladungsträgeranordnung, Verfahren zu ihrer Herstellung und Verfahren zu ihrer Steuerung | |
| DE19540665C2 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE2743299A1 (de) | Ladungskopplungsanordnung | |
| DE69113673T2 (de) | Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung. | |
| DE2746335A1 (de) | Verfahren zur herstellung einer ladungsuebertragungsvorrichtung | |
| DE19830161B4 (de) | Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung | |
| DE3432801C2 (de) | ||
| DE4041014C2 (de) | Verfahren zur Herstellung eines ladungsgekoppelten Halbleiterbauelements mit vergrabenem Kanal (BCCD) | |
| DE2334116A1 (de) | Ueberstroemkanal fuer ladungsuebertragende abbildungs-baueinheiten | |
| DE2945854A1 (de) | Ionenimplantationsverfahren | |
| DE2911726A1 (de) | Halbleitervorrichtung und verfahren zu deren herstellung | |
| DE3015101C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: CROSSTEK CAPITAL, LLC, WILMINGTON, DEL., US |