DE4034680A1 - Automatischer bezugsspannungsregler fuer integral-analog/digital-umsetzer - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf einen Analog/Digital-(A/D)-Umsetzer für ein digitales Multimeter, und insbesondere auf einen automatischen Bezugsspannungsregler für den Integral-A/D-Umsetzer, wobei der Regler eine Bezugsspannung des Integral-A/D-Konverters automatisch steuern kann, derart, daß Ausgabefehler des Multimeters aufgrund von Begrenzungsfehlern des Verstärkers eines Miller-Integrators im Integral-A/D-Umsetzer reduziert werden.

In einem konventionellen Integral-A/D-Umsetzer, wie er in Fig. 1 dargestellt ist, schaltet ein Bezugsspannungsschaltkreis 1 eine Basisspannung VC und eine Bezugsspannung VREF, während ein Eingangsspannungsschaltkreis 2 eine Eingangsspannung VIN, die Basisspannungen VC und die Bezugsspannungen VREF schaltet. Der Bezugsspannungsschaltteil 1 und der Eingangsspannungschaltteil 2 sind jeweils mit der nicht invertierenden Klemme (+) und der invertierenden Klemme (-) eines Operationsverstärkers OP eines Miller-Integrators 3 verbunden.

Der Bezugsspannungsschaltkreis 1 weist zwei Schalter S1 und S4 auf, während der Eingangsschaltkreis 2 drei Schalter S2, S3 und S5 aufweist.

Der Miller-Integrator 3 ist mit seinen Ausgangsklemmen an eine Vergleichsschaltung 4 angeschlossen und weist den Verstärker OP, einen Widerstand R und zwei Kondensatoren C1 und C2 auf. Aufgabe der Vergleichsschaltung 4 ist es, eine vom Bezugsspannungsschaltkreis 1 gelieferte Bezugsspannung mit einer vom Miller-Integrator 3 gelieferten Ausgangsspannung VO zu vergleichen. Der Vergleichsteil 4 umfaßt einen Komparator COMP1 und einen Rückkopplungsschalter S6. Eine Logikschaltung 5 ist an die Ausgangsklemmen des Vergleichsteils 4 angeschlossen, so daß eine Ausgabe der Vergleichsschaltung 4 in der Logikschaltung 5 gespeichert wird, um nach der A/D-Umsetzung als Digitalsignal geliefert zu werden.

Bei dem beschriebenen Integral-A/D-Umsetzer werden der Schalter S1 im Bezugsspannungsschaltkreis 1 und der Schalter S2 im Eingangsspannungsschaltkreis 2 gleichzeitig für eine vorbestimmte Periode T1 eingeschaltet, wie Fig. 2A zeigt. Das heißt, daß die Bezugsspannung (+) des Miller-Integrators 3 an die Basisspannung VC angelegt wird und kein Strom durch den Widerstand R und den Kondensator C1 fließt. Die Ausgangsspannung VO des Verstärkers OP im Miller-Integrator 3 ist also die gleiche wie die Basisspannung VC.

Die Ausgangsspannung VO des Miller-Integrators 3 wird an die nicht invertierende Klemme (+) des Komparators COMP1 der Vergleichsschaltung 4 geliefert und mit der an die invertierende Klemme (-) des Komparators COMP1 angelegten Basisspannung VC verglichen. Der Vergleichsteil 4 liefert die Basisspannung VC, wobei der Rückkopplungsschalter S6 in der Vergleichsschaltung 4 eingeschaltet ist, so daß die vom Vergleichsteil 4 gelieferte Basisspannung VC im Logikschaltungsteil 5 gespeichert wird.

Andererseits werden zur gleichen Zeit für eine vorbestimmte Periode T2 der Schalter S1 im Bezugsspannungsschaltteil 1 und der Schalter S3 im Eingangsspannungsschaltteil 2 eingeschaltet. Demgemäß bleibt die Ausgangsbasisspannung VC des Bezugsspannungsschaltkreises 1 konstant, während der Ausgang des Eingangsspannungsschaltkreises 2 an die Eingangsspannung VIN überwechselt. Damit fließt Strom durch den Widerstand R und den Kondensator C1 und die Ausgangsspannung VO des Miller-Integrators 3 folgt einer linearen Zeitfunktion, wie aus Fig. 2B hervorgeht. Es ist also:

Der Endwert der Ausgangspannung VO nimmt den Wert

an.

Die Ausgangsspannung VO des Miller-Integrators 3 wird in der Vergleichsschaltung 4 mit der Basisspannung VC verglichen; und dann geht der Ausgang des Komparators COMP1 in einen niederpegeligen Zustand über, wie aus Fig. 2C(A) hervorgeht. Die niederpegelige Ausgabe der Vergleichsschaltung 4 wird in der Logikschaltung 5 gespeichert.

Fig. 2C(B) zeigt die Ausgangsspannung VO des Miller-Integrators 3 für den Fall, daß die Eingangsspannung VIN einen kleineren negativen Wert besitzt als die Basisspannung VC. Gemäß 2C(B) verläuft die Ausgangsspannung VO entsprechend einer linearen Zeitfunktion, und zwar wie folgt:

wobei der Maximalwert (VIN/RC1)×T2 ist. Die Ausgangspannung VO des Miller-Integrators 3 wird an die Vergleichsschaltung 4 angelegt und hochpegelig geliefert, wie aus Fig. 2C(B) hervorgeht.

Andererseits werden im Eingangsspannungsschaltkreis 2 der Schalter S4 im Bezugsspannungsschaltkreis 1 und der Schalter S2 im Eingangsspannungsschaltkreis 2 gleichzeitig für eine bestimmte Periode T3 gemäß Fig. 2A eingeschaltet. Das heißt, daß die Bezugsspannung des Miller-Integrators 3 zum Ergänzungswert der Basisspannung VC und der Bezugsspannung VREF wird, während die Eingangsspannung VIN zur Basisspannung VC wird.

Fig. 2B(A) gibt die lineare Zeitfunktion der Ausgangsspannung VO des Miller-Integrators 3 wieder, wobei:

Wie vorher wird in der Vergleichsschaltung 4 die Ausgabe des Miller-Integrators 3 mit der Bezugsspannung VREF verglichen und zur Speicherung an die Logikschaltung 5 geliefert, so daß die Vergleichsschaltung 5 eine digitale Ausgabe liefert.

Im Gegensatz dazu empfängt der Miller-Integrator 3 eine Eingangsspannung VREF + VO, falls der Schalter S1 im Bezugsspannungsschaltkreis 1 und der Schalter S5 im Eingangsspannungsschaltkreis 2 anstelle der Schalter S2 und S4 für die vorbestimmte Periode T3 eingeschaltet werden. Dementsprechend verläuft die Ausgangsspannug VO des Miller-Integrators 3 wie folgt:

Ebenso wird die Ausgangsspannung VO des Miller-Integrators 3 an den Vergleichsteil 4 angelegt, um mit der Bezugsspannung Vt auf hohem Pegel verglichen zu werden.

Fig. 2B zeigt alle vorbestimmten Perioden T=3. Die digitalen Ausgangssignale werden durch Wiederholung dieser Schritte geliefert. Es gibt aber ein Problem, das darin besteht, daß die digitalen Ausgangssignale wegen des Begrenzungsfehlers des Verstärkers OP im Miller-Integrator 3 nicht genau mit der Eingangsspannug VIN übereinstimmen. Um dieses Problem zu lösen, müßte die Bezugsspannung VREF jeweils von Hand eingestellt werden.

Es ist ein Ziel der vorliegenden Erfindung, einen automatischen Bezugsspannungsregler für einen Integral-A/D-Umsetzer zu schaffen, der automatisch die Bezugsspannungen eines Bezugsspannungsschaltkreises gemäß einer Eingangsspannung einstellen kann.

Gegenstand der vorliegenden Erfindung ist somit ein automatischer Bezugsspannungsregler für einen Integral-A/D-Umsetzer, der gekennzeichnet ist durch:

• - einen Bezugsspannungsschaltkreis;
• - einen Eingangsspannungsschaltkreis;
• - einen Miller-Integrator;
• - eine Vergleichsschaltung;
• - eine Logikschaltung; und
• - eine automatische Bezugsspannungssteuereinrichtung zum Verringern des auf dem Begrenzungsfehler des Verstärkers des Miller-Integrators beruhenden Ausgangsfehlers des Integral-A/D-Umsetzers durch automatisches Regeln der Bezugsspannungen des Bezugsspannungsschaltkreises.

Dieses und weitere Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele in Verbindung mit den beigefügten Zeichnungen deutlicher hervor.

Fig. 1 stellt ein detailliertes Blockschaltbild eines konventionellen Integral-A/D-Umsetzers dar;

Fig. 2A stellt ein Diagramm zur Veranschaulichung von Eingangswellenformen des konventionellen Integral-A/D-Umsetzers dar;

Fig. 2B stellt ein Diagramm zur Veranschaulichung von Ausgangswellenformen des in Fig. 1 wiedergegebenen Miller-Integrators dar;

Fig. 2C stellt ein Diagramm zur Veranschaulichung von Ausgangswellenformen der in Fig. 1 wiedergegebenen Vergleichsschaltung dar;

Fig. 3 stellt ein detailliertes Blockschaltbild des automatischen Bezugsspannungsreglers eines Integral-A/D-Umsetzers gemäß der vorliegenden Erfindung dar;

Fig. 4 stellt ein detailliertes Blockschaltbild zur Veranschaulichung der in Fig. 3 wiedergegebenen Regelschaltung dar; und

Fig. 5 stellt ein detailliertes Blockschaltbild zur Veranschaulichung des in Fig. 3 wiedergegebenen Spannungsteilers dar.

Nachfolgend wird die Erfindung unter Bezugnahme auf die beigefügten Zeichnungen näher beschrieben.

Fig. 3 zeigt den automatischen Bezugsspannungsregler eines Integral-A/D-Umsetzers gemäß der vorliegenden Erfindung. Gemäß Fig. 3 weist der Integral-A/D-Konverter 100 einen Bezugsspannungsschaltkreis 1, einen Eingangsspannungsschaltkreis 2, einen Miller-Integrator 3, eine Vergleichsschaltung 4 und eine Logikschaltung 5 auf.

Die automatische Bezugsspannungssteuereinrichtung 200 weist einen Digital-Analog-(D/A)-Umsetzer 7, eine Vergleichsschaltung 8, eine Steuerschaltung 9 und eine Bezugsspannungseinstellschaltung 10 auf. Die Vergleichsschaltung 8 weist einen Spannungsteiler 8-1 und einen Komparator COMP2 auf. Die Steuerschaltung 9 weist ein NAND-Gate, einen Aufwärts/Abwärtszähler 9-1, einen Binärzähler 9-2, einen Flankendetektor 9-3 und ein UND-Gate auf. Die Bezugsspannungseinstellschaltung 10 weist eine Konstantspannungsquelle 10-1 und einen Multiplexer 10-2 auf.

Im einzelnen dient der Bezugsspannungschaltkreis 1 dazu, eine Basisspannung VC und eine Bezugspannung VREF gegeneinander zu invertieren und ist dabei an die nicht invertierende Klemme (+) des Verstärkers OP im Miller-Integrator 3 angeschlossen. Der Eingangsspannungsschaltkreis 2 ist an die invertierende Klemme (-) des Verstärkers OP angeschlossen und greift dessen Eingangspannung wahlweise an der Eingangsspannung VIN der Bezugsspannung VREF und an der Basisspannung VC ab.

Der Bezugsspannungsschaltkreis 1 weist zwei Schalter S1 und S4 auf, während der Eingangsspannungsschaltkreis 2 drei Schalter S2, S3 und S5 besitzt. Der Miller-Integrator 3 umfaßt den Verstärker OP, den Widerstand R und zwei Kondensatoren C1 und C2. Als nächstes besteht die Aufgabe der Vergleichsschaltung 4 darin, das Ausgangssignal VO des Miller-Integrators 3 mit der Bezugsspannung zu vergleichen, die vom Bezugsspannungsschaltkreis 1 geliefert und an eine Ausgangsklemme des Miller-Integrators 3 angeschlossen ist. Die Vergleichsschaltung weist einen Komparator COMP1 und einen Rückkopplungsschalter S6 auf. Weiter ist eine Logikschaltung 5 an die Vergleichsschaltung 4 angeschlossen, um das Ausgangssignal der Vergleichsschaltung zu speichern und als Digitalsignal zu liefern. Zusätzlich ist ein n-Bit D/A-Umsetzer an Ausgangsklemmen der Logikschaltung 5 zur Umsetzung von Digitalsignalen zu n-Bits aus Digitalsignalen zu m-Bits in Analogsignale umzusetzen.

Andererseits ist ein Schalter S8 zur Lieferung der Bezugsspannung VREF an die nicht invertierende Klemme (+) des Miller-Integrators 3 angeschlossen, wenn sie automatisch als Bezugsspannung desselben geregelt wird. Der Spannungsteiler 8-1 ist ebenfalls an die Klemmen (+) zur Teilung der Eingangsbezugsspannung VREF angeschlossen, wenn der Schalter S2 eingeschaltet ist.

Darüber hinaus ist eine Ausgangsklemme des D/A-Umsetzers 7 mit dem Vergleichsteil 8-2 der Vergleichsschaltung 8 verbunden, um die Ausgangsspannung des D/A-Umsetzers 7 mit der an den Bezugsspannungsschaltkreis 1 im Integral-A/D-Umsetzer 100 angelegten Bezugsspannung zu vergleichen.

Der Vergleichsteil 8-2 ist mit der Ausgangsklemme des Spannungsteilers 8-1 verbunden und umfaßt einen Komparator COMP2. Der Komparator COMP2 ist an die Steuerschaltung 9 sowie an das NAND-Gate angeschlossen, das durch ein automatisches Steuertreibersignal zur automatischen Steuerung der Bezugsspannung VREF und eines Ausgangssignals T1 der Logikschaltung 5 im Integral-A/D-Umsetzer 100 betätigt wird. Eine Ausgangsklemme des NAND-Gates ist an den Aufwärts/Abwärtszähler 9-1 angeschlossen, der entsprechend dem Ausgangssignals des NAND-Gates und dem Ausgangssignal Vstat des Komparators COMP2 im Vergleichsteil 8-2 aufwärts oder abwärts zählt.

Weiter ist ein Binärzähler 9-2 sowohl an die Ausgangsklemmen des NAND-Gates als auch an die des Komparators COMP2 angeschlossen. Weiter ist ein Flankendetektor mit Latch 9-3 an den Binärzähler 9-2 zur verzögerten Lieferung des Ausgangssignals des Binärzählers 9-2 angeschlossen. Das heißt, daß sich der Ausgang des Flankendetektors mit Latch 9-3 während der automatischen Steuerung der Bezugsspannung VREF auf hohem Pegel befindet, während der Ausgang niederpegelig wird, wenn die automatische Steuerung der Bezugsspannung VREF beendet ist.

Die Ausgangsklemme des Flankendetektors mit Latch 9-3 und das automatische Steuerungstreibersignal zur Steuerung der Bezugsspannung VREF werden jeweils an zwei Eingangsklemmen des UND-Gates angelegt. Wenn sich das Ausgangssignal TE des UND-Gates auf hohem Pegel befindet, wird während der vorbestimmten Periode T2 die Bezugsspannung VREF an die invertierende Klemme (-) des Verstärkers OP im Miller-Intergrator 3 angelegt, wie Fig. 2 zeigt, während, wenn sich das Signal auf niedrigem Pegel befindet, die Eingangspannung VIN an die invertierende Klemme (-) des Verstärkers OP angelegt und auf Normalpegel invertiert wird.

Andererseits ist ein Multiplexer 10-2 zwischen die Konstantspannungssquelle 10-1 zur Lieferung von N Bezugsspannungen und den Aufwärts-/Abwärtszähler 9-1 der Steuerschaltung 9 eingefügt, so daß eine von n Bezugsspannungen als Bezugsspannung VREF ausgewählt wird. Die Bezugsspannungseinstellschaltung 10 umfaßt die Konstantspannungssquelle 10-1 und den Multiplexer 10-2.

Die vom Multiplexer 10-2 in der Bezugsspannungseinstellschaltung 10 gelieferte Bezugsspannung VREF wird an die Schalter S4 bzw. S5 im Bezugsspannungsschaltkreis 1 bzw. im Eingangsspannungsschaltkreis 2 angelegt. Wenn sich das Ausgangssignal TI der Steuerschaltung 9 auf hohem Pegel befindet, wird der Schalter S2 eingeschaltet, so daß die Bezugsspannung VREF an den Miller-Integrator 3 während der vorbestimmten Periode T2 angelegt wird, wie aus Fig. 2 hervorgeht.

Weiter ist der Schalter SW3 zwischen den Schalter S3 des Eingangsspannungsschaltkreises 2 und die Eingangsquelle der Eingangsspannung VIN eingeschaltet, um die Eingangsspannung VIN während der vorbestimmten Periode T2 an die invertierende Klemme (-) des Miller-Integrators 3 entsprechend dem Ausgangssignal TI der Steuerschaltung 9 zu liefern.

Bei der vorliegenden Erfindung wird die automatische Bezugsspannungssteuereinrichtung 200 zum automatischen Steuern der Bezugsspannung VREF aktiviert, wenn die Logikschaltung 5 ein Digitalsignal liefert. Deshalb ist das an die Steuerschaltung 9 angelegte automatische Steuerungstreibersignal auf hohen Pegel gesetzt.

Anschließend wird das eingangs gesetzte Signal der Steuerschaltung 9 an den Multiplexer 10-2 angelegt, während eine Anfangsbezugsspannung VREF1 an den Integral-A/D-Umsetzer 100 gelegt wird. Dabei befindet sich der Ausgang des NAND-Gates der Steuerschaltung 9 auf niedrigem Pegel und liegt an der Taktklemme CLK des Binärzählers 9-2. Somit wird die Ansteuerung des Binärzählers 9-2 beendet, so daß der Ausgang des Flankendetektors mit der Verriegelung 9-3 niederpegelig wird.

Weiter wird der Ausgang des UND-Gates in der Steuerschaltung 9 auf hohen Pegel gesetzt, wodurch der an die Ausgangsklemme des Multiplexers 10-2 angeschlossene Schalter SW1 und der an den Schalter SW1 angeschlossene Schalter SW2 eingeschaltet werden. Dabei wird der Schalter SW3 ausgeschaltet, so daß die Eingangsspannung VIN während der vorbestimmten Periode T2 nicht an die Eingangsklemme des Miller-Integrators 3 angelegt wird, wie aus Fig. 2 hervorgeht. Deshalb wird die Anfangsbezugsspannung VREF1 während der Periode T2 an die Eingangsklemme des Miller-Integrators 3 im Integral-A/D-Umsetzer 100 angelegt.

Andererseits wird die Anfangsbezugsspannung VREF1 an den Spannungsteiler angelegt, der mit einer Klemme des Schalters S2 verbunden ist, und anschließend wird eine Ausgabe VREF′′ vom Spannungsteiler 8-1 an den Komparator COMP1 angelegt, wobei die Ausgangsspannung VREF′′ des Spannungsteilers 8-1 durch das Verhältnis einer Digitalausgabezahl der logischen Schaltung 5 zu einer gewählten Ausgabezahl bestimmt ist, und zwar wie folgt:

Weiter wird die an den Miller-Integrator 3 angelegte Anfangsbezugsspannung VREF1 als Digitalsignal durch die logische Schaltung 5 an den Integral-A/D-Umsetzer 100 geliefert. Dieses Digitalsignal wird durch den n-Bit-D/A-Umsetzer 7 in ein Analogsignal VREF′ umgesetzt.

Im Komparator COMP2 wird das Analogsignal VREF′ des D/A-Umsetzers 7 mit dem Ausgangssignal VREF′′ des Spannungsteilers 8-1 verglichen, wobei das Ausgangssignal Vstat des Vergleichsteils 8-2 an den Aufwärts-/Abwärtszähler 9-1 angelegt wird, derart, daß der Zähler 9-1 entsprechend dem Ausgangssignal Vstat der Vergleichsschaltung 8 aufwärts oder abwärts zählt.

Wenn daher das Ausgangssignal Vstat größer als das Ausgangssignal VREF′ des D/A-Umsetzers 7 ist, befindet sich das Ausgangssignal Vstat des Vergleichsteilers 8-2 auf hohem Pegel, so daß der Aufwärts-/Abwärtszähler 9-1 abwärts zählt, da die Anfangsbezugsspannung VREF1 als sehr groß betrachtet wird.

Wenn aber das Ausgangssignal VREF′ des D/A-Umsetzers 7 kleiner als das Ausgangssignal VREF′′ des Spannungsteilungsteilers 8-1 ist, befindet sich das Ausgangssignal Vstat des Vergleichsteilers 8-2 auf niedrigem Pegel, so daß der Aufwärts-/Abwärtszähler 9-1 aufwärts zählt, da das Anfangsbezugssignal VREF1 als sehr klein betrachtet wird. Somit wird das Ausgangssignal der Steuerschaltung 9 an den Multiplexer 10-2 in der Bezugsspannungseinstellschaltung 10 angelegt, wodurch erneut eine der n Bezugsspannungen der Konstantspannungssquelle 10-1 angesteuert wird. Die ausgewählte Bezugsspannung wird an den Bezugsspannungsschaltkreis 1 im Integral-A/D-Umsetzer angelegt. Die erwähnten Schritte werden solange wiederholt, bis die Ausgangsspannung VREF′′ des Spannungsteilerteils 8-1 mit der Ausgangsspannung VREF′ des D/A-Umsetzers 7 übereinstimmt.

Das heißt, daß, wenn der Aufwärts-/Abwärtszahler 9-1 abwärts zählt, also die Bezugsausgangsspannung der Bezugsspannungseinstellschaltung 10 reduziert und damit die Ausgangsspannung VREF′′ des Spannungsteilers 8-1 kleiner als die Ausgangsspannung VREF′ des D/A-Umsetzers 7 wird, die Ausgangsspannung Vstat des Komparators COMP2 in der Vergleichsschaltung 8 niederpegelig wird, so daß der Aufwärts-/Abwärtszähler 9-1 in den Sperrzustand übergeht.

In gleicher Weise wird, wenn der Aufwärts-/Abwärtszähler 9-1 aufwärts zählt und somit die Ausgangsspannung VREF′′ des Spannungsteilers 8-1 größer als die Ausgangsspannung VREF′ wird, das Ausgangssignal Vstat des Komparators COMP2 hochpegelig wird und der Aufwärts-/Abwärtszähler 9-2 ebenfalls in den Sperrzustand tritt, den das Steuersignal des Multiplexers 10-2 unveränderlich macht. Zusätzlich wird die Bezugsausgangsspannung VREF der Bezugsspannungseinstellschaltung konstant gemacht. Die Bezugsspannung VREF wird in ein Digitalsignal umgesetzt und an den Integral-A/D-Umsetzer angelegt.

Das digitale Ausgangssignal des Integral-A/D-Umsetzers 100 wird nach der Digital-Analog-Umsetzung im D/A-Umsetzer 7 an den Komparator COMP2 in der Vergleichsschaltung 9 angelegt. Falls das Ausgangssignal Vstat des Komparators COMP2 variabel ist, wird die Bezugsspannung VREF rückgesetzt; falls sie jedoch unveränderlich ist, wird das Ausgangssignal des Flankendetektors mit Latch 9-3 in der Steuerschaltung hochpegelig, während das UND-Gate niederpegelig wird, so daß die Schalter SW1 und SW2 ausgeschaltet werden.

Andererseits wird der Schalter SW3 durch das invertierte Signal TI eingeschaltet, das durch den mit der Ausgangsklemme des UND-Gates verbundenen Inverter INV geliefert wird. Somit wird die Eingangsspannung VIN über den Schalter SW3 an den Integral-A/D-Umsetzer 100 angelegt und der A/D-Umsetzer 100 führt seine normalen Funktionen aus.

Wie oben erwähnt, verringert die vorliegende Erfindung den auf den Begrenzungsfehler des Integral-A/D-Umsetzers zurückzuführenden Fehler des digitalen Ausgangssignales durch automatische Steuerung der Bezugsspannung. Zusätzlich ist die vorliegende Erfindung in weitem Umfang auf konventionelle Integral-A/D-Umsetzer durch einfaches Anschließen automatischer Bezugsspannungssteuereinrichtungen an die Ausgangsstufe der konventionellen A/D-Umsetzer anwendbar.

Die vorliegende Erfindung ist in keiner Weise auf die oben beschriebene Ausführungsform beschränkt. Verschiedene Abänderungen der offenbarten Ausführungsform sowie andere Ausführungsformen der vorliegenden Erfindung liegen unter Bezugnahme auf die Erfindung im Rahmen des fachmännischen Könnens. Es wird daher davon ausgegangen, daß die beigefügten Patentansprüche alle derartigen Abänderungen oder Ausführungsformen als in den Rahmen der Erfindung fallend abdecken.

Claims (6)

1. Automatischer Bezugsspannungsregler für einen Integral-A/D-Umsetzer, mit einem Bezugsschaltkreis, einem Eingangsschaltkreis zum Umsetzen einer unveränderlichen Basisspannung und einer veränderlichen Bezugsspannung, einem Miller-Integrator, einer Vergleichsschaltung und einer Logikschaltung, dadurch gekennzeichnet, daß der Regler eine automatische Bezugsspannungssteuereinrichtung zur Verringerung des auf den Begrenzungsfehler des Verstärkers im Miller-Integrator beruhenden Ausgabefehlers des Integral-A/D-Umsetzers durch automatisches Steuern der Bezugsspannungen des Bezugsspannungsschaltkreises aufweist.

2. Automatischer Bezugsspannungsregler nach Anspruch 1, dadurch gekennzeichnet, daß die Bezugsspannungsregelung folgende Einrichtungen aufweist:

• - einen D/A-Umsetzer zum Umsetzen der digitalen Ausgangssignale des Integral-A/D-Unsetzers in Analogsignale;
• - eine Vergleichsschaltung zum Vergleichen des Ausgangssignals des D/A-Umsetzers mit einer an den Bezugsspannungsschaltkreis angelegten Bezugsspannung;
• - eine Bezugsspannungsvergleichsschaltung zur Lieferung verschiedener Bezugsspannungen;
• - eine Steuerschaltung zum Steuern der Bezugsspannungen der Bezugsspannungseinstellschaltung durch ein Ausgangssignal der Vergleichsschaltung;
• - einen Schalter zum Abschalten einer Eingangsspannung, der an eine Ausgangsklemme der Bezugsspannungseinstellschaltung und an eine Eingangsklemme des Integral-A/D-Umsetzers 100 angeschlossen ist, derart, daß er während einer automatischen Bezugsspannungsoperation die vom Integral-A/D-Umsetzer gelieferte Eingangsspannung abschaltet;
• - einen Schalter für den Normalbetrieb des Integral-A/D-Umsetzers, der nach der automatischen Bezugsspannungssteuerung die Eingangsspannung an den Integral-A/D-Umsetzer anlegt.

3. Automatischer Bezugsspannungsregler nach Anspruch 2, dadurch gekennzeichnet, daß er folgende Komponenten aufweist:

• - einen Schalter, der als Antwort auf das Einschalten des Schalters zum Abschalten der Eingangsspannung eingeschaltet wird;
• - einen Spannungsteiler, der an eine Eingangsklemme des Schalters für den Normalbetrieb des Integral-A/D-Umsetzers angeschlossen ist, derart, daß er die Bezugsspannung teilt, die an den Integral-A/D-Umsetzer angelegt ist; und
• - einen Komparator zum Vergleichen des Ausgangssignals des D/A-Umsetzers mit dem Ausgangssignal des Spannungsteilers.

4. Automatischer Bezugsspannungsregler nach Anspruch 2, dadurch gekennzeichnet, daß die Steuerschaltung folgende Komponenten aufweist:

• - ein NAND-Gate, daß durch ein automatisches Steuerungstreibersignal sowie ein Zeitgabesignal gesteuert wird, das von der Logikschaltung im Integral-A/D-Umsetzer geliefert wird;
• - einen Aufwärts-/Abwärtszähler zur Lieferung eines Steuersignals an die Bezugsspannungseinstellschaltung entsprechend dem Ausgangssignal der Vergleichsschaltung;
• - einen Binärzähler, der an eine Ausgangsklemme des NAND-Gates zum Zählen der Ausgabe des NAND-Gates angeschlossen ist;
• - einen Flankendetektor mit Latch zur Lieferung eines hochpegeligen Signals während der automatischen Steuerung der Bezugsspannung, und zur Lieferung eines niederpegeligen Signals für den Normalbetrieb des Integral-A/D-Umsetzers; und
• - ein UND-Gate, das an den Flankendetektor mit Latch sowie an die Vergleichsschaltung angeschlossen ist.

5. Automatischer Bezugsspannungsregler nach Anspruch 2, dadurch gekennzeichnet, daß die Bezugsspannungseinstellschaltung eine Konstantspannungsquelle zur Lieferung einer Vielzahl von Bezugsspannungen, sowie einen Multiplexer zum Ansteueren einer der von der Konstantspannungsquelle gelieferten Bezugsspannungen entsprechend einem Ausgabesignal der Steuerschaltung aufweist.

6. Automatischer Bezugsspannungsregler nach Anspruch 2, dadurch gekennzeichnet, daß der D/A-Umsetzer, die Vergleichsschaltung und die Steuerschaltung durch einen Mikrocomputer (MICOM) ersetzt werden.