DE4013435A1 - Halbleiterbauelement mit passivierungsschicht - Google Patents
Halbleiterbauelement mit passivierungsschichtInfo
- Publication number
- DE4013435A1 DE4013435A1 DE19904013435 DE4013435A DE4013435A1 DE 4013435 A1 DE4013435 A1 DE 4013435A1 DE 19904013435 DE19904013435 DE 19904013435 DE 4013435 A DE4013435 A DE 4013435A DE 4013435 A1 DE4013435 A1 DE 4013435A1
- Authority
- DE
- Germany
- Prior art keywords
- amorphous
- semiconductor
- passivation layer
- layer
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/298—Semiconductor material, e.g. amorphous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Photovoltaic Devices (AREA)
Description
Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einem
Halbleiterkörper mit mehreren aufeinanderfolgenden Zonen
abwechselnden Leitungstyps, mit an die Oberfläche des Halbleiter
körpers tretenden pn-Übergängen und mit einer aus einem amorphen
Halbleitermaterial bestehenden Passivierungsschicht.
Ein solches Halbleiterbauelement ist z. B. in der DE-OS 27 30 367
beschrieben worden. Das amorphe Halbleitermaterial ist Silizium,
das im Vakuum bei geringem Restdruck wenigstens dort auf die
Oberfläche des kristallinen Halbleiterkörpers aufgedampft wird,
wo die pn-Übergänge an die Oberfläche treten. Anschließend wird
die Passivierungsschicht getempert. Halbleiterbauelemente mit
derart passivierten Halbleiterkörpern zeigen eine ausreichende
Stabilität der Sperrstromkennlinien bis zu einer Spannung von
etwa 4 kV.
Für höhere Sperrspannungen von über 4 kV vorgesehene Halbleiter
bauelemente wie Thyristoren und Planardioden lassen sich mit der
beschriebenen Schicht nicht befriedigend passivieren, da bei die
sen Spannungen die Sperrfähigkeit durch die genannte Passivierungs
schicht abnimmt. Dies ist auf die Ausbildung von Inversionsschich
ten an der Oberfläche des Halbleiterkörpers und/oder auf Ober
flächendurchbruch durch zu hohe Oberflächenfeldstärken zurückzu
führen. Es ist jedoch wünschenswert, zur Passivierung ein Halb
leitermaterial mit einer hohen Dichte umladbarer Zustände zu
verwenden, da dies wegen seiner hohen Defektdichte im Gegensatz
zum Isolator den Vorteil hat, den aktiven Bauelementebereich
elektrisch abzuschirmen. Nur mit einer solchen Passivierung
lassen sich Oberflächenladungen neutralisieren.
Der Erfindung liegt die Aufgabe zugrunde, eine Passivierungs
schicht der obengenannten Art so weiterzubilden, daß sie auch
für Bauelemente mit üblicher Randkontur verwendet werden kann,
die mit Blockierspannungen und Sperrspannungen größer als 4 kV
betrieben werden sollen. Die Aufgabe wird dadurch gelöst, daß
das amorphe Halbleitermaterial folgenden Bedingungen genügt:
wobei j₀ die Sperrstromdichte des amorph-kristallinen Hetero-
Übergangs, σ und d die spezifische Leitfähigkeit bzw. die
Dicke der amorphen Schicht,
der maximale Feldgradient
an der Oberfläche des sperrgepolten Halbleiterbauelements, V n,p b
die um das Oberflächenpotential in der amorphen Schicht reduzierte
Barrierenhöhe und E g der Bandabstand im kristallinen Halb
leiterkörper ist.
Besteht die Passivierungsschicht aus im Vakuum aufgedampften und
anschließend getempertem Silizium, so werden beide Bedingungen
dadurch erfüllt, daß das amorphe Silizium mit einer Konzentration
von 10¹⁹ cm-3 bis 10²⁰ cm-3, vorzugsweise mit 2×10¹⁹ cm-3 dotiert
wird. Durch diese Dotierung wird nämlich die spezifische Leit
fähigkeit σ verringert und das Verhältnis j₀/σ vergrößert.
Außerdem wird durch die Dotierung das Ferminiveau derart verscho
ben, daß das Merkmal b) erfüllt ist.
Durch die genannte Dotierung ist die Anzahl der donatorartigen
Zustände im amorphen Silizium der Anzahl seiner akzeptorartigen
Zustände etwa annähernd gleich.
Die Erfindung wird anhand eines Ausführungsbeispiels in Verbin
dung mit den Fig. 1 bis 4 näher erläutert. Es zeigt
Fig. 1 und 2 schematische Darstellungen zur Erläuterung der Be
dingung a) zur Verhinderung des Durchbruchs
Fig. 3 eine schematische Darstellung des Bändermodells zur Erläu
terung der Bedingung b) zur Verhinderung der Inversion und Fig. 4
einen teilweisen Schnitt durch einen passivierten Halbleiterkör
per mit einer Passivierungsschicht gemäß der Erfindung.
In Fig. 1 ist schematisch ein teilweiser Schnitt durch eine Pla
nardiode dargestellt. Diese hat ein n-leitendes Substrat 1, in
das eine p⁺-dotierte Zone 2 eingebettet ist. Die Oberfläche des
Substrats und der Zone 2 ist mit einer Passivierungsschicht 3
bedeckt, die aus einem amorphen Halbleitermaterial, z. B. aus im
Hochvakuum aufgedampften Silizium besteht. Zwischen Substrat 1
und Zone 2 liegt ein pn-Übergang 4. Dieser wird durch eine an
das Substrat 1 gelegte Spannung +U in Sperrichtung vorgespannt,
wenn die Zone 2 auf Massepotential liegt. Damit spannt sich eine
Raumladungszone auf, die den durch die gestrichelten Linien 5, 6
begrenzten Verlauf hat. Die Laterialkomponente der Feldstärke an
der Oberfläche des Halbleiterkörpers ist durch den nach rechts
gerichteten Pfeil E charakterisiert. Die amorphe Schicht 3 bildet
mit dem kristallinen Halbleiterkörper Hetero-Übergänge, die zwi
schen Substrat 1 und Schicht 3 durch eine Diode 7 und zwischen
Zone 2 und Schicht 3 durch eine Diode 8 symbolisiert sind. Die
Schicht 3 selbst hat eine spezifische Leitfähigkeit, die durch
die Serienwiderstände 9 symbolisiert ist. Diese Widerstände lie
gen zwischen der Anode der Diode 7 und der Katode der Diode 8.
Die Dioden und die Widerstände sind hier, wie erwähnt, nur sym
bolisch dargestellt, in Wirklichkeit wird der Hetero-Übergang
durch unendlich viele, fein verteilte Dioden und Widerstände
gebildet.
In Fig. 2 ist ein Flächenelement der amorphen Schicht 3 darge
stellt. Es hat eine Dicke d, eine Breite l und eine Länge dx.
Der lateral von links in das Flächenelement fließende Strom ist
mit I bezeichnet. Der aus dem Halbleiterkörper stammende Strom
anteil ist dI, der rechts aus dem Flächenelement austretende
Strom demnach I+dI. Die zum linken Rand des Flächenelements ge
hörende Feldstärke ist E(x). Entsprechend ist die Feldstärke am
rechten Rand E(x+dx) und die Feldstärkeänderung über dem Flä
chenelement dE(x).
Um einen Durchbruch des amorph-kristallinen Heteroübergangs zu
verhindern, muß die Bedingung
erfüllt sein. Dabei ist j₀ die Sperrstromdichte des erwähnten
Heteroübergangs, σ die spezifische Leitfähigkeit der amorphen
Schicht 3,
der maximale Feldgradient an der Oberfläche
der sperrgepolten aus Substrat 1 und Zone 2 bestehenden Diode
und d die Dicke der amorphen Schicht.
Die spezifische Leitfähigkeit s der amorphen Schicht 3 läßt
sich durch Dotierung derart verringern, daß das Verhältnis j₀/σ
größer als
wird. Hiermit läßt sich ein unzulässig hoher,
zum Durchbruch führender Spannungsabfall am Heteroübergang zwischen
der amorphen Passivierungsschicht und dem kristallinen
Silizium des Halbleiterkörpers vermeiden.
Neben der Forderung, einen Durchbruch des Heteroübergangs zu
vermeiden, muß auch die Forderung erfüllt werden, Inversions
schichten zu verhindern. Zur Erläuterung dient das Bändermodell
nach Fig. 3. Das Leitungsband ist mit E c, das Valenzband mit E v,
das verbotene Band mit E g bezeichnet. Die Quasi-Fermi-Niveaus
des sperrgepolten amorph-kristallinen Heteroübergangs sind mit
E Fp und E Fn bezeichnet.
Wenn die Inversion verhindert werden soll, gilt auf einem p-do
tiertem Substrat die Beziehung
Das ist gleichbedeutend mit
Hier ist V p b die effektive Barrierenhöhe des Heteroübergangs auf
einem p-Substrat, V Op b die Barrierenhöhe und ψ pa das Oberflächen
potential im amorphen Silizium auf p-Substrat. Über dem n-
dotierten Substrat ergibt sich analog
Weiterhin gilt die Bedingung
V On b + V Op b = E g.
Beim amorphen Aufdampfsilizium ist nun die Zustandsdichte hoch
und das Oberflächenpotential ψ a klein. Es liegt in der Größen
ordnung 0,1 eV. Es ist daher erforderlich, daß die genannten
Barrierenhöhen etwa gleich groß werden:
Die Barrierenhöhen dürfen sich also nur um den Betrag ψ a von
unterscheiden und werden durch entsprechende Dotierung des
amorphen Siliziums eingestellt. Durch die erwähnte Bor-Dotierungs
konzentrtion von 10¹⁹-10²⁰ cm-3, vorzugsweise 2×10¹⁹ cm-3 wird
das Femi-Niveau um etwa 0,1 eV verschoben. Die Barrierenhöhen
betragen beim nicht kompensierten amorphen Silizium
V On b = 0,36 eV
und
V Op b = 0,76 eV.
Beim p-dotierten, kompensierten amorphen Silizium betragen die
Barrierenhöhen
V On b = 0,46 eV
und
V Op b = 0,66 eV.
Da, wie oben erwähnt, beim getemperten amorphen Aufdampfsilizium
das Kontaktpotential ψ pa und ψ na in der Größenordnung von
0,1 eV liegt, wird die Inversionsbedingung unterdrückt:
Das Ausführungsbeispiel nach Fig. 4 ist ein Thyristor mit einem
Halbleiterkörper 11, der zu einer gestrichelten eingezeichneten
Achse rotationssymmetrisch ist. Der Halbleiterkörper hat eine
n-dotierte Innenzone 12, an die sich an der Katodenseite eine
stark p-dotierte Katodenbasiszone 14 und an der Anodenseite eine
stark p-dotierte Anodenzone 13 anschließt. In der Zone 14 ist
eine Katodenemitterzone 15 planar eingebettet. Zwischen den Zo
nen 14 und 15 liegt ein pn-Übergang 18, zwischen den Zonen 12
und 14 ein pn-Übergang 19 und zwischen den Zonen 12 und 13 ein
pn-Übergang 20. Die Katodenemitterzone 15 ist mit einer Katoden
elektrode 16, die Anodenzone 13 ist mit einer Anodenelektrode 17
kontaktiert.
Der Halbleiterkörper hat eine herkömmliche Randstruktur, d. h.
der Winkel α zwischen dem pn-Übergang 20 und einer ersten Rand
fläche 21 der Zone 12 ist positiv und der Winkel β zwischen
einer Parallele zum pn-Übergang 19 und einer zweiten Randfläche
22 der Zone 14 ist negativ. Dieser Winkel ist klein und liegt in
der Größenordnung von einigen Grad.
Der Halbleiterkörper 11 ist dort, wo die pn-Übergänge 18, 19 und
20 an seine Oberfläche treten, mit einer Passivierungsschicht
23 bedeckt. Diese Passivierungsschicht besteht z. B. aus aufge
dampften, amorphem Silizium, das mit Bor in einer Dotierungskon
zentration von 10¹⁹ cm-3 bis 10²⁰ cm-3, vorzugsweise 2×10¹⁹ cm-3
dotiert ist. Bei einer Dotierung in dieser Höhe sind die donator
artigen Zustände des amorphen Siliziums wenigstens annähernd
ausgeglichen. Die aufgedampfte Schicht kann eine Dicke von 100 nm
haben. Sie wird nach Ätzen der Randkontur des Halbleiterkörpers
in einer Hochvakuumanlage durch Elektronenstrahlverdampfung bei
einem Restgasdruck von etwa 10-7 mb mit einer Rate von 0,2 nm/s
bei einer Substrattemperatur von etwa 200°C aufgedampft. An
schließend wird sie etwa 10 Stunden bei ungefähr 340°C getem
pert. Die Schicht kann in Stickstoff N₂, Luft oder im Vakuum
getempert werden. Eine derart aufgedampfte amorphe Silizium
schicht würde nach dem Tempern ohne p-Dotierung eine ausgeprägte
n-Leitfähigkeit aufweisen. Dies würde daher im Bereich der
p-dotierten Zone 14 zur Inversion führen, was sich in einer Ab
nahme der Blockierspannung des Thyristors niederschlägt. Die
n-Dotierung wird dadurch erreicht, daß dem zu verdampfenden
Silizium-Ausgangsmaterial eine Borkonzentration von 10¹⁹ bis
10²⁰ cm-3 zugefügt wird.
Auf die gemäß dem obenangegebenen Verfahren hergestellte Passi
vierungsschicht 23 wird dann zum mechanischen Schutz eine Schutz
schicht 24 aufgebracht, die z. B. aus Silikonkautschuk besteht.
Diese Schicht braucht keine die elektrischen Verhältnisse der
Oberfläche des Halbleiterkörpers beeinflussenden Ladungsträger
zu enthalten.
Bei entsprechender Dimensionierung und an sich bekannter, in
Fig. 4 dargestellter Randflächenkonturierung lassen sich Halblei
terbauelemente mit einer Blockierspannung bzw. Sperrspannung
von 6 kV langzeitstabil passivieren.
Anstelle des aufgedampften amorphen Siliziums lassen sich auch
andere Halbleiter, wie z. B. aufgesputtertes Silizium, amorphes
SiC oder aC:H (amorpher wasserstoffhaltiger Kohlenstoff) verwen
den. Andere als in Fig. 1 gezeigte Randkonturen und Bauelemente,
z. B. Planardioden, lassen sich ebenfalls passivieren. Die ge
nannten Stoffe zeichnen sich wie das amorphe Silizium durch eine
hohe Dichte umladbarer Zustände und damit durch eine gute Ab
schirmwirkung aus, die Schichten sind auch mit dem Herstellungs
prozeß der Bauelemente kompatibel. Sie weisen auch eine nur ge
ringe spezifische Leitfähigkeit auf, so daß die parasitären
Sperrströme in der Passivierungsschicht klein gegen die Sperr
ströme des Bauelements bleiben.
Claims (4)
1. Halbleiterbauelement mit einem Halbleiterkörper (11) mit
mehreren aufeinanderfolgenden Zonen (15, 14, 12, 13) abwechselnden
Leitungstyps, mit an die Oberfläche des Halbleiterkörpers
tretenden pn-Übergängen (18, 19, 20) und mit einer aus einem
amorphen Halbleitermaterial bestehenden Passivierungsschicht (23),
dadurch gekennzeichnet, daß das amorphe
Halbleitermaterial folgenden Bedingungen genügt:
wobei j₀ die Sperrstromdichte des amorph-kristallinen Hetero-
Übergangs, σ und d die spezifische Leitfähigkeit bzw. die
Dicke der amorphen Schicht,
der maximale Feldgradient
an der Oberfläche des sperrgepolten Halbleiterbauelements, V p,n b
die um das Oberflächenpotential in der amorphen Schicht redu
zierte Barrierenhöhe und E g der Bandabstand im kristallinen
Halbleiterkörper ist.
2. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß das amorphe
Halbleitermaterial dotiert ist derart, daß die Anzahl seiner do
natorartigen Zustände der Anzahl seiner aktzeptorartigen Zu
stände wenigstens annähernd gleich ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2 mit einer aus im
Vakuum aufgedampften und anschließend getemperten, aus amorphen
Silizium bestehenden Passivierungsschicht,
dadurch gekennzeichnet, daß das amorphe
Silizium mit Bor mit einer Konzentration von 10¹⁹-10²⁰ cm-3
dotiert ist.
4. Halbleiterbauelement nach Anspruch 3,
dadurch gekennzeichnet, daß die Konzen
tration 2×10¹⁹ cm-3 beträgt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP89109837A EP0400178B1 (de) | 1989-05-31 | 1989-05-31 | Halbleiterbauelement mit Passivierungsschicht |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4013435A1 true DE4013435A1 (de) | 1990-12-06 |
Family
ID=8201436
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE58908152T Expired - Lifetime DE58908152D1 (de) | 1989-05-31 | 1989-05-31 | Halbleiterbauelement mit Passivierungsschicht. |
DE19904013435 Withdrawn DE4013435A1 (de) | 1989-05-31 | 1990-04-26 | Halbleiterbauelement mit passivierungsschicht |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE58908152T Expired - Lifetime DE58908152D1 (de) | 1989-05-31 | 1989-05-31 | Halbleiterbauelement mit Passivierungsschicht. |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0400178B1 (de) |
JP (1) | JP2856847B2 (de) |
DE (2) | DE58908152D1 (de) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4137341C1 (de) * | 1991-11-13 | 1993-04-29 | Siemens Ag, 8000 Muenchen, De | |
US5631496A (en) * | 1993-05-13 | 1997-05-20 | Eupec Europaelsche Gesellsch. F. Leistungshalbleiter Mbh & Co.Kg | Semiconductor component having a passivation layer and method for manufacturing same |
DE4428524A1 (de) * | 1994-08-11 | 1997-12-04 | Eupec Gmbh & Co Kg | Halbleiterbauelement mit Passivierungsschicht |
DE19851461C2 (de) * | 1998-11-09 | 2003-07-31 | Semikron Elektronik Gmbh | Schnelle Leistungsdiode und Verfahren zu ihrer Passivierung |
DE10349908A1 (de) * | 2003-10-25 | 2005-06-02 | Semikron Elektronik Gmbh | Zweifach passiviertes Leistungshalbleiterbauelement mit einer MESA Randstruktur und Verfahren zu dessen Herstellung |
EP1837908A1 (de) * | 2006-03-22 | 2007-09-26 | SEMIKRON Elektronik GmbH & Co. KG | Leistungshalbleiterbauelement mit Sekundärpassivierungsschicht und zugehöriges Herstellungsverfahren |
DE102006013076A1 (de) * | 2006-03-22 | 2007-09-27 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit Passivierungsschicht und zugehöriges Herstellungsverfahren |
DE202009017866U1 (de) | 2009-06-09 | 2010-09-23 | Semikron Elektronik Gmbh & Co. Kg | Schaltungsanordnung mit einem Leistungshalbleiterbauelement und einem Verbindungspartner |
EP2239774A1 (de) | 2009-04-11 | 2010-10-13 | SEMIKRON Elektronik GmbH & Co. KG | Leistungshalbleiterbauelement mit einer Randpassivierung und Verfahren zu dessen Herstellung |
DE102011012242A1 (de) | 2010-02-26 | 2011-09-01 | Mitsubishi Electric Corporation | Polyimide resin composition for semiconductor devices, method of forming film in semiconductor devices using the same and semiconductor devices |
WO2012039384A1 (ja) | 2010-09-21 | 2012-03-29 | 株式会社ピーアイ技術研究所 | 太陽電池内の絶縁膜形成用ポリイミド樹脂組成物及びそれを用いた太陽電池内の絶縁膜形成方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000042662A1 (de) * | 1999-01-12 | 2000-07-20 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Leistungshalbleiterbauelement mit mesa-randabschluss |
DE10047152B4 (de) | 2000-09-22 | 2006-07-06 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Hochvolt-Diode und Verfahren zu deren Herstellung |
DE10358985B3 (de) | 2003-12-16 | 2005-05-19 | Infineon Technologies Ag | Halbleiterbauelement mit einem pn-Übergang und einer auf einer Oberfläche aufgebrachten Passivierungsschicht |
DE102006007093B4 (de) * | 2006-02-15 | 2008-08-14 | Infineon Technologies Ag | Verfahren zur Herstellung einer haftfähigen Schicht auf einem Halbleiterkörper |
DE102006025135A1 (de) * | 2006-05-30 | 2007-12-06 | Infineon Technologies Ag | Halbleiterbauelement mit einer mehrere Abschnitte aufweisenden Passivierungsschicht |
JP5477681B2 (ja) * | 2008-07-29 | 2014-04-23 | 三菱電機株式会社 | 半導体装置 |
US8013340B2 (en) | 2008-09-30 | 2011-09-06 | Infineon Technologies Ag | Semiconductor device with semiconductor body and method for the production of a semiconductor device |
US8809949B2 (en) | 2009-06-17 | 2014-08-19 | Infineon Technologies Austria Ag | Transistor component having an amorphous channel control layer |
US8735981B2 (en) | 2009-06-17 | 2014-05-27 | Infineon Technologies Austria Ag | Transistor component having an amorphous semi-isolating channel control layer |
DE102011087487A1 (de) * | 2011-11-30 | 2013-06-06 | Infineon Technologies Bipolar Gmbh & Co. Kg | Halbleiterbauelement mit optimiertem Randabschluss |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1566072A (en) * | 1977-03-28 | 1980-04-30 | Tokyo Shibaura Electric Co | Semiconductor device |
DE2836911C2 (de) * | 1978-08-23 | 1986-11-06 | Siemens AG, 1000 Berlin und 8000 München | Passivierungsschicht für Halbleiterbauelemente |
DE2922005A1 (de) * | 1979-05-30 | 1980-12-04 | Siemens Ag | Halbleiterbauelement mit passiviertem halbleiterkoerper |
DE3138324A1 (de) * | 1981-09-25 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Integrierter halbleiterschaltkreis |
-
1989
- 1989-05-31 EP EP89109837A patent/EP0400178B1/de not_active Expired - Lifetime
- 1989-05-31 DE DE58908152T patent/DE58908152D1/de not_active Expired - Lifetime
-
1990
- 1990-04-26 DE DE19904013435 patent/DE4013435A1/de not_active Withdrawn
- 1990-05-30 JP JP14123190A patent/JP2856847B2/ja not_active Expired - Lifetime
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4137341C1 (de) * | 1991-11-13 | 1993-04-29 | Siemens Ag, 8000 Muenchen, De | |
US5302537A (en) * | 1991-11-13 | 1994-04-12 | Siemens Aktiengesellschaft | Manufacturing method for a low voltage power MISFET utilizing only three masks |
US5631496A (en) * | 1993-05-13 | 1997-05-20 | Eupec Europaelsche Gesellsch. F. Leistungshalbleiter Mbh & Co.Kg | Semiconductor component having a passivation layer and method for manufacturing same |
DE4428524A1 (de) * | 1994-08-11 | 1997-12-04 | Eupec Gmbh & Co Kg | Halbleiterbauelement mit Passivierungsschicht |
DE19851461C2 (de) * | 1998-11-09 | 2003-07-31 | Semikron Elektronik Gmbh | Schnelle Leistungsdiode und Verfahren zu ihrer Passivierung |
DE10349908A1 (de) * | 2003-10-25 | 2005-06-02 | Semikron Elektronik Gmbh | Zweifach passiviertes Leistungshalbleiterbauelement mit einer MESA Randstruktur und Verfahren zu dessen Herstellung |
DE10349908B4 (de) * | 2003-10-25 | 2007-08-16 | Semikron Elektronik Gmbh & Co. Kg | Zweifach passiviertes Leistungshalbleiterbauelement mit einer MESA Randstruktur und Verfahren zu dessen Herstellung |
DE10349908C5 (de) * | 2003-10-25 | 2009-02-12 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zur Herstellung eines zweifach passivierten Leistungshalbleiterbauelements mit einer MESA Randstruktur |
DE102006013077A1 (de) * | 2006-03-22 | 2007-09-27 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit Sekundärpassivierungsschicht und zugehöriges Herstellungsverfahren |
DE102006013076A1 (de) * | 2006-03-22 | 2007-09-27 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit Passivierungsschicht und zugehöriges Herstellungsverfahren |
EP1837908A1 (de) * | 2006-03-22 | 2007-09-26 | SEMIKRON Elektronik GmbH & Co. KG | Leistungshalbleiterbauelement mit Sekundärpassivierungsschicht und zugehöriges Herstellungsverfahren |
EP2239774A1 (de) | 2009-04-11 | 2010-10-13 | SEMIKRON Elektronik GmbH & Co. KG | Leistungshalbleiterbauelement mit einer Randpassivierung und Verfahren zu dessen Herstellung |
DE102009017732A1 (de) | 2009-04-11 | 2010-10-21 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit einer Randpassivierung und Verfahren zu dessen Herstellung |
DE202009017866U1 (de) | 2009-06-09 | 2010-09-23 | Semikron Elektronik Gmbh & Co. Kg | Schaltungsanordnung mit einem Leistungshalbleiterbauelement und einem Verbindungspartner |
DE102011012242A1 (de) | 2010-02-26 | 2011-09-01 | Mitsubishi Electric Corporation | Polyimide resin composition for semiconductor devices, method of forming film in semiconductor devices using the same and semiconductor devices |
US8987376B2 (en) | 2010-02-26 | 2015-03-24 | Pi R&D Co., Ltd. | Polyimide resin composition for semiconductor devices, method of forming film in semiconductor devices using the same and semiconductor devices |
WO2012039384A1 (ja) | 2010-09-21 | 2012-03-29 | 株式会社ピーアイ技術研究所 | 太陽電池内の絶縁膜形成用ポリイミド樹脂組成物及びそれを用いた太陽電池内の絶縁膜形成方法 |
Also Published As
Publication number | Publication date |
---|---|
DE58908152D1 (de) | 1994-09-08 |
EP0400178A1 (de) | 1990-12-05 |
EP0400178B1 (de) | 1994-08-03 |
JPH03116785A (ja) | 1991-05-17 |
JP2856847B2 (ja) | 1999-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0400178B1 (de) | Halbleiterbauelement mit Passivierungsschicht | |
EP0360036B1 (de) | Planarer pn-Übergang hoher Spannungsfestigkeit | |
EP0200863B1 (de) | Halbleiterbauelement mit Thyristor- und Diodenstrukturen | |
DE112019003790T5 (de) | Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung | |
EP1131852B1 (de) | Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen | |
DE4310444C2 (de) | Schnelle Leistungsdiode | |
DE112016006374T5 (de) | Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben | |
DE19816448C1 (de) | Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung | |
EP0564007B1 (de) | Thyristor mit reduzierter Kippspannung | |
EP0327901B1 (de) | Hochleistungs-GTO-Thyristor sowie Verfahren zu dessen Herstellung | |
DE112013001802T5 (de) | Hochspannungshalbleitervorrichtung | |
DE1539070A1 (de) | Halbleiteranordnungen mit kleinen Oberflaechenstroemen | |
EP0419898B1 (de) | Verfahren zur Erhöhung der Spannungsfestigkeit eines mehrschichtigen Halbleiterbauelements | |
EP0651445A2 (de) | Abschaltbarer Thyristor | |
DE19535322A1 (de) | Anordnung mit einem pn-Übergang und einer Maßnahme zur Herabsetzung der Gefahr eines Durchbruchs des pn-Übergangs | |
EP0389942B1 (de) | Hochsperrendes Halbleiterbauelement | |
EP1001461B1 (de) | Verfahren zur Passivierung einer schnellen Leistungsdiode durch eine Passivierungsschicht aus amorphem Kohlenstoff | |
DE1564374B1 (de) | Halbleiterbauelement mit negativer Widerstandscharakteristik | |
DE2744023A1 (de) | Speicherdielektrikum und verfahren zu seinem betrieb | |
DE2607194A1 (de) | Halbleiteranordnung | |
WO2000007245A1 (de) | Leistungshalbleiter mit reduziertem sperrstrom | |
DE3721001C2 (de) | ||
DE3932490C2 (de) | Thyristor mit großer Sperrfähigkeit in Blockierrichtung | |
EP1372197A1 (de) | Leistungshalbleiter mit variierbaren Parametern | |
DE19631872A1 (de) | Vertikales Halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |