DE19631872A1 - Vertikales Halbleiterbauelement - Google Patents

Vertikales Halbleiterbauelement

Info

Publication number
DE19631872A1
DE19631872A1 DE1996131872 DE19631872A DE19631872A1 DE 19631872 A1 DE19631872 A1 DE 19631872A1 DE 1996131872 DE1996131872 DE 1996131872 DE 19631872 A DE19631872 A DE 19631872A DE 19631872 A1 DE19631872 A1 DE 19631872A1
Authority
DE
Germany
Prior art keywords
conductivity
zones
zone
charge carrier
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1996131872
Other languages
English (en)
Other versions
DE19631872C2 (de
Inventor
Nando Dipl Ing Kaminski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Daimler Benz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz AG filed Critical Daimler Benz AG
Priority to DE1996131872 priority Critical patent/DE19631872C2/de
Publication of DE19631872A1 publication Critical patent/DE19631872A1/de
Application granted granted Critical
Publication of DE19631872C2 publication Critical patent/DE19631872C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein mikroelektronisches vertikales Halbleiter-Bauelement.
Vertikale mikroelektronische Bauelemente mit planaren pn-Übergängen weisen in den Krümmungsbereichen ihrer Raumladungszonen erhöhte elektrische Felder auf, was insbesondere an der Oberfläche der Bauelemente zu frühzeitigen elektrischen Durchbrüchen führt. Zusätzlich können sie an der Oberfläche zu Belastungen im dort deponierten Isolatormaterial führen. Die hohen Feldstärken verringern somit die Durchbruchspannung des Bauelements. Es ist bekannt, die hohen Feldstärken mittels geeigneter Randstrukturen abzuschwächen bzw. Feldstärkespitzen zu vermeiden. Bekannte und verwendete Randstrukturen sind z. B. Feldplatten, niedrig dotierte Schichten, durch Schliffe oder Ätzungen hergestellte Randkonturen, Feldringe und semiisolierende Randschichten. Die verwendeten Maßnahmen sind dadurch gekennzeichnet, daß ein oder mehrere der einzustellenden Parameter wie Dotierung oder Abstand der Feldringe schwierig einstellbar sind oder zu unerwünschten Nebeneffekten führen, wie z. B. erhöhte Leckströme bei semiisolierenden Randschichten.
In der Veröffentlichung von Y. C. Kao und E. D. Wolley: ′High Voltage Planar p-n Junctions′, Proceedings of the IEEE, Vol. 55, No. 8, August 1967, S. 1409-1414, wird eine Anordnung von zueinander parallelen, konzentrischen Feldringen beschrieben, die in einer Ebene des Bauelements um eine Hauptsperrschicht herum angeordnet sind und als Spannungsteiler etwaige hohe Feldstärken am Rand der Hauptsperrschicht und der Oberfläche des Bauelementes abbauen sollen. Die Feldringe bilden konzentrische Leitfähigkeitszonen, die die Hauptsperrschicht in vorgegebenem Abstand umgeben und deren Ladungsträgerdichte eines vorgegebenen Ladungsträgertyps den gegenüber dem dazwischenliegenden Halbleitergebiet entgegengesetzten Ladungsträgertyp besitzt.
Der schädliche Einfluß von Oberflächenladungen ist durch die gezeigte Anordnung nicht gelöst. Besonders problematisch ist die Anordnung bei Halbleitermaterialien mit großer Bandlücke, wie z. B. GaAs, SiC, da in diesem Fall die Abstände der Feldringe wesentlich kleiner als bei Halbleitern mit geringerer Energielücke sein und dennoch hochgenau eingehalten werden müssen. Diese bedingt erhöhte Anforderungen an die Prozeßtechnologie.
Der Erfindung liegt die Aufgabe zugrunde, ein vertikales Halbleiter-Bauelement anzugeben, welches einfach und preiswert herstellbar und für hohe Durchbruchsspannungen geeignet ist.
Die Aufgabe erfindungsgemäß wird durch ein Halbleiterbauelement mit den Merkmalen des Anspruchs 1 gelöst. Weiterführende und vorteilhafte Ausgestaltungen des erfindungsgemäßen Halbleiterbauelements sind den Unteransprüchen und der Beschreibung zu entnehmen.
Der Erfindung liegt das Prinzip zugrunde, bei einem Halbleiterbauelement der im Oberbegriff des Anspruchs 1 beschriebenen Art mindestens eine weitere Ebene mit mindestens einer Leitfähigkeitszone mit zumindest bereichsweise gegenüber dem angrenzenden Halbleitergebiet veränderter Ladungsträgerdichte des vorgegebenen Ladungsträgertyps im vorgegebenen Abstand um die Hauptsperrschicht eines Bauelements anzuordnen, wobei die zweite Leitfähigkeitszone bezogen auf die erste Leitfähigkeitszone in vertikaler Richtung angeordnet ist. Die Änderung der Ladungsträgerdichte kann sprunghaft oder kontinuierlich sein. Besonders bevorzugt ist eine Anordnung, bei der sich Leitfähigkeitszonen einer Ebene bei einer gedachten Projektion ihrer Profile auf die Profile der Leitfähigkeitszonen der nächstbenachbarten Ebene überlappen. Dabei ist es lediglich notwendig, daß die Profile überhaupt einen Überlappungsbereich aufweisen, der nicht symmetrisch ausgebildet sein muß, so daß die erfindungsgemäße Anordnung auch gegen große Fertigungsschwankungen in lateraler Richtung stabil ist. Dies stellt eine Vereinfachung der Prozeßtechnologie dar.
Der besondere Vorteil ist, daß eine günstige Feldverteilung im Randbereich der Hauptsperrschicht nicht über die Abstände der Leitfähigkeitszonen in einer Ebene, sondern im wesentlichen über den Abstand zwischen den Leitfähigkeitszonen-Ebenen beeinflußt wird. Der Abstand zwischen den Ebenen läßt sich durch die Schichtdicke im Prozeß auch im Submikronbereich sehr einfach und hochgenau steuern. Damit ist die Prozeßtechnologie erheblich vereinfacht.
Günstig ist, daß der Potentialverlauf am Bauelementrand gut linearisiert ist. Bei einer bevorzugten Anordnung mit jeweils einer Vielzahl von Leitfähigkeitszonen in zwei Ebenen kann der Spannungsabfall linear gegen Null heruntergeteilt werden. Es ist jedoch auch möglich, die erfindungsgemäße Anordnung mit anderen, bekannten Maßnahmen wie Feldplatten und dergl. zu kombinieren.
Durch die Abschirmwirkung der unteren Leitfähigkeitszonen-Ebene treten vorteilhafterweise an der oberen Ebene keine hohen Feldstärken mehr auf, so daß ein etwaiges Passivierungsmaterial, wie z. B. Siliziumdioxid, keinen großen Belastungen durch etwaige hohe Felder ausgesetzt ist. Dadurch ist auch der Einfluß von Oberflächenladungen zwischen Halbleiterkörper und einer Isolatorschicht als Bauelementisolation oder Bauelementpassivierung deutlich vermindert.
Ganz besonders vorteilhaft ist die erfindungsgemäße Anordnung dann, wenn mindestens eine der Leitfähigkeitszonen-Ebenen ohnehin für das Bauelementdesign benötigt wird, insbesondere als aktive Bereiche wie z. B. als Kanal o. ä. und etwa die vorgesehene Spannungsaufteilung zwischen den Leitfähigkeitszonen bereits in einem gewünschten Spannungsbereich liegt.
Im folgenden sind die Merkmale, soweit sie für die Erfindung wesentlich sind, eingehend erläutert und anhand von Figuren näher beschrieben. Es zeigen
Fig. 1(a) eine erfindungsgemäße pn-Diode mit einer erfindungsgemäßen Anordnung von Leitfähigkeitszonen, (b) den Potentialverlauf der erfindungsgemäßen pn-Diode,
Fig. 2 einen erfindungsgemäßen Feldeffekttransistor,
Fig. 3 eine erfindungsgemäße Schottky-Diode.
Die Erfindung ist ganz besonders für sogen. vertikale Bauelemente geeignet, bei denen der Stromfluß von der Hauptsperrschicht aus im wesentlichen vertikal von der oberen Flachseite zur Kathode an der unteren Flachseite des Bauelements fließt, während sich das elektrische Potential auch horizontal im Halbleiterkörper ausbreitet.
In Fig. 1 ist der Schnitt durch ein erstes erfindungsgemäßes Bauelement mit einer Anordnung von Leitfähigkeitszonen dargestellt, welche die Spannung am Rand eines Bauelements, bzw. einer Hauptsperrschicht eines Bauelements wie eine Spannungsteileranordnung verringert. Die Anordnung ist im wesentlichen symmetrisch zur Hauptsperrschicht ausgebildet. Nur eine Seite in bezug auf eine Symmetrielinie S ist dargestellt. Die Anordnung wird speziell für vertikale Bauelemente gewählt, wie Dioden, Feldeffekttransistoren, Thyristoren etc., bei denen planare, horizontale Halbleiter-Materialkontakte, wie z. B. pn-Übergänge oder Schottky-Kontakte, als Hauptsperrschichten verwendet werden.
Ein Halbleiterkörper weist ein Halbleitergebiet 104, eines ersten Leitfähigkeitstyps insbesondere eine epitaktische Schicht, mit einer Dotierung n⁻ auf, welche auf einer höherdotierten n⁺⁺-Schicht 107 des ersten Leitfähigkeitstyps angeordnet ist, auf die eine Metallisierungsschicht 108 folgt, die die Kathode bildet. An der gegenüberliegenden, anodenseitigen Oberfläche ist eine Hauptsperrschicht 101 als p⁺⁺-n⁻-Übergang eingelassen, der mit einer Anoden-Metallisierungsschicht 106 kontaktiert ist, an die in horizontaler Richtung eine Isolationsschicht 105 grenzt.
Die Hauptsperrschicht 101 ist mit einer Reihe von zueinander parallelen Leitfähigkeitszonen 102 (102a, 102b, . . .) umgeben, die untereinander mit vorgegebenen Abständen 103 (103a, 103b,. . .) beabstandet sind. Bevorzugt sind diese Abstände gleich, und die Leitfähigkeitszonen 102 sind in einer Ebene angeordnet. Diese Anordnung entspricht Anordnungen, wie sie aus dem Stand der Technik noch bekannt sind. Dagegen weist das erfindungsgemäße Bauelement vertikal zu den Leitfähigkeitszonen 102 angeordnet mindestens eine, bevorzugt mehrere weitere Leitfähigkeitszonen 110 (110a, 110b,. . .) auf, die in ein Halbleitergebiet 112 eingebettet sind. Bevorzugt sind die Leitfähigkeitszonen 110 in einer Ebene parallel zur Ebene der Leitfähigkeitszonen 102 in einem Abstand 111 angeordnet. In der gezeigten Ausführung in Fig. 1 verlaufen die Leitfähigkeitszonen 110 oberhalb der Leitfähigkeitszonen 102. Die Leitfähigkeitszonen 110 sind mit Abständen 109 (109a, 109b, . . .) voneinander getrennt.
Besonders vorteilhaft ist es, wenn die Leitfähigkeitszonen 102 und 110 in den aufeinanderfolgenden Ebenen jeweils gegeneinander versetzt, bevorzugt überlappend, angeordnet sind, wenn eine gedachte Projektion der Leitfähigkeitszonen einer Ebene auf die Leitfähigkeitszonen der nächstfolgenden Ebene betrachtet wird. Der Überlappungsbereich muß nicht notwendigerweise symmetrisch zu den Zwischenräumen zwischen den Leitfähigkeitszonen der nächstbenachbarten Ebene ausgebildet sein, es genügt, daß überhaupt ein Überlappen auftritt. Damit ist der Einfluß von etwaigen Fertigungsschwankungen in der Design- und Prozeßtechnologie gering und unproblematisch, selbst bei sehr geringen Abständen 103 um ca. 1 µm.
Die Leitfähigkeitszonen umgeben die Hauptsperrschicht bevorzugt in vorgegebenem Abstand; sie können z. B. als Ringe, Rechtecke und/oder andere, in sich geschlossene Zonen ausgebildet sein. Eine bevorzugte Anordnung ist die von konzentrischen, in sich geschlossenen Leitfähigkeitszonen. Es ist auch möglich, die Leitfähigkeitszonen, etwa durch Trenchätzung, an einer oder mehreren Stellen um die Hauptsperrschicht herum zu unterbrechen. Die einzelnen Leitfähigkeitszonen können als durchgängig gleichartige Gebiete ausgebildet sein und/oder auch durch eng beieinanderliegende, punktförmige Gebiete gebildet sein.
Wird eine Sperrspannung zwischen Anode 106 und Kathode 108 gelegt, so dehnt sich von der Hauptsperrschicht 101 ausgehend eine Raumladungszone aus. Im Bereich des Überlapps zur Zone 110a gibt es einen Durchgriff des Potentials zwischen 101 und 110a mit einem korrespondierenden Spannungswert Upt, der sogen. punch-through-Spannung Upt. Bei weiter steigender Sperrspannung dehnt sich die Raumladungszone dann weiter von Zone 110a bis zur Zone 102a aus, bis dort der Durchgriff des Potential auftritt usw. Der Potentialdurchgriff von einer Leitfähigkeitszone zur nächstbenachbarten Leitfähigkeitszone der nächsten Ebene und zurück zur nächsten Leitfähigkeitszone der Ausgangsebene erfolgt früher als ein etwaiger direkter Potentialdurchgriff zwischen zwei benachbarten Leitfähigkeitszonen innerhalb einer Ebene.
Da sich zwischen zwei über den Potentialdurchgriff verbundene Leitfähigkeitszonen der übereinander angeordneten Ebenen bei vorzugsweise gleichem Abstand und gleicher Dotierung jeweils der gleiche Spannungsabfall ausbildet, besteht zwischen den Leitfähigkeitszonen innerhalb einer Ebene, z. B. der unteren, jeweils der gleiche Potentialunterschied, entsprechend dem doppelten punch-through-Spannungswert 2·Upt, der auch mit steigender Sperrspannung konstant bleibt. Dies ist ein großer Vorteil der Erfindung, da bei den im Stand der Technik bekannten Anordnungen wegen dort auftretenden zweidimensionalen Effekten der Spannungsabfall zwischen zwei benachbarten Feldringen mit steigender Sperrspannung ebenfalls weiter ansteigt.
Die Leitfähigkeitszonen 102 und 110 jeder Ebene bilden auf diese Weise einen Spannungsteiler mit konstanten Spannungsschritten, wodurch sich das Potential im wesentlichen linear auf die Leitfähigkeitszonen verteilt. Beim Bauelemententwurf ist dann lediglich noch darauf zu achten, daß kein direkter Durchgriff des Potentials zwischen benachbarten Leitfähigkeitszonen einer Ebene auftreten kann, d. h. daß die Abstände der Leitfähigkeitszonen innerhalb einer Ebene groß genug gegenüber den Abständen der Leitfähigkeitszonen zwischen den benachbarten Ebenen gewählt werden. Obwohl das Zusammenwirken der verschiedenen Parameter wie Energielücke des Halbleiters, Dotierung, Leitfähigkeit des Halbleitergebiets etc. sehr komplex und z. T. nicht analytisch darstellbar ist, wird bei der erfindungsgemäßen Anordnung als Tendenz beobachtet, daß, zum Erreichen von gleichem Spannungsabfall zwischen zwei Leitfähigkeitszonen, bei höherer Dotierung des Halbleitergebiets die Abstände der Leitfähigkeitszonen in zwei benachbarten Ebenen kleiner, und zwar unterproportional kleiner, gewählt werden müssen.
Bei einer entsprechend großen Anzahl von Leitfähigkeitszonen 102 und 110 in jeder Ebene kann die erfindungsgemäße Anordnung ohne weitere Maßnahmen als Randstruktur verwendet werden. Die Zahl der Leitfähigkeitszonen muß dann so groß sein, daß die Potentialdifferenz der letzten Leitfähigkeitszone zum Kathodenkontakt 108 trotz der etwaigen Feldstärkeüberhöhung unterhalb der Durchbruchsspannung bleibt.
Es ist jedoch auch möglich, die erfindungsgemäße Anordnung dazu zu verwenden, die Potentialdifferenz gegenüber dem Kathodenkontakt 108 nur soweit zu erniedrigen, daß andere, bekannte Randstrukturen, wie z. B. Feldplatten, eingesetzt werden können. Diese Kombinationsmöglichkeit kann zweckmäßigerweise dann gewählt werden, wenn durch das Bauelementdesign Platzbeschänkungen vorgegeben sind.
Die Leitfähigkeitszonen 102 und 110 der Ebenen können sowohl aus Halbleitermaterial als auch aus anderen Materialien wie Metall oder Metall-Verbindungen bestehen. Es ist auch möglich, Leitfähigkeitszonen aus unterschiedlichen Materialien in einem Halbleiterkörper zu verwenden. Bevorzugt ist eine Kombination von halbleitenden Leitfähigkeitszonen in der einen Ebene und metallischen Leitfähigkeitszonen in der darauffolgenden Ebene.
Die Ladungsträgertypen der Leitfähigkeitszonen 102 und 110 können gleich oder verschieden von dem sie umgebenden Halbleitermaterial sein. Günstig ist z. B. eine Anordnung von pn-Übergängen in einer ersten Ebene und von Schottky-Metall in der benachbarten Ebene.
Ist der Ladungsträgertyp der Leitfähigkeitszonen verschieden vom umgebenden Halbleitergebiet, z. B. p-dotierte Leitfähigkeitszonen im umgebenden n-dotierten Halbleitergebiet, so ist es zweckmäßig, daß die Dotierung in der Leitfähigkeitszone mindestens so groß gewählt ist wie die Dotierung des umgebenden Halbleitermaterials oder größer als diese. Dieselbe Betrachtungsweise gilt für eine Anordnung mit komplementären Ladungsträgertypen.
Ist der Ladungsträgertyp einer Leitfähigkeitszone vom gleichen Typ wie das umgebende Halbleitermaterial, bevorzugt ein Schottky-Metall im umgebenden n-dotierten Halbleitergebiet, so ist es zweckmäßig, die Dotierung im Halbleitergebiet mindestens 10³ mal geringer als die Ladungsträgerdichte in der Leitfähigkeitszone zu wählen.
In Fig. 1b ist der Potentialverlauf einer erfindungsgemäßen pn-Diode vergleichbar zu Fig. 1a abgebildet, der sich beispielhaft mit den im folgenden aufgeführten Parametern ausbildet. Als Halbleiter wird SiC verwendet. Die Parameter sind typisch für ein derartiges Bauelement; die Erfindung beschränkt sich jedoch nicht auf die in den Ausführungsbeispielen angegebenen Bauelemente, Parameter-Kombinationen oder Materialien.
Die Kathoden-Metallisierungsschicht 108 ist z. B. aus Titan, die Anoden- Metallisierungsschicht 106 z. B. aus Aluminium gebildet. Zwischen Kathode 108 und dem Halbleitergebiet 104 ist ein n⁺⁺-dotiertes Substrat mit einer Dicke zwischen 100-500 µm, insbesondere 300 µm, angeordnet. Das Halbleitergebiet 104 ist ein n⁻-Driftgebiet mit einer Dotierung von ca. ND = 10¹⁶ cm-3. Die Dicke des Gebiets ist ca. 10 µm. Die Hauptsperrschicht 101 und die Leitfähigkeitszonen 102 werden durch p⁺⁺-Gebiete mit einer Dotierung im Bereich von NA=10¹⁹-10²⁰ cm-3 gebildet. Die Abstände 103 zwischen den Leitfähigkeitszonen sind ca. 1,5 µm, die Dicke der Ebene der Leitfähigkeitszonen 102 ist etwa 0,5 µm. Mit einem Abstand 111 von 0,4 µm über den Leitfähigkeitszonen 102 sind weitere Leitfähigkeitszonen 110 mit einer p⁺⁺-Dotierung von NA=10¹⁹-10²⁰ cm-3 in einer Ebene mit einer Dicke von 0,5 µm und Abständen untereinander von jeweils 1,5 µm in einer epitaktischen Schicht 112 mit einer Dotierung von ND=2·10¹⁷ cm-3 angeordnet. Die Struktur wird mit einer Oxidschicht 105 von 1,5 µm Dicke abgeschlossen.
Der zugehörige Potentialverlauf ist durch einen schrittweise linear anwachsenden Spannungsabfall entlang den Leitfähigkeitszonen gekennzeichnet. Bei einem Abstand von 24 µm von der Hauptsperrschicht 101 ist die Spannung von z. B. U=500 Volt bereits auf unter U=380 Volt erniedrigt und sinkt mit wachsender Anzahl von Leitfähigkeitszonen gegen U=0 Volt. Der Abstand zwischen den abgebildeten Potentiallinien entspricht jeweils ΔU=25 Volt.
Die Parameter der Abstände der Leitfähigkeitszonen in einzelnen Ebenen sowie der Ebenen untereinander sind abhängig von den vorgegebenen Dotierungen der Halbleitergebiete und vom ausgewählten Material des Halbleiterkörpers. Sie sind aufeinander abzustimmen. Bei Silizium beispielsweise mit den üblichen Dotierungen sind die Abstände der Leitfähigkeitszonen etwa zehnmal größer als bei SiC mit den dort üblichen Dotierungen. Bevorzugt ist, daß der Abstand der Leitfähigkeitszonen in einer Ebene so groß ist, daß die mit wachsender Spannung sich ausbreitende Raumladungszone zuerst die benachbarte Leitfähigkeitszone der nächstbenachbarten Ebene und zurück erreicht und nicht die benachbarte Leitfähigkeitszone derselben Ebene.
In Fig. 2 ist ein erfindungsgemäßer Sperrschicht-Feldeffekttransistor (JFET) mit der erfindungsgemäßen Randstruktur abgebildet. Die linke Bildhälfte stellt den aktiven Bereich, die rechte Bildhälfte den Randbereich des Bauelements dar. Der vertikale JFET weist einen horizontalen Kanal 211 und zwei Gate-Elektroden 206 und 214 auf. Die Drain-Elektrode ist 208, als Source-Elektrode dient Kontakt 216. Die anderen Gebiete des Bauelements sind analog zu Fig. 1a bezeichnet. Als Ausgangsmaterial dient z. B. hochdotiertes n-leitendes SiC. Darauf wird eine n-leitende Epitaxieschicht 204 mit ca. 10¹⁶ cm-3 aufgebracht. In diese Schicht werden sowohl eine vergrabene Gate-Zone 201 als auch die untere Ebene mit Leitfähigkeitszonen 202 mit einem bevorzugten Typ. Abstand von 1,5 µm und einer bevorzugten Typ. Breite von 4,5 µm durch Aluminiumionen-Implantation eingebracht und anschließend mittels Temperaturbehandlung ausgeheilt bzw. aktiviert.
In einem weiteren Epitaxie-Schritt wird die Zone 212 mit einer bevorzugten Dicke von 1 µm und einer Dotierung von 2·10¹⁷ cm³ aufgebracht. In diese Schicht werden sowohl die obenliegenden Gate-Zonen 213 als auch die oberen Leitfähigkeitszonen 210 durch Aluminiumionen-Implantation und die Source-Zone 215 durch Stickstoffionen-Implantation eingebracht und anschließend ausgeheilt bzw. aktiviert.
Durch maskiertes Ätzen der obersten Epitaxie-Schicht wird das vergrabene Gate zugänglich gemacht und die letzte Leitfähigkeitszone vor Durchbrüchen von oben her geschützt. Zur Passivierung der Oberfläche wird anschließend z. B. eine Siliziumdioxidschicht 205 aufgebracht. Durch maskiertes Ätzen dieser Schicht werden das vergrabene und das obenliegende Gate sowie die Source-Implantation zugänglich gemacht und anschließend die Vorderseite und/oder die Rückseite metallisiert.
Bei den beispielhaft angeführten Abmessungen und Dotierungen wird eine Abbruchspannung (Cut-Off-Spannung) des JFET von ca. U=5 Volt und eine Durchgriffspannung von ca. Upt=15 Volt beobachtet. Bei einer vom Bauelementdesign vorgegebenen maximal erreichbaren Sperrspannung (Volumendurchbruchspannung) von z. B. U=1100 Volt wird bei einem vergleichbaren Bauelement ohne Randstruktur eine Durchbruchspannung von nur ca. U=430 Volt erreicht, während ein erfindungsgemäßes Bauelement mit jeweils 4 Leitfähigkeitszonen (mit pn-Übergängen) in zwei Ebenen eine deutlich verbesserte Durchbruchspannung von U=540 Volt erreicht wird. Die Verbesserung der Durchbruchspannung um U=110 Volt korreliert mit der Potentialdifferenz zwischen Hauptsperrschicht 201 und der äußeren Leitfähigkeitszone von ca. U=120 Volt. Mit einer ausreichenden Anzahl von Leitfähigkeitszonen in den beiden Ebenen wird nahezu die ideale Volumendurchbruchspannung erreicht.
In Fig. 3 ist ein weiteres erfindungsgemäßes Bauelement in Form einer abgeschirmten Schottky-Diode dargestellt. Als Ausgangsmaterial dient hochdotiertes n-leitendes SiC. Darauf wird eine n-leitende Epitaxieschicht 304 mit einer Ladungsträgerdichte um etwa 10¹⁶ cm-3 aufgebracht. In diese Schicht werden sowohl vergrabene Abschirm-Zonen 301 als auch die untere Ebene mit Leitfähigkeitszonen 302 mit einem bevorzugten typ. Abstand von 1,5 µm und einer bevorzugten typ. Breite von 4,5 µm durch z. B. Aluminiumionen-Implantation eingetrieben und anschließend mittels Temperaturbehandlung ausgeheilt oder aktiviert.
In einem weiteren Epitaxie-Schritt wird die Zone 312 mit einer bevorzugten Dicke von 0,5 µm und einer Dotierung von 10¹⁷ cm-3 aufgebracht. Schließlich wird ein Schottky-Metall auf der Oberfläche abgeschieden und so strukturiert, daß sich die Hauptsperrschicht 306 und die oberen Leitfähigkeitszonen 310 ergeben.
Durch Anlegen einer Sperrspannung an das Bauelement dehnt sich die Raumladungszone von der Hauptsperrschicht 306 her aus, bis es zu einem Potentialdurchgriff zu den vergrabenen Abschirmzonen kommt. Bei weiter steigender Spannung werden dann die Strompfade zwischen den Abschirmzonen von den benachbarten Zonen abgeschnürt. Dadurch erhöht sich die Feldstärke am Schottky-Übergang bei steigender Sperrspannung kaum noch, wodurch einerseits die Sperrströme erniedrigt werden und andererseits der sanft einsetzende Schottky- Durchbruch durch einen abrupten Durchbruch an der pn-Sperrschicht ersetzt wird. Die Funktion der Randstruktur ist analog zu den vorangegangenen Ausführungsbeispielen. Das dynamische Verhalten dieser Struktur läßt sich noch dadurch verbessern, daß eine direkte Verbindung zwischen Hauptkontakt 306 und den vergrabenen Abschirmzonen 301 geschaffen wird.
Ganz besonders vorteilhaft ist es, wenn bei der Herstellung eines Bauelements die Leitfähigkeitszonen einer Ebene im gleichen Prozeßschritt hergestellt werden, wie die aktiven Hauptsperrschichten in diesem jeweiligen Prozeßschritt, so daß ein zusätzlicher teurer und zeitaufwendiger Prozeßschritt hierfür nicht notwendig ist.
Die Erfindung ist besonders zweckmäßig für Bauelemente aus Halbleitermaterialien mit großer Energielücke, bevorzugt größer als 1,2 eV bei Raumtemperatur, wie z. B. GaAs, SiC, jedoch grundsätzlich für alle Halbleitermaterialien geeignet. Die Leitfähigkeitszonen können sowohl aus halbleitendem Material gebildet sein als auch aus Metall, Metall-Legierungen, Metall-Verbindungen, wie z. B. Siliciden, wobei unterschiedliche Materialien in verschiedenen Leitfähigkeitszonen-Ebenen desselben Bauelements eingesetzt werden können. Es kann sehr zweckmäßig sein, z. B. in den Leitfähigkeitszonen in einer Ebene bevorzugt pn-Übergänge und in einer zweiten Ebene ein Schottky-Metall vorzusehen.

Claims (12)

1. Mikroelektronisches vertikales Halbleiter-Bauelement mit einem Halbleiterkörper, der mindestens einen aktiven Halbleiter-Materialkontakt aufweist, welcher in horizontaler Richtung von mindestens einer ersten Leitfähigkeitszone (102, 202, 302) in vorgegebenem Abstand umgeben ist, deren Ladungsträgerdichte eines vorgegebenen Ladungsträgertyps gegenüber dem dazwischenliegenden Halbleitergebiet verändert ist, dadurch gekennzeichnet, daß der Halbleiterkörper in vorgegebenem Abstand vom Halbleiter-Materialkontakt (101, 201, 301) mindestens eine zweite Leitfähigkeitszone (110, 210, 310) aufweist, daß die zweite Leitfähigkeitszone (110, 210, 310) zumindest bereichsweise eine gegenüber dem zwischen Halbleiter-Materialkontakt (101, 201, 301) und zweiter Leitfähigkeitszone (110, 210, 310) angeordneten Halbleitergebiet (103, 203, 303) veränderte Ladungsträgerdichte eines vorgegebenen Ladungsträgertyps aufweist und daß die zweite Leitfähigkeitszone (110, 210, 310) bezogen auf die erste Leitfähigkeitszone (102, 202, 302) in vertikaler Richtung angeordnet ist.
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die vertikal angeordneten Leitfähigkeitszonen (110, 210, 310, 102, 202, 302) in horizontaler Richtung in zueinander parallel verlaufenden Ebenen angeordnet sind.
3. Bauelement nach Anspruch 2, dadurch gekennzeichnet, daß jede Ebene mindestens zwei Leitfähigkeitszonen (110, 210, 310, 102, 202, 302) aufweist.
4. Bauelement nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Leitfähigkeitszonen (110, 210, 310) in einer Ebene jeweils versetzt zu den Leitfähigkeitszonen (102, 202, 302) der nächstfolgenden Ebene angeordnet sind.
5. Bauelement nach Anspruch 4, dadurch gekennzeichnet, daß die Leitfähigkeitszonen (110, 210, 310, 102, 202, 302) in zwei nächstbenachbarten Ebenen in einer gedachten Projektion der Leitfähigkeitszonen (110, 210, 310, 102, 202, 302) von einer Ebene auf die andere überlappen.
6. Bauelement nach einem oder mehreren der vorangegangenen Ansprüche 2 bis 5, dadurch gekennzeichnet, daß benachbarten Leitfähigkeitszonen (110, 210, 310, 102, 202, 302) in einer Ebene einen Abstand aufweisen, der so groß ist, daß ein Durchgriff des elektrischen Potentials zuerst von einer Ebene zur nächstbenachbarten Ebene und zurück zur Ebene erfolgt.
7. Bauelement nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Leitfähigkeitszonen (110, 210, 310, 102, 202, 302) aus Halbleitermaterial gebildet sind.
8. Bauelement nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Leitfähigkeitszonen (110, 210, 310, 102, 202, 302) Metall und/oder Halbleitermaterial aufweisen.
9. Bauelement nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Ladungsträgerdichte der Leitfähigkeitszone (110, 210, 310, 102, 202, 302) bei gleichem Ladungsträgertyp in Leitfähigkeitszone (110, 210, 310, 102, 202, 302) und angrenzendem Halbleitergebiet (103, 203, 303) um mindestens einen Faktor 1000 geändert ist.
10. Bauelement nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Ladungsträgerdichte der Leitfähigkeitszone (110, 210, 310, 102, 202, 302) bei ungleichem Ladungsträgertyp in Leitfähigkeitszone (110, 210, 310, 102, 202, 302) und angrenzendem Halbleitergebiet (103, 203, 303) größer oder gleich der Ladungsträgerdichte im Halbleitergebiet (103, 203, 303) ist.
11. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Leitfähigkeitszonen (110, 210, 310, 102, 202, 302) in verschiedenen Ebenen unterschiedliche Ladungsträgertypen aufweisen.
12. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper ein Halbleitermaterial mit einer Energielücke größer als 1,2 eV bei Raumtemperatur aufweist.
DE1996131872 1996-08-07 1996-08-07 Vertikales Halbleiterbauelement Expired - Lifetime DE19631872C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1996131872 DE19631872C2 (de) 1996-08-07 1996-08-07 Vertikales Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996131872 DE19631872C2 (de) 1996-08-07 1996-08-07 Vertikales Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE19631872A1 true DE19631872A1 (de) 1998-02-12
DE19631872C2 DE19631872C2 (de) 2003-04-17

Family

ID=7802027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996131872 Expired - Lifetime DE19631872C2 (de) 1996-08-07 1996-08-07 Vertikales Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE19631872C2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000030177A1 (de) * 1998-11-18 2000-05-25 Infineon Technologies Ag Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE19933985A1 (de) * 1999-07-20 2001-02-22 Infineon Technologies Ag Randabschluß für Leistungshalbleiterbauelement
WO2001047028A1 (fr) * 1999-12-22 2001-06-28 Stmicroelectronics S.A. Fabrication de composants unipolaires
WO2003081679A1 (de) * 2002-03-26 2003-10-02 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit schaltelement und randelement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0632503A1 (de) * 1993-07-01 1995-01-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Integrierte Randstruktur für Hochspannung-Halbleiteranordnungen und dazugehöriger Herstellungsprozess
DE4036958C2 (de) * 1989-11-22 1995-04-20 Mitsubishi Electric Corp Struktur zur Vermeidung von Feldkonzentrationen in einem Halbleiterbauelement und Verfahren zur Herstellung einer derartigen Struktur

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4036958C2 (de) * 1989-11-22 1995-04-20 Mitsubishi Electric Corp Struktur zur Vermeidung von Feldkonzentrationen in einem Halbleiterbauelement und Verfahren zur Herstellung einer derartigen Struktur
EP0632503A1 (de) * 1993-07-01 1995-01-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Integrierte Randstruktur für Hochspannung-Halbleiteranordnungen und dazugehöriger Herstellungsprozess

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KAO, Y.C., WOLLEY, E.D.: High-Voltage Planar p-u Junctions, in: Proceedings of the IEEE, Vol. 55, No. 8, 1967, S. 1409-1414 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000030177A1 (de) * 1998-11-18 2000-05-25 Infineon Technologies Ag Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
US6734520B2 (en) 1998-11-18 2004-05-11 Infineon Technologies Ag Semiconductor component and method of producing it
DE19933985A1 (de) * 1999-07-20 2001-02-22 Infineon Technologies Ag Randabschluß für Leistungshalbleiterbauelement
DE19933985C2 (de) * 1999-07-20 2001-07-19 Infineon Technologies Ag Randabschluß für Leistungshalbleiterbauelement
WO2001047028A1 (fr) * 1999-12-22 2001-06-28 Stmicroelectronics S.A. Fabrication de composants unipolaires
FR2803094A1 (fr) * 1999-12-22 2001-06-29 St Microelectronics Sa Fabrication de composants unipolaires
US6903413B2 (en) 1999-12-22 2005-06-07 Stmicroelectronics S.A. Single-pole component manufacturing
US7220644B2 (en) 1999-12-22 2007-05-22 Stmicroelectronics S.A. Single-pole component manufacturing
WO2003081679A1 (de) * 2002-03-26 2003-10-02 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit schaltelement und randelement
US7071503B2 (en) 2002-03-26 2006-07-04 Siced Electronics Development Gmbh & Co. Kg Semiconductor structure with a switch element and an edge element

Also Published As

Publication number Publication date
DE19631872C2 (de) 2003-04-17

Similar Documents

Publication Publication Date Title
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19824514B4 (de) Diode
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE69631664T2 (de) SiC-HALBLEITERANORDNUNG MIT EINEM PN-ÜBERGANG, DER EINEN RAND ZUR ABSORPTION DER SPANNUNG ENTHÄLT
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE2927560C2 (de) Feldeffekttransistor mit isolierter Gate-Elektrode
DE19954352A1 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
WO2000014807A1 (de) Hochspannungs-halbleiterbauelement
DE2901193A1 (de) Halbleiteranordnung
EP0360036A2 (de) Planarer pn-Übergang hoher Spannungsfestigkeit
CH668505A5 (de) Halbleiterbauelement.
EP0760528B1 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE2913068A1 (de) Heterostruktur-halbleiterkoerper und verwendung hierfuer
DE112010005980T5 (de) Halbleiterelement
DE112016006723T5 (de) Halbleitereinrichtung
DE19644821C1 (de) Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE19947020A1 (de) Kompensationsbauelement mit variabler Ladungsbilanz
EP1116276B1 (de) Halbleiterbauelement mit feldformungsgebieten
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE

8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: DAIMLERCHRYSLER AG, 70327 STUTTGART, DE

8327 Change in the person/name/address of the patent owner

Owner name: DAIMLER AG, 70327 STUTTGART, DE

8327 Change in the person/name/address of the patent owner

Owner name: CREE, INC., DURHAM, N.C., US

8328 Change in the person/name/address of the agent

Representative=s name: KLUIN, J., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 405

R071 Expiry of right