DE102006007093B4 - Verfahren zur Herstellung einer haftfähigen Schicht auf einem Halbleiterkörper - Google Patents

Verfahren zur Herstellung einer haftfähigen Schicht auf einem Halbleiterkörper Download PDF

Info

Publication number
DE102006007093B4
DE102006007093B4 DE200610007093 DE102006007093A DE102006007093B4 DE 102006007093 B4 DE102006007093 B4 DE 102006007093B4 DE 200610007093 DE200610007093 DE 200610007093 DE 102006007093 A DE102006007093 A DE 102006007093A DE 102006007093 B4 DE102006007093 B4 DE 102006007093B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor body
semiconductor
sputtering
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200610007093
Other languages
English (en)
Other versions
DE102006007093A1 (de
Inventor
Hans-Joachim Dr. Schulze
Reiner Dr. Barthelmess
Dirk Dr. Pikorz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200610007093 priority Critical patent/DE102006007093B4/de
Publication of DE102006007093A1 publication Critical patent/DE102006007093A1/de
Application granted granted Critical
Publication of DE102006007093B4 publication Critical patent/DE102006007093B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren, das folgende Verfahrensschritte umfasst:
– Abtragen einer dünnen oberflächennahen Schicht einer Oberfläche (101) eines Halbleiterkörpers (100) eines Leistungs-Halbleiterbauelements in einem Bereich, in dem ein pn-Übergang an die Oberfläche tritt, mittels eines Sputterverfahrens,
– Aufbringen einer ersten Schicht (21), die eine amorphe Kohlenstoffschicht oder eine amorphe Halbleiterschicht ist, auf die Oberfläche (101) in dem Bereich, in dem die oberflächennahe Schicht abgetragen wurde,
– Abtragen einer dünnen oberflächennahen Schicht der ersten Schicht (21) mittels eines Sputterverfahrens,
– Aufbringen einer zweiten Schicht (22) aus einem Passivierungsmaterial auf die erste Schicht (21).

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer haftfähigen Schicht, insbesondere einer Passivierungsschicht, auf einem Halbleiterkörper, insbesondere in einem Halbleiterkörper, in dem eine Leistungsbauelementstruktur integriert ist.
  • Um bei Leistungs-Halbleiterbauelementen, beispielsweise aus Silizium (Si) oder Siliziumkarbid (SiC), eine ausreichend hohe Sperrfähigkeit zu erreichen, sind insbesondere in solchen Bereichen, in denen ein pn-Übergang an die Oberfläche tritt, geeignete Maßnahmen zur Beherrschung der hohen elektrischen Feldstärken zu ergreifen. In diesen Bereichen, in denen Halbleiterübergänge an die Oberfläche treten – üblicherweise im Randbereich des Bauelements kann es ohne zusätzliche Maß nahmen bei Polung des Halbleiterübergangs in Sperrrichtung zu einem Einsetzen einer Avalanche-Generation kommen, noch deutlich bevor die Spannungsfestigkeit im Volumen, das heißt im Inneren des Halbleiterkörpers, erreicht wird. Die niedrigere Spannungsfestigkeit im Randbereich reduziert dabei die Spannungsfestigkeit des gesamten Bauelements.
  • Eine geeignete Maßnahmen zur Vermeidung eines verfrühten Spannungsdurchbruchs im Randbereich bzw. zur Anhebung der Spannungsfestigkeit im Randbereich besteht im Aufbringen einer Passivierungsschicht auf die Bereiche des Halbleiterkörpers, an denen der pn-Übergang an die Oberfläche tritt. Derartige Passivierungsschichten sind beispielsweise semiisolierende Schichten, wie sogenannte a-C:H-Schichten oder amorphe Halbleiterschichten, wie sie in der DE 103 58 985 B3 , der EP 0 624 901 A1 , der EP 0 400 178 B1 oder der EP 0 381 111 B1 beschrieben sind. a-C:H-Schichten sind amorphe Kohlenstoffschichten, die mit Wasserstoff dotiert sind.
  • Die Passivierungsschichten können insbesondere mehrschichtig ausgebildet sein.
  • Probleme können entstehen, wenn ein solches Bauelement bei anliegender Sperrspannung einer feuchten Umgebung ausgesetzt wird. Hierbei kann es zu einem teilweisen Ablösen der Passivierungsschichten und damit zu einer Verringerung der Spannungsfestigkeit des Bauelements kommen.
  • Die DE 198 44 418 A1 beschreibt ein Verfahren zum Beschichten einer Oberfläche eines Halbleiterkörpers, bei dem eine Beschichtung mittels eines Sputterverfahrens aufgebracht wird. Vor dem Beschichten der Halbleiteroberfläche wird die Oberfläche des Halbleiterkörpers bei diesem Verfahren mittels eines Sputterverfahrens gereinigt.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung einer haftfähigen Schicht, insbesondere einer haftfähigen Passivierungsschicht, auf einem Halbleiterkörper zur Verfügung zu stellen.
  • Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Bei dem erfindungsgemäßen Verfahren zum Beschichten einer Oberfläche eines Halbleiterkörpers ist vorgesehen, eine dünne oberflächennahe Schicht des Halbleiterkörpers mittels eines Sputterverfahrens abzutragen und anschließend eine erste Schicht auf die Oberfläche in dem Bereich des Halbleiterkörpers aufzubringen, in dem die oberflächennahe Schicht abgetragen wurde.
  • Das "Absputtern" der Oberfläche des Halbleiterkörpers vor dem Aufbringen der ersten Schicht, durch das eine oberflächennahe Schicht des Halbleiterkörpers abgetragen wird, bewirkt eine Beseitigung haftvermindernder Verunreinigungen, wie bei spielsweise eines Oxids, von der Oberfläche des Halbleiterkörpers und führt somit zu einem besseren Anhaften der nachfolgend aufgebrachten ersten Schicht.
  • Das erfindungsgemäße Verfahren eignet sich für das Aufbringen beliebiger Schichten auf eine Oberfläche eines Halbleiterkör pers, insbesondere für das Aufbringen von Passivierungsschichten, wie beispielsweise einer oder mehrerer Schichten aus wasserstoffdotiertem amorphem Kohlenstoff (a-C:H), amorphem Halbleitermaterial oder einem Polyimid.
  • Das erfindungsgemäße Verfahren eignet sich darüber hinaus auch zum Aufbringen einer Metallschicht, wie beispielsweise einer Schicht aus Aluminium, Kupfer, Titan oder Wolfram, auf die Oberfläche des Halbleiterkörpers.
  • Zum mechanischen Schutz der auf die Oberfläche aufgebrachten ersten Schicht kann eine Schutzschicht auf diese erste Schicht aufgebracht werden. Eine solche Schutzschicht ist beispielsweise eine Weichvergussschicht, beispielsweise aus Silikon, eine Harzschicht oder eine Kautschukschicht.
  • Des Weiteren kann unter Anwendung des zuvor erläuterten Verfahrens eine zweite Schicht auf die bereits auf die Oberfläche des Halbleiterkörpers aufgebrachte erste Schicht aufgebracht werden. Zur Beseitigung von Verunreinigungen von der freiliegenden Oberfläche der ersten Schicht wird diese hierbei einem Sputterverfahren unterzogen, durch welches eine dünne oberflächennahe Schicht der ersten Schicht entfernt wird. Anschließend wird die zweite Schicht auf die erste Schicht aufgebracht. Dieses Verfahren eignet sich insbesondere zur Herstellung einer mehrlagigen Passivierungsschicht, bei welcher die erste Schicht beispielsweise aus einem amorphen Passivierungsmaterial, wie beispielsweise amorphen Kohlenstoff oder amorphen Halbleitermaterial, besteht und bei dem die zweite Schicht aus einem Polyimid besteht.
  • Auch auf eine derart hergestellte zweite Schicht kann eine mechanische Schutzschicht, beispielsweise eine Weichvergussschicht, eine Harzschicht oder eine Kautschukschicht aufgebracht werden.
  • Die Herstellung der ersten und/oder zweiten Schicht kann abhängig von dem für diese Schicht verwendeten Material mit einem üblichen, zur Herstellung der jeweiligen Schicht geeigneten Abscheide- oder Aufdampfverfahren erfolgen.
  • Die vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert.
  • 1 veranschaulicht ein Verfahren zum Beschichten einer Oberfläche eines Halbleiterkörpers.
  • 2 zeigt den Halbleiterkörper gemäß 1 nach Durchführung weiterer Verfahrensschritte.
  • 3 veranschaulicht ein erfindungsgemäßes Verfahren zum Beschichten eines Halbleiterkörpers.
  • 4 zeigt den Halbleiterkörper gemäß 3 nach Durchführung weiterer Verfahrensschritte.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauelementbereiche und Schichten mit gleicher Bedeutung.
  • Ein Beispiel eines Verfahrens zum Beschichten eines Halbleiterkörpers wird nachfolgend anhand der 1A und 1B für die Herstellung eines planaren Randabschlusses eines Leistungshalbleiterbauelements erläutert.
  • 1A zeigt ausschnittsweise einen Halbleiterkörper 100, der eine erste Oberfläche 101, die nachfolgend als Vorderseite bezeichnet wird, sowie eine den Halbleiterkörper in einer lateralen Richtung begrenzende Randfläche 102 aufweist. 1A zeigt den Halbleiterkörper ausschnittsweise im Bereich der Vorderseite im Randbereich. Der dargestellte Halbleiterkörper weist in einer lateralen Richtung beabstandet zum Rand 102 einen pn-Übergang zwischen einer p-dotierten Zone 11 und ei ner eine n-Dotierung aufweisenden Zone 12, die sich in der lateralen Richtung bis zum Rand 102 erstreckt, auf.
  • Die in 1A dargestellte Randstruktur kann eine Randstruktur eines beliebigen Leistungshalbleiterbauelements, beispielsweise einer Leistungsdiode, eines Leistungs-MOSFET, eines Leistungs-IGBT oder eines Leistungsthyristors sein. Bei einer Diode bildet die p-dotierte Zone 11 deren Anodenzone, die n-dotierte Zone 12 deren n-Basis, und im Bereich einer der Vorderseite 101 gegenüberliegenden Rückseite (nicht dargestellt) ist bei einer Diode eine n-dotierte Kathodenzone bzw. n-Emitterzone vorhanden. Bei einem MOSFET bildet die p-Zone dessen Bodyzone und die n-Zone 12 dessen Driftzone. In die Bodyzone 11 eingebettete Sourcezonen sowie eine Gateelektrode des MOSFET sind in 1A jedoch nicht dargestellt. Bei einem IGBT bildet die p-Zone 11 dessen Bodyzone bzw. p-Basis und die n-Zone 12 dessen Driftzone bzw. n-Basis. Bei einem Leistungsthyristor bildet die p-Zone 11 dessen p-Basis und die n-Zone 12 dessen n-Basis.
  • Im Randbereich zwischen der p-Zone 11 und dem Rand 102 können Feldringe 13 vorgesehen sein, die komplementär zu der n-Zone 12 dotiert sind, und die in 1A gestrichelt dargestellt sind. Anstelle der Feldringe kann auch eine sogenannte VLD-Zone 14 (VLD = Variation of Lateral Doping) vorgesehen sein, wie sie in der noch zu erläuternden 2 dargestellt ist. Darüber hinaus kann ein hochdotierter, in dem Beispiel n-dotierter, Kanalstopper 15 benachbart zu der Randfläche 102 vorhanden sein.
  • Das nachfolgend erläuterte Verfahren eignet sich zur Herstellung eines planaren Randabschlusses für die in 1A dargestellte Halbleiterstruktur. Ein solcher planarer Randabschluss umfasst eine Passivierungsschicht, die im Randbereich auf die Vorderseite 101 des Halbleiterkörpers 100 aufgebracht ist und die beispielsweise den sich bis an die Vorderseite 101 erstreckenden pn-Übergang überdeckt.
  • Bezug nehmend auf 1A ist bei dem erfindungsgemäßen Verfahren vorgesehen, von der zu beschichtenden Oberfläche 101 in dem zu beschichtenden Bereich eine dünne oberflächennahe Schicht mittels eines Sputterverfahrens abzutragen. Nicht zu beschichtende Bereiche der Oberfläche 101 können hierbei mittels einer Maske 200 geschützt werden, die in 1A gestrichelt dargestellt ist. Das Sputterverfahren bewirkt, dass im Bereich der Oberfläche 101 vorhandene Verunreinigungen, beispielsweise Oxide, die sich haftvermindernd auf eine aufzubringende Schicht auswirken können, entfernt werden.
  • Für das Sputterverfahren eignen sich insbesondere Edelgase, wie beispielsweise Argon, fluorhaltige Plasmen, wie beispielsweise CF4 oder SF6, oder wasserstoffhaltige Plasmen.
  • An dieses Sputterverfahren schließen sich Bezug nehmend auf 1B Verfahrensschritte an, bei denen eine erste Schicht 21 aus einem Passivierungsmaterial auf den zuvor dem Sputterverfahren ausgesetzten Bereich der Vorderseite 101 aufgebracht wird. Diese erste Schicht 21 ist beispielsweise eine semiisolierende Schicht, wie zum Beispiel eine Schicht aus wasserstoffdotiertem amorphem Kohlenstoff (a-C:H), aus amorphem Halbleitermaterial, wie beispielsweise amorphem Silizium, oder eine Polyimidschicht.
  • Das zuvor durchgeführte Sputterverfahren führt sowohl zu einer Reinigung als auch zu einer Aufrauung der zu beschichtenden Oberfläche 101 und bewirkt somit eine gute Haftfestigkeit der aufgebrachten Passivierungsschicht 21 und damit eine stabile Grenzfläche zwischen dem Halbleiterkörper 100 und der Passivierungsschicht 21. Hieraus resultieren bei anliegender Sperrspannung selbst unter Feuchtigkeitseinfluss stabile Sperreigenschaften des Leistungshalbleiterbauelements.
  • Durch das Sputterverfahren werden Oberflächenkontaminationen des Halbleiterkörpers entfernt, die ansonsten sowohl zu einer drastisch verschlechterten Haftfähigkeit der Passivierungsschicht auf dem Halbleiterkörper 100 als auch zu unerwünschten instabilen Grenzflächenladungen führen können. Solche Kontaminationen können bereits durch eine kurzzeitige Lagerung des zu bearbeitenden Halbleiterkörpers in den üblichen Aufbewahrungs- bzw. Transportboxen durch Ausgasungen aus dem Boxenmaterial selbst verursacht werden.
  • Die Dicke der aufgebrachten Passivierungsschicht liegt bei Verwendung einer semiisolierenden Passivierungsschicht im Bereich von 100 nm bis 400 nm.
  • Eine solche semiisolierende Passivierungsschicht kann beispielsweise mittels eines Sputterverfahrens auf die Oberfläche 101 aufgebracht werden. Das Sputterverfahren zum Abtragen der dünnen oberflächennahen Schicht von der zu beschichtenden Oberfläche 101 erfolgt beispielsweise in derselben Sputteranlage wie das Herstellen der Passivierungsschicht 21 unmittelbar vor Herstellen dieser Passivierungsschicht 21.
  • Auf die Passivierungsschicht 21 kann Bezug nehmend auf 2 eine mechanische Schutzschicht 31 aufgebracht werden, um den Randabschluss des Bauelements zu vervollständigen. Eine solche mechanische Schutzschicht ist beispielsweise eine Weichvergussschicht, zum Beispiel Silikon, eine Kautschukschicht oder eine Harzschicht.
  • Die 3A und 3B veranschaulichen ein erfindungsgemäßes Verfahren, bei dem auf die zuvor hergestellte erste Passivierungsschicht 21 eine weitere Passivierungsschicht 22 aufgebracht wird.
  • Bezug nehmend auf 3A wird mittels eines Sputterverfahrens von der Oberfläche der ersten Passivierungsschicht 21 zunächst eine dünne oberflächennahe Schicht abgetragen, um dadurch auf der Oberfläche der Passivierungsschicht 21 vorhandene Kontaminationen zu beseitigen.
  • Anschließend wird eine zweite Passivierungsschicht 22 auf die erste Passivierungsschicht 21 aufgebracht, was im Ergebnis in 3B dargestellt ist. Diese zweite Passivierungsschicht ist beispielsweise eine Polyimidschicht deren Dicke im Bereich zwischen 10 μm und 30 μm liegen kann. Die Dicke der ersten Passivierungsschicht liegt bei Verwendung eine semiisolierenden Passivierungsschicht, wie beispielsweise einer a-C:H-Schicht im Bereich von 100 nm bis 400 nm.
  • Durch das Sputterverfahren, bei dem eine oberflächennahe Schicht der Halbleiteroberfläche bzw. der ersten Passivierungsschicht 21 abgetragen wird, werden im oberflächennahen Bereich der Halbleiteroberfläche bzw. in der Passivierungsschicht Defekte induziert, die zu einer Erhöhung des Sperrstroms führen können. Derartige Defekte können durch ein Temperaturverfahren ausgeheilt werden, bei dem wenigstens oberflächennahe Bereiche des Halbleiterkörpers 100 für eine Ausheildauer einer vorgegebenen Ausheiltemperatur ausgesetzt werden. Die Ausheildauer beträgt beispielsweise im Bereich von 1 bis 4 Stunden, während die Ausheiltemperatur im Bereich zwischen 300°C und 360°C liegen kann. Das Ausheilverfahren kann sowohl vor Abscheiden der zweiten Passivierungsschicht 22 als auch nach Abscheiden der zweiten Passivierungsschicht 22 erfolgen. Bei Durchführung des Ausheilschrittes nach Abscheiden der zweiten Passivierungsschicht 22 dient der Ausheilschritt gleichzeitig zur Temperung der zweiten Passivierungsschicht 22, die beispielsweise eine Polyimidschicht ist.
  • Auf die zweite Passivierungsschicht 22 kann zur Vervollständigung des Randabschlusses eine mechanische Schutzschicht 31, beispielsweise eine Weichvergussschicht, eine Kautschukschicht oder eine Harzschicht aufgebracht werden, was im Ergebnis in 4 dargestellt ist.
  • Das zuvor erläuterte erfindungsgemäße Verfahren zum Beschichten einer Oberfläche eines Halbleiterkörpers, bei dem vor Aufbringen einer ersten Schicht auf die Oberfläche des Halbleiterkörpers ein Sputterverfahren durchgeführt wird, um Oberflächenkontaminationen zu beseitigen, ist nicht auf die Herstellung von Passivierungsschichten beschränkt. Das Verfahren eignet sich vielmehr für das Aufbringen beliebiger Schichten auf eine Oberfläche eines Halbleiterkörpers, insbesondere auch für das Aufbringen von Metallschichten auf die Oberfläche eines Halbleiterkörpers.
  • Optional besteht bei allen zuvor erläuterten Verfahren die Möglichkeit, die Oberfläche des Halbleiterkörpers nach Durchführung des Sputterverfahrens einer Ethen-Behandlung zu unterziehen, um eine definierte Grenzfläche vor dem Aufbringen der ersten Schicht zu erzeugen.
  • Optional besteht außerdem die Möglichkeit, auf den Feldringen 13 und/oder dem Kanalstopper 15 lokal Metallschichten aufzubringen. Diese Metallschichten (nicht dargestellt) kann dazu dienen, die Haftfähigkeit der auf die Oberfläche 101 des Halbleiterkörpers 100 aufgebrachten Passivierungsschicht 21 im Bereich der Feldringe 13 und des Kanalstoppers 15 zu erhöhen. Diese Metallschichten können in bekannter Weise durch Abscheiden einer Metallschicht auf die Vorderseite 101 im Randbereich des Halbleiterkörpers und anschließendes Strukturieren dieser Metallschicht erfolgen. Die Metallschichten sind in ihren Abmessungen in lateraler Richtung auf die Abmessungen der Feldringe 13 bzw. des Kanalstoppers 15 begrenzt und sind vorzugsweise so angeordnet dass sie bei einer sich im Sperrfall in dem Bauelement ausbreitenden Raumladungszone von dieser Raumladungszone nicht erfasst werden.
  • Das Sputterverfahren zum Abtragen einer dünnen oberflächennahen Schicht von der Oberfläche 101 des Halbleiterkörpers 100 vor Aufbringen der Passivierungsschicht 21 erfolgt nach Herstellen der lokalen Metallisierungen auf den Feldringen 13 und/oder dem Kanalstopper 15.
  • Optional kann vor Herstellen der Metallisierungen bzw. Metallisierungsstrukturen ein weiteres Sputterverfahren durchgeführt werden, um das Anhaften der Metallisierungen auf der Oberfläche 101 des Halbleiterkörpers 100 zu verbessern.
    • 11
    p-dotierte Halbleiterzone
    12
    n-dotierte Halbleiterzone
    13
    Feldringe
    14
    VLD-Zone
    15
    Kanalstoppzone
    21, 22
    Passivierungsschichten
    31
    Schutzschicht
    100
    Halbleiterkörper
    101
    Oberfläche/Vorderseite des Halbleiterkörpers
    102
    Randfläche des Halbleiterkörpers
    200
    Maske

Claims (11)

  1. Verfahren, das folgende Verfahrensschritte umfasst: – Abtragen einer dünnen oberflächennahen Schicht einer Oberfläche (101) eines Halbleiterkörpers (100) eines Leistungs-Halbleiterbauelements in einem Bereich, in dem ein pn-Übergang an die Oberfläche tritt, mittels eines Sputterverfahrens, – Aufbringen einer ersten Schicht (21), die eine amorphe Kohlenstoffschicht oder eine amorphe Halbleiterschicht ist, auf die Oberfläche (101) in dem Bereich, in dem die oberflächennahe Schicht abgetragen wurde, – Abtragen einer dünnen oberflächennahen Schicht der ersten Schicht (21) mittels eines Sputterverfahrens, – Aufbringen einer zweiten Schicht (22) aus einem Passivierungsmaterial auf die erste Schicht (21).
  2. Verfahren nach Anspruch 1, bei dem die zweite Schicht (22) eine Polyimidschicht ist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Dicke der ersten Schicht (21) zwischen 100 nm und 400 nm und die Dicke der zweiten Schicht (22) zwischen 10 μm und 30 μm beträgt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem eine Schutzschicht (31) auf die zweite Schicht (22) aufgebracht wird.
  5. Verfahren nach Anspruch 4 bei dem die Schutzschicht (31) eine Weichvergussschicht, eine Harzschicht oder eine Kautschukschicht ist.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem nach Aufbringen der ersten Schicht (21) und/oder der zweiten Schicht (22) ein Temperaturprozess durchgeführt wird, bei dem der Halbleiterkörper (100) wenigstens im oberflächennahen Bereich für eine Zeitdauer von ein bis vier Stunden auf eine Temperatur zwischen 300°C und 360°C aufgeheizt wird.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem zum Abtragen der oberflächennahen Schicht Edelgasatome, ein fluorhaltiges Plasma oder ein wasserstoffhaltiges Plasma verwendet wird.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Halbleiterkörper (100) einen Randbereich aufweist und bei dem eine Beschichtung des Halbleiterkörpers (100) in diesem Randbereich erfolgt.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Oberfläche (101) des Halbleiterkörpers (100) und/oder die Oberfläche der ersten Schicht (21) nach Durchführung des Sputterverfahrens einer Ethen-Behandlung unterzogen wird.
  10. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Dicke der abgetragenen Schichten zwischen 1 und 10 nm beträgt.
  11. Verfahren nach einem der vorangehenden Ansprüche, bei dem vor Durchführung des Sputterverfahrens wenigstens eine Metallisierungsstruktur auf der Oberfläche des Halbleiterkörpers (100) hergestellt wird und bei dem die erste Schicht (21) auf freiliegende Bereiche der Oberfläche (101) des Halbleiterkörpers (100) und die Metallisierungsstruktur aufgebracht wird.
DE200610007093 2006-02-15 2006-02-15 Verfahren zur Herstellung einer haftfähigen Schicht auf einem Halbleiterkörper Expired - Fee Related DE102006007093B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610007093 DE102006007093B4 (de) 2006-02-15 2006-02-15 Verfahren zur Herstellung einer haftfähigen Schicht auf einem Halbleiterkörper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610007093 DE102006007093B4 (de) 2006-02-15 2006-02-15 Verfahren zur Herstellung einer haftfähigen Schicht auf einem Halbleiterkörper

Publications (2)

Publication Number Publication Date
DE102006007093A1 DE102006007093A1 (de) 2007-08-23
DE102006007093B4 true DE102006007093B4 (de) 2008-08-14

Family

ID=38288742

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610007093 Expired - Fee Related DE102006007093B4 (de) 2006-02-15 2006-02-15 Verfahren zur Herstellung einer haftfähigen Schicht auf einem Halbleiterkörper

Country Status (1)

Country Link
DE (1) DE102006007093B4 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0400178B1 (de) * 1989-05-31 1994-08-03 Siemens Aktiengesellschaft Halbleiterbauelement mit Passivierungsschicht
EP0624901A1 (de) * 1993-05-13 1994-11-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Halbleiterbauelement mit Passivierungsschicht
EP0381111B1 (de) * 1989-02-01 1995-05-31 Siemens Aktiengesellschaft Elektroaktive Passivierschicht
DE19844418A1 (de) * 1998-09-28 2000-04-06 Siemens Ag Schutzschicht für die Mikrostrukturtechnik und deren Herstellung
DE10358985B3 (de) * 2003-12-16 2005-05-19 Infineon Technologies Ag Halbleiterbauelement mit einem pn-Übergang und einer auf einer Oberfläche aufgebrachten Passivierungsschicht

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0381111B1 (de) * 1989-02-01 1995-05-31 Siemens Aktiengesellschaft Elektroaktive Passivierschicht
EP0400178B1 (de) * 1989-05-31 1994-08-03 Siemens Aktiengesellschaft Halbleiterbauelement mit Passivierungsschicht
EP0624901A1 (de) * 1993-05-13 1994-11-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Halbleiterbauelement mit Passivierungsschicht
DE19844418A1 (de) * 1998-09-28 2000-04-06 Siemens Ag Schutzschicht für die Mikrostrukturtechnik und deren Herstellung
DE10358985B3 (de) * 2003-12-16 2005-05-19 Infineon Technologies Ag Halbleiterbauelement mit einem pn-Übergang und einer auf einer Oberfläche aufgebrachten Passivierungsschicht

Also Published As

Publication number Publication date
DE102006007093A1 (de) 2007-08-23

Similar Documents

Publication Publication Date Title
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102006057352B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102006011697B4 (de) Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102011004408A1 (de) Halbleitervorrichtungsherstellungsverfahren
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE102010063806B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE112014005614T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014007221B4 (de) Halbleitervorrichtung, Verfahren zur Herstellung selbiger und Halbleitermodul
DE102019100130B4 (de) Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
DE112013001927T5 (de) Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung
DE1965799C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE102014206572B4 (de) Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe
DE3024939A1 (de) Halbleiterbauelement hoher durchbruchsspannung
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102006007093B4 (de) Verfahren zur Herstellung einer haftfähigen Schicht auf einem Halbleiterkörper
DE112014004465T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
EP1139432A2 (de) Schottky-Diode
DE19930781A1 (de) Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung
EP3113219B1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE2512951A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE102017201550B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
EP3140840B1 (de) Verfahren zur herstellung eines mehrschichtigen elektret-bauteils
DE102005026301B3 (de) Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen
EP0693772B1 (de) Verfahren zum Kontaktieren von SIPOS passivierten Halbleiteranordnungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee