DE3942431C2 - - Google Patents
Info
- Publication number
- DE3942431C2 DE3942431C2 DE3942431A DE3942431A DE3942431C2 DE 3942431 C2 DE3942431 C2 DE 3942431C2 DE 3942431 A DE3942431 A DE 3942431A DE 3942431 A DE3942431 A DE 3942431A DE 3942431 C2 DE3942431 C2 DE 3942431C2
- Authority
- DE
- Germany
- Prior art keywords
- phase
- clock
- circuit
- nrz data
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 239000013256 coordination polymer Substances 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
Description
Die Erfindung betrifft einen Frequenz- und Phasendetektor
schaltkreis für nach dem NRZ-Verfahren arbeitende Systeme, wo
bei der Detektorschaltkreis NRZ-Daten und Ausgangssignale eines
spannungsgesteuerten Oszillators (im folgenden VCO genannt) zur
Wiedererzeugung eines Bit-synchronen Taktes aus den NRZ-Daten
empfängt.
Das NRZ-Verfahren (NRZ = Non Return to Zero) wird beispielswei
se bei der Datenübertragung in Netzen verwendet.
Aus dem Stand der Technik ist ein System bekannt, das zum Wie
dersynchronisieren der Phase eines erzeugten Taktes geeignet
ist, nachdem die eingangsseitigen NRZ-Daten einer nicht
linearen Behandlung und Filterung unterzogen wurden, um aus dem
Frequenzspektrum der eingangsseitigen Daten die Taktkomponente
abzuleiten, die den eingangsseitigen NRZ-Daten unterlegt ist.
Aus der DE 34 31 419 C1 ist ein Schaltkreis zum Synchronisieren
eines empfangsseitig erzeugten Taktsignals mit den bei digitaler
Informationsübertragung empfangenen Taktsignalen bekannt.
Dabei wird der empfangene Datenstrom zunächst einem monostabilen
Multivibrator zugeführt, und dessen Ausgangssignal wird mit
dem Takt des empfangsseitigen Taktgebers abgetastet. Über eine
Integrationsstufe wird eine Steuerspannung für einen VCO-Baustein
gewonnen, wobei über die Steuerspannung die Frequenz und
die Phasenlage des empfangsseitigen Taktes mit dem dem Datenstrom
zugrunde liegenden Takt und dessen Phase synchronisiert
werden.
Ein anderes Konzept als in der DE 34 31 419 C1 wird in der
US-PS 45 35 459 von Charles R. Hogge beschrieben. Dieses Konzept
beeinhaltet einen verbesserten Frequenz- und Phasendetektorschaltkreis
innerhalb eines eine PLL (Phase Locked Loop)-Schaltung
verwendenden Bit-Synchronisationssystems, welcher eine
Taktsignaländerung in der Mitte eines sogenannten eye patterns
der NRZ-Daten oder eines von den NRZ-Daten abgeleiteten
Signals erzeugen kann. Jedoch ist bei diesem Schaltkreis stets
eine Phasendifferenz zwischen den beiden Ausgangswechselsignalen
des Frequenz- und Phasendetektorschaltkreises vorhanden,
wenn der Schaltkreis keine Verzögerungseinheit zur Verzögerung
des Taktes um ein Zeitintervall einer halben Periode des
NRZ-Daten-Taktes enthält, so daß der VCO-Takt eine Jitter-Komponente
oder eine leichte Unsicherheit in der Phasenlage aufweisen
kann.
Bei der Verwendung einer Verzögerungseinheit in dem Schaltkreis
können die obere Grenzfrequenz und die untere Grenzfrequenz in
einem festgelegten Frequenzbereich unsymmetrisch werden, da es
aufgrund der technischen Grenzen der Verzögerungseinheit
schwierig ist, den Takt exakt um eine halbe Periode zu verzö
gern. Der sich daraus ergebende Nachteil ist der, daß der Fang
bereich des PLL-Schaltkreises wesentlich enger wird.
Im Gegensatz zu der Lösung der DE 34 31 419 C1 werden gemäß dem
Konzept von Hogge die NRZ-Daten ohne Zwischenschaltung eines
monostabilen Multivibrators verwendet. Außerdem werden die empfangenen
Daten in ihrer Phasenlage mit einem phasengleichen
und einem phaseninversen Taktsignal synchronisiert, während gemäß
der DE 34 31 419 C1 eine Anpassung der Phasenlage des Taktsignals
an die Phasenlage der Datensignale vorgenommen wird.
Aufgabe der Erfindung ist es, bei den vorbeschriebenen Proble
men des Schaltkreises gemäß Hogge Abhilfe zu schaffen, die sogenannte
Jitter-Komponente zu vermindern, einen Frequenz- und
Phasendetektorschaltkreis zu schaffen, der für hohe und niedrige
Datenübertragungsgeschwindigkeiten verwendet werden kann,
der mit Hilfe von standardmäßigen, logischen Elementen aufbaubar
ist und der eine Integration unter Verwendung einfacher,
logischer Elemente zuläßt.
Diese Aufgaben werden erfindungsgemäß dadurch gelöst, daß die
Frequenz- und Phasendetektorschaltung für nach dem NRZ-Verfah
ren arbeitende Bit-synchrone Systeme folgende Komponenten um
faßt:
Eine Taktgenerator-Einrichtung zur Erzeugung eines phasenglei chen und eines phaseninversen Taktes, basierend auf dem Takt eines spannungsgeregelten Oszillators (VCO);
eine Einrichtung zum Synchronisieren oder zur Erzeugung eines Phasengleichlaufs zwischen den eingangsseitigen NRZ-Daten und den phasengleichen sowie den phaseninversen Taktsignalen des Taktgenerators;
einen ersten Schaltkreis zur Bildung der Phasendifferenz zwi schen den mit dem phasengleichen Takt synchronisierten NRZ-Da ten und den eingangsseitigen NRZ-Daten; und
einen zweiten Schaltkreis zur Bildung der Phasendifferenz zwi schen dem mit dem phaseninversen Takt des Taktgenerators syn chronisierten NRZ-Daten und den mit dem phasengleichen Takt des Taktgenerators synchronisierten NRZ-Daten,
wobei das Ausgangssignal des ersten Schaltkreises und das Aus gangssignal des zweiten Schaltkreises verglichen und die Fre quenz und Phase bestimmt werden.
Eine Taktgenerator-Einrichtung zur Erzeugung eines phasenglei chen und eines phaseninversen Taktes, basierend auf dem Takt eines spannungsgeregelten Oszillators (VCO);
eine Einrichtung zum Synchronisieren oder zur Erzeugung eines Phasengleichlaufs zwischen den eingangsseitigen NRZ-Daten und den phasengleichen sowie den phaseninversen Taktsignalen des Taktgenerators;
einen ersten Schaltkreis zur Bildung der Phasendifferenz zwi schen den mit dem phasengleichen Takt synchronisierten NRZ-Da ten und den eingangsseitigen NRZ-Daten; und
einen zweiten Schaltkreis zur Bildung der Phasendifferenz zwi schen dem mit dem phaseninversen Takt des Taktgenerators syn chronisierten NRZ-Daten und den mit dem phasengleichen Takt des Taktgenerators synchronisierten NRZ-Daten,
wobei das Ausgangssignal des ersten Schaltkreises und das Aus gangssignal des zweiten Schaltkreises verglichen und die Fre quenz und Phase bestimmt werden.
Eine vorteilhafte Ausgestaltung der Erfindung weisen die Merkma
le des Unteranspruchs 2 auf.
Im folgenden wird die Erfindung anhand der Zeichnung noch näher
erläutert. Es zeigen im einzelnen:
Fig. 1 ein Blockdiagramm eines erfindungsgemäßen Frequenz
und Phasendetektorschaltkreises für nach dem NRZ-
Verfahren arbeitende Bit-synchrone Systeme; und
Fig. 2 ein Zeitdiagramm zur Erläuterung der Betriebsweise
des erfindungsgemäßen Frequenz- und Phasendetektor
schaltkreises.
Fig. 1 zeigt ein Blockdiagramm des Frequenz- und Phasendetek
torschaltkreises für nach dem NRZ-Verfahren arbeitende Bit-syn
chrone Systeme zur Erläuterung von dessen Betriebsweisen in
Einzelheiten.
Die eingangsseitig eingespeisten NRZ-Daten werden auf ein Ex
klusiv-ODER-Gatter U 4a über einen Übertragungs-Verzögerungs-Kom
pensationsschaltkreis 4, auf einen Dateneingang D des D-Flip
flops U 2 und auf einen Dateneingang D eines D-Flipflops U 3 ge
geben.
Der VCO-Takt wird in einen phasengleichen und einen phasenin
versen Takt durch den Taktgenerator-Schaltkreis U 1 gesplittet.
Der phasengleiche Takt zum VCO-Takt-Signal wird auf den Takt
eingang CP des D-Flipflops U 2 gegeben und der zum VCO-Takt pha
seninverse Takt wird auf den Takteingang CP des D-Flipflops U 3
gegeben. Die NRZ-Daten werden durch die Flipflops U 2 und U 3 mit
jedem Signalwechsel des VCO-Taktes synchronisiert oder auf Pha
sengleichlauf gebracht.
Deshalb werden an den Ausgängen Q des Flipflops U 2 und dem Aus
gang Q des Flipflops U 3 um eine halbe Taktperiode des VCO-
Taktes voreilende bzw. nacheilende synchronisierte Daten erhal
ten.
Wenn die Ausgänge Q der Flipflops U 2 und U 3 miteinander Exklu
siv-ODERiert werden, wird dementsprechend ein Zeitintervall-
Puls (Referenz-Puls) mit einer halb so großen Periode, wie die
des VCO-Taktes, am Ausgang des Exklusiv-ODER-Gatters U 4b erhal
ten, und zwar jedesmal, wenn ein Signalwechsel oder eine
Signaländerung bei den NRZ-Daten erfolgt.
Das Ausgangssignal des Exklusiv-ODER-Gatters U 4a ist davon ab
hängig, wann eine Signaländerung des VCO-Taktes während eines
Bit-Intervalls des sogenannten eye patterns der eingangsseiti
gen NRZ-Daten (oder eines von den NRZ-Daten abgeleiteten
Signals) erfolgt.
Aufgrund der Schwankungen in der Frequenz und der Phase des
VCO-Taktes bezüglich der eingangs empfangenen NRZ-Daten, was
aus diesem Grunde zu einer veränderlichen Pulsbreite am Ausgang
des Exklusiv-ODER-Gatters U 4a führen kann, ist es möglich, die
Frequenz und die Phase des den NRZ-Daten unterliegenden Taktes
in dem NRZ-Synchronsystem mit der Frequenz und der Phase des
VCO-Taktes zu vergleichen.
Insbesondere erreicht der Frequenz- und Phasendetektorschalt
kreis eine Verminderung der Jitter-Komponente in dem VCO-Takt
signal bzw. die Verminderung der Bedeutung der Jitter-Kompo
nente, da der Schaltkreis die NRZ-Daten sowohl mit einem pha
sengleichen als auch einem phaseninversen Takt bezüglich des
VCO-Taktsignals synchronisiert, anstatt die NRZ-Daten mit einem
phasengleichen Takt bezüglich des VCO-Taktsignals zu synchroni
sieren und dann die synchronisierten NRZ-Daten erneut mit dem
phaseninversen Takt des VCO-Taktes zu synchronisieren.
Das Ausgangswechselsignal des Frequenz- und Phasendetektor
schaltkreises für nach dem NRZ-Verfahren arbeitende Bit-syn
chrone Systeme in Abhängigkeit des Taktes VCO wird im folgenden
unter Bezugnahme auf das Zeitdiagramm des Frequenz- und Phasen
detektorschaltkreises in Fig. 2 beschrieben.
Im ersten Fall (1), bei dem die Frequenz oder die Phase des
VCO-Taktsignals der Frequenz oder Phase des den NRZ-Daten un
terlegten Taktes voreilt, wird eine ansteigende Signaländerung
des phasengleichen Taktes bezüglich des VCO-Taktsignals vor der
eigentlichen Mitte des sogenannten eye patterns der eingangs
seitig empfangenen NRZ-Daten erfolgen, und wenn die synchroni
sierten NRZ-Daten und die eingangsseitig empfangenen NRZ-Daten
Exklusiv-ODERiert werden, erhält man im Ergebnis das Signal V1.
Da die Pulsbreite von V 1 kleiner ist als die des Referenzpulses
R 1, ist es möglich, die Differenz in Frequenz und Phase zu be
stimmen.
Der zweite Fall (2), bei dem die Frequenz oder Phase des VCO-
Taktes der Frequenz oder Phase des den NRZ-Daten unterlegten
Taktsignales nacheilt, wird der Signalanstieg des phasenglei
chen Taktes bezüglich des VCO-Taktsignals später erfolgen als
es der Mitte des sogenannten eye patterns der eingangsseitig
empfangenen NRZ-Daten entspricht, und wenn die synchronisierten
NRZ-Daten und die eingangsseitig empfangenen NRZ-Daten Exklu
siv-ODERiert werden, wird als Ergebnis das Signal V 2 erhalten.
Da die Pulsbreite des Signals V 2 breiter ist als die des Refe
renzpulses R 2 und da keine Phasendifferenz zwischen den beiden
Wechselsignalen V 2 und R 2 vorkommt (im Gegensatz zum Fall (1)),
wird der Jitter des VCO-Signals in einem größeren Umfang ver
mindert als im Fall (1).
Im dritten Fall (3), bei dem die Frequenz oder die Phase des
VCO-Taktsignals und die Frequenz oder Phase des Taktsignals,
das den NRZ-Daten unterlegt ist, gleich ist, wird als Ausgangs
signal des Exklusiv-ODER-Gatters U 4a in Fig. 1 das Signal V 32
erhalten, bei dem die Frequenz oder Phase des VCO-Taktsignals
bezüglich der Frequenz oder Phase des Taktsignals, das den
NRZ-Daten unterlegt ist, etwas nacheilt. Im gegensätzlichen
Fall, wo die Frequenz oder Phase des VCO-Taktsignals dem den
NRZ-Daten unterlegten Taktsignal etwas voreilt, wird ein Aus
gangssignal des Exklusiv-ODER-Gatters U 4a gemäß Signal V 31 er
halten. Da die Wechselsignale V 31 und R 3 in Pulsbreite und
-phase identisch sind, wird die Differenzfrequenz der Wechsel
signale und Ausgänge V und R der beiden Phasendetektor
schaltkreise 0, obwohl die Differenz nicht zeitintegriert wird.
Dementsprechend kommt keine Jitter-Komponente in dem VCO-Signal
vor.
Falls die Frequenz des VCO-Taktsignals deshalb relativ zur Fre
quenz des den eingangsseitig empfangenen NRZ-Daten unterliegen
den Taktsignals nacheilt (tatsächlich kann es wegen technischer
Probleme unmöglich sein, daß die Frequenz des VCO-Taktes die
selbe ist wie die des den NRZ-Daten unterlegten Taktsignales),
kann deshalb die Jitter-Komponente des VCO-Taktsignales auf
grund des Frequenz- und Phasendetektorschaltkreises zumindest
in ihrer Bedeutung vermindert werden.
Die vorliegende Erfindung befaßt sich mit der Bestimmung der
Frequenz und der Phase der NRZ-Daten unter Verwendung von ein
fachen, logischen Schaltelementen, wie zuvor beschrieben, und
ersetzt die bisher üblichen Frequenz- und Phasendetektorschalt
kreise und erzielt damit die folgenden spezifischen Vorteile:
Zunächst läßt sich mit dem erfindungsgemäßen Schaltkreis eine
beachtliche Verminderung der Jitter-Komponente in dem VCO-Takt
signal erreichen, verglichen mit dem Fall, bei dem herkömmliche
Frequenz- und Phasendetektorschaltkreise in nach dem NRZ-Ver
fahren arbeitenden Bit-synchronen Systemen verwendet werden.
Desweiteren läßt sich der erfindungsgemäße Schaltkreis sowohl
bei niederen Übertragungsgeschwindigkeiten als auch bei hohen
Übertragungsgeschwindigkeiten verwenden, da er aus allgemein
verwendbaren oder standardmäßigen logischen Bausteinen aufge
baut ist.
Zum dritten ist es möglich, den Schaltkreis als integrierten
Schaltkreis herzustellen, da er aus einfachen logischen Elemen
ten aufgebaut ist.
Claims (3)
1. Frequenz- und Phasendetektorschaltkreis für ein nach dem
NRZ-Verfahren arbeitendes Bit-synchrones System, wobei der
Schaltkreis folgende Komponenten umfaßt:
- - einen Taktgenerator (U1) zur Erzeugung eines phasengleichen und eines phaseninversen Taktes, abgeleitet von einem Taktsignal eines spannungsgesteuerten Oszillators (VCO);
- - eine Synchronisiereinrichtung (U2, U3), um eingangsseitig empfangene NRZ-Daten sowohl mit dem phasengleichen als auch mit dem phaseninversen Takt des Taktgenerators (U1) zu synchronisieren;
- - einen ersten Schaltkreis (U4a) zur Bildung der Phasendifferenz zwischen den mit dem phasengleichen Takt synchronisierten NRZ-Daten und den eingangsseitig empfangenen NRZ-Daten; und
- - einen zweiten Schaltkreis (U4b) zur Bildung der Phasendifferenz zwischen den mit dem phaseninversen Takt des Taktgenerators (U1) synchronisierten NRZ-Daten und den mit dem phasengleichen Takt des Taktgenerators (U1) synchronisierten NRZ-Daten,
- - wobei die Ausgangssignale des ersten und des zweiten Schaltkreises (U4a; U4b) zur Bildung einer Phasendifferenz miteinander verglichen und die Frequenz und die Phase dann bestimmt werden.
2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet,
daß die Synchronisiereinrichtung ein erstes und ein zweites D-Flipflop (U2; U3) umfaßt, daß der phasengleiche Takt des Taktgenerators (U1) auf einen Takteingang CP des ersten D-Flipflops (U2) und die eingangsseitig empfangenen NRZ-Daten auf den D-Eingang des ersten D-Flipflops (U2) gegeben werden,
daß der phaseninverse Takt des Taktgenerators (U1) auf den Takteingang CP des zweiten D-Flipflops (U9) und die eingangsseitig empfangenen NRZ-Daten auf den D-Eingang des zweiten D-Flipflops (U3) gegeben werden, daß die erste und die zweite Schaltung zur Bildung einer Phasendifferenz einen ersten bzw. einen zweiten Exklusiv-ODER-Logik-Schaltkreis umfassen, wobei das Ausgangssignal Q des ersten D-Flipflops (U2) und die eingangsseitig empfangenen NRZ-Daten auf den ersten Exklusiv-ODER-Logik-Schaltkreis (U4a) gegeben werden und wobei das Ausgangssignal des ersten D-Flipflops (U2) und ein Ausgangssignal des zweiten D-Flipflops (U3) auf den zweiten Exklusiv-ODER-Logik-Schaltkreis gegeben werden.
daß die Synchronisiereinrichtung ein erstes und ein zweites D-Flipflop (U2; U3) umfaßt, daß der phasengleiche Takt des Taktgenerators (U1) auf einen Takteingang CP des ersten D-Flipflops (U2) und die eingangsseitig empfangenen NRZ-Daten auf den D-Eingang des ersten D-Flipflops (U2) gegeben werden,
daß der phaseninverse Takt des Taktgenerators (U1) auf den Takteingang CP des zweiten D-Flipflops (U9) und die eingangsseitig empfangenen NRZ-Daten auf den D-Eingang des zweiten D-Flipflops (U3) gegeben werden, daß die erste und die zweite Schaltung zur Bildung einer Phasendifferenz einen ersten bzw. einen zweiten Exklusiv-ODER-Logik-Schaltkreis umfassen, wobei das Ausgangssignal Q des ersten D-Flipflops (U2) und die eingangsseitig empfangenen NRZ-Daten auf den ersten Exklusiv-ODER-Logik-Schaltkreis (U4a) gegeben werden und wobei das Ausgangssignal des ersten D-Flipflops (U2) und ein Ausgangssignal des zweiten D-Flipflops (U3) auf den zweiten Exklusiv-ODER-Logik-Schaltkreis gegeben werden.
3. Schaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß der erste Schaltkreis (U4a) eine Schaltungsanordnung
(4) zum Kompensieren der Signallaufzeit der NRZ-Daten in
der Synchronisiereinrichtung umfaßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880017260A KR920003598B1 (ko) | 1988-12-22 | 1988-12-22 | Nrz비트 동기방식의 주파수 및 위상검출회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3942431A1 DE3942431A1 (de) | 1990-06-28 |
DE3942431C2 true DE3942431C2 (de) | 1991-09-26 |
Family
ID=19280530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3942431A Granted DE3942431A1 (de) | 1988-12-22 | 1989-12-21 | Frequenz- und phasendetektorschaltkreis fuer nach dem nrz-verfahren arbeitende bit-synchrone systeme |
Country Status (4)
Country | Link |
---|---|
US (1) | US5117135A (de) |
JP (1) | JPH0624353B2 (de) |
KR (1) | KR920003598B1 (de) |
DE (1) | DE3942431A1 (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04286248A (ja) * | 1991-03-14 | 1992-10-12 | Fujitsu Ltd | ベースバンド遅延検波器 |
US5243628A (en) * | 1991-03-27 | 1993-09-07 | Kabushiki Kaisha Komatsu Seisakusho | Encoding method and code processing circuitry |
EP0523885A1 (de) * | 1991-07-15 | 1993-01-20 | National Semiconductor Corporation | Phasendetektor für Hochfrequenz-Takt und Datenrückgewinnungsschaltungen |
SE9300679L (sv) * | 1993-03-01 | 1994-09-02 | Ellemtel Utvecklings Ab | Bitsynkroniserare |
US5455530A (en) * | 1994-03-09 | 1995-10-03 | Cray Computer Corporation | Duty cycle control circuit and associated method |
US5834950A (en) * | 1994-03-17 | 1998-11-10 | 3Com Corporation | Phase detector which eliminates frequency ripple |
DE69519455T2 (de) | 1994-08-05 | 2001-06-28 | Sumitomo Chemical Co., Ltd. | Chinondiazidsulfonsäureester und diese enthaltende,positiv arbeitende Photoresistzusammensetzungen |
US5917356A (en) * | 1995-09-11 | 1999-06-29 | International Business Machines Corp. | Three state phase detector |
KR0153952B1 (ko) * | 1995-12-16 | 1998-11-16 | 양승택 | 고속 디지털 데이터 리타이밍 장치 |
GB9805480D0 (en) * | 1998-03-13 | 1998-05-13 | Texas Instruments Ltd | Signal synchroniser |
US6496555B1 (en) | 1998-07-22 | 2002-12-17 | Nec Corporation | Phase locked loop |
EP1068668B1 (de) | 1998-09-30 | 2005-10-05 | Koninklijke Philips Electronics N.V. | Schaltungsanordnung zum verarbeiten von datensignalen |
KR20020090753A (ko) * | 2001-05-29 | 2002-12-05 | 엘지전자 주식회사 | 위상 동기 루프에서의 위상 및 주파수 검출 회로 |
US7097645B2 (en) * | 2001-06-04 | 2006-08-29 | Sdgi Holdings, Inc. | Dynamic single-lock anterior cervical plate system having non-detachably fastened and moveable segments |
US20030190001A1 (en) * | 2002-04-08 | 2003-10-09 | Exar Corporation | Clock and data recovery circuit for return-to-zero data |
EP1491904B1 (de) * | 2003-06-24 | 2007-08-15 | Chauvin Arnoux | Verfahren und Vorrichtung zur Erkennung der Drehrichtung zweier Phasen in einem Dreiphasenspannungssystem |
KR100543923B1 (ko) * | 2003-08-21 | 2006-01-23 | 주식회사 하이닉스반도체 | 반도체 소자에서의 위상 지연 보상 장치 및 방법 |
CN107707258B (zh) * | 2017-10-31 | 2022-06-10 | 上海兆芯集成电路有限公司 | 眼图产生器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0054322B1 (de) * | 1980-12-12 | 1985-07-03 | Philips Electronics Uk Limited | Phasenempfindlicher Detektor |
US4400667A (en) * | 1981-01-12 | 1983-08-23 | Sangamo Weston, Inc. | Phase tolerant bit synchronizer for digital signals |
JPS58182938A (ja) * | 1982-04-21 | 1983-10-26 | Toshiba Corp | Pll形タイミング抽出回路 |
JPS5919456A (ja) * | 1982-07-24 | 1984-01-31 | Pioneer Electronic Corp | クロツク再生回路 |
US4535459A (en) * | 1983-05-26 | 1985-08-13 | Rockwell International Corporation | Signal detection apparatus |
GB2141007B (en) * | 1983-06-02 | 1986-07-23 | Standard Telephones Cables Ltd | Demodulator logic for frequency shift keyed signals |
DE3431419C1 (de) * | 1984-08-27 | 1986-02-13 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Schaltungsanordnung zum Synchronisieren des empfangsseitig erzeugten Taktsignals mit bei digitaler Informationsuebertragung empfangenen Taktsignale in Fernmeldeanlagen |
US4683437A (en) * | 1986-06-06 | 1987-07-28 | Motorola, Inc. | Frequency subtractor |
US4942370A (en) * | 1988-04-08 | 1990-07-17 | Ricoh Company, Ltd. | PLL circuit with band width varying in accordance with the frequency of an input signal |
-
1988
- 1988-12-22 KR KR1019880017260A patent/KR920003598B1/ko not_active IP Right Cessation
-
1989
- 1989-12-18 JP JP1326195A patent/JPH0624353B2/ja not_active Expired - Lifetime
- 1989-12-21 DE DE3942431A patent/DE3942431A1/de active Granted
- 1989-12-21 US US07/454,160 patent/US5117135A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0362645A (ja) | 1991-03-18 |
DE3942431A1 (de) | 1990-06-28 |
KR920003598B1 (ko) | 1992-05-04 |
KR900011158A (ko) | 1990-07-11 |
US5117135A (en) | 1992-05-26 |
JPH0624353B2 (ja) | 1994-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3942431C2 (de) | ||
DE69420216T2 (de) | Phasenregelschwingschaltung | |
DE69529960T2 (de) | Phasendetektor mit ternärem Ausgang | |
DE3687630T2 (de) | Taktsynchronisierschaltung. | |
DE69513088T2 (de) | Einrichtung zum Ableiten eines Taktsignals | |
DE69027574T2 (de) | Methode und Vorrichtung zur Taktrückgewinnung und Datensynchronisierung von zufälligen NRZ-Daten | |
DE3728022C2 (de) | ||
DE3854772T2 (de) | Anordnung zum Erzeugen von Taktsignalen | |
DE69424373T2 (de) | Phasenregelschleife mit Überbrückungsmodus | |
DE68911761T2 (de) | Parallel/Serienumsetzer. | |
DE10014477B4 (de) | Verfahren und System zum Synchronisieren von mehreren Untersystemen unter Anwendung eines spannungsgesteuerten Oszillators | |
DE10160229A1 (de) | Phasenverriegelte Schleife mit Hitless-Referenzumschalten bei mehreren Eingängen | |
DE69123473T2 (de) | Schaltungsanordnung zum Ableiten eines Bitsynchronisierungssignals mittels Rahmensynchronisation | |
DE4018898C2 (de) | ||
DE19625185C2 (de) | Präzisionstaktgeber | |
DE69500243T2 (de) | Phasenvergleicher für ein digitales Signal und ein Taktsignal, und entsprechender Phasenregelkreis | |
DE69332333T2 (de) | Synchronisierungsschaltung | |
DE69324529T2 (de) | Phasendetektor für ein Taktrückgewinnungssystem | |
DE19709770A1 (de) | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist | |
DE2757285A1 (de) | Vorrichtung zum empfangen von in form einer vielzahl von bits uebertragenen information | |
EP0348402B1 (de) | Taktphasendetektor | |
EP0006988A1 (de) | Anordnung zur Taktsignalrückgewinnung bei der digitalen Signalübertragung | |
DE69918250T2 (de) | Vorrichtung zur Wiedergewinnung und Identifizierung eines Taktsignals | |
DE69832239T2 (de) | Phasenregelkreisschaltung | |
DE69016965T2 (de) | Pulsbreite-Detektierschaltung und diese verwendende PLL-Synthesiererschaltung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |