DE3908083A1 - Silizium-halbleiterbauelement - Google Patents
Silizium-halbleiterbauelementInfo
- Publication number
- DE3908083A1 DE3908083A1 DE19893908083 DE3908083A DE3908083A1 DE 3908083 A1 DE3908083 A1 DE 3908083A1 DE 19893908083 DE19893908083 DE 19893908083 DE 3908083 A DE3908083 A DE 3908083A DE 3908083 A1 DE3908083 A1 DE 3908083A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- contact
- germanium
- semiconductor
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 13
- 239000010703 silicon Substances 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 21
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 17
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 9
- 238000001465 metallisation Methods 0.000 claims abstract description 7
- 238000009413 insulation Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 5
- 238000000927 vapour-phase epitaxy Methods 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Erfindung betrifft ein Silizium-Halbleiterbauele
ment, bei dem zwischen einer zu kontaktierenden Halb
leiterschicht und einer Kontaktmetallisierung des Bau
elements eine zusätzliche Kontaktierungsschicht ange
ordnet ist.
Halbleiterbauelemente, beispielsweise Integrierte Schal
tungen auf Silizium-Basis, werden kontaktiert, um eine
externe Steuerung der Bauelemente, beispielsweise mit
tels Metallelektroden, zu ermöglichen oder um eine lei
tende Verbindung zwischen einzelnen Bauelementen mit
tels metallischer Leiterbahnen herzustellen.
Da die Bauelemente in der Halbleiter-Technologie immer
weiter miniaturisiert werden, nimmt auch die für die
Kontakte zur Verfügung stehende Fläche auf den zu kon
taktierenden Halbleiterschichten immer mehr ab. Die
Verkleinerung der Kontaktierungsfläche hat aber zur
Folge, daß der Kontaktwiderstand ansteigt.
Um den spezifischen Kontaktwiderstand zu reduzieren,
ist es beispielsweise bei III-V-Halbleiterverbindungen
bekannt, zwischen die zu kontaktierende Halbleiterschicht
des Bauelements und die Kontaktmetallisierung, eine
Halbleiterschicht aus einem Material einzufügen, das
einen geringeren Bandabstand, jedoch eine nahezu gleiche
Gitterkonstante wie die zu kontaktierende Halbleiter
schicht aufweist.
Durch den geringeren Bandabstand der Zwischenschicht
wird die Potentialschwelle für die Ladungsträger er
niedrigt, somit die spezifische Leitfähigkeit erhöht
und der spezifische Widerstand reduziert. Durch die
annähernd gleich großen Gitterkonstanten der aufeinan
derfolgenden Halbleiterschichten können Gitterverspan
nungen vermieden werden.
Für Silizium, dem wichtigsten Halbleitermaterial, gibt
es jedoch keine gitterangepaßten Materialien mit gerin
gerem Bandabstand, die sich als widerstandsreduzierende
Halbleiter-Zwischenschicht eignen würden.
Mit neueren technologischen Verfahren, beispielsweise
der Molekularstrahl-Epitaxie (MBE) oder der metallorga
nischen Gasphasen-Epitaxie (MOCVD), ist es allerdings
möglich, Epitaxieschichten aus Materialien, deren Git
terabstand nicht demjenigen des Substrates entspricht,
bei dennoch weitgehender Einkristallinität aufwachsen
zu lassen.
Problematisch bleibt jedoch weiterhin die Strukturie
rung der Kontaktfläche, die von den Kontaktierungsbe
dingungen bzw. vom angewendeten Prozeßverfahren abhängt.
Der Erfindung liegt die Aufgabe zugrunde, für Silizium-
Bauelemente Kontakte mit geringem spezifischen Wider
stand und einer einfachen Strukturierung der Kontaktie
rungsflächen anzugeben.
Dies wird bei einem Halbleiterbauelement der eingangs
beschriebenen Art erfindungsgemäß dadurch erreicht, daß
die Kontaktierungsschicht aus Germanium besteht und in
einer Öffnung in der die Oberfläche der zu kontaktie
renden Halbleiterschicht bedeckenden Isolationsschicht
angeordnet ist.
Zur Abscheidung der Germanium-Kontaktierungsschicht
wird erfindungsgemäß das Niederdruck-Gasphasen-Epitaxie
verfahren (LPCVD-Verfahren) angewandt.
Da Germanium einen deutlich geringeren Bandabstand
(E g ≈ 0,7 eV) als Silizium (E g ≈ 1,15 eV) besitzt, wird
der spezifische Widerstand des Kontaktes reduziert.
Darüber hinaus wird auch die Kapazität des Kontaktes
durch die Isolationsschicht auf der Halbleiteroberflä
che verringert. Außerdem läßt sich Germanium hinrei
chend hoch dotieren.
Die aufgrund der unterschiedlichen Gitterkonstanten,
Silizium ca. 5,43 Å, Germanium ca. 5,66 Å, zu erwarten
den Verspannungen, werden bei Anwendung des erfindungs
gemäßen LPCVD-Verfahrens zur Abscheidung des Germaniums
vermieden; überdies kann das Germanium selektiv auf den
dafür vorgesehenen Kontaktierungsflächen abgeschieden
werden.
Die Prozeß-Temperatur für die Germanium-Abscheidung ist
niedriger als die für die Herstellung der Integrierten
Schaltung benötigte Temperatur. Daher kann die Herstel
lung der Kontakte als letzter Prozeßschritt vor dem
Anbringen der Kontakt-Metallisierungsschicht erfolgen,
wodurch der gesamte Herstellungsprozeß des Bauelements
flexibler gestaltet werden kann.
Das Herstellungsverfahren der Kontaktierungsschicht
soll nachstehend anhand eines Ausführungsbeispiels nä
her beschrieben werden.
In der Figur ist ein einzelnes Silizium-Halbleiterbau
element, das nur eine Kontaktöffnung besitzt, darge
stellt. In einer (planar) Integrierten Schaltung, die
viele verschiedene Bauelemente enthält, sind demgegen
über zahlreiche Kontaktöffnungen vorgesehen, die alle
gleichzeitig mit der Kontaktierungsschicht bedeckt wer
den können.
Gemäß der Figur wird bei einem Einzel-Bauelement auf
einem N-leitenden Si-Substratkristall 1 eine dünne P-
Schicht 2 aus Silizium aufgebracht, die den aktiven
Teil des Bauelements bildet. Durch thermische Oxidation
wird auf der Oberfläche der P-Schicht 2 eine SiO2-Iso
lationsschicht 3 erzeugt und in dieser mittels litho
graphischer Verfahren unter Verwendung von Maskierungs-
und Ätzprozessen, Öffnungen 4 hergestellt, die als Kon
taktierungsflächen zur Kontaktierung des Bauelements
vorgesehen sind.
Vermöge eines Niederdruck-Gasphasen-Epitaxieprozesses
("Low Pressure Chemical Vapour Deposition", LPCVD-Pro
zeß) wird nun Germanium in den strukturierten Kontakt
öffnungen 4 zur Bildung der Kontaktierungsschicht 5
abgeschieden. Da wegen des niederen Drucks beim LPCVD-
Prozeß ein Wachstum des abzuscheidenden Germaniums se
lektiv nur in den Kontaktöffnungen 4, aber nicht auf
der Isolationsschicht 3 erfolgt, ist eine einfache
Strukturierung der Kontaktierungsfläche möglich.
Mit Hilfe des LPCVD-Verfahrens ist darüber hinaus ein
sehr ebenes Wachstum der dünnen Halbleiterschichten
möglich.
Da die Temperatur für die Germanium-Abscheidung mit
beispielsweise 450°C niedriger ist als die Prozeß-Tem
peratur von mehr als 800°C für die Herstellung der
Integrierten Schaltung, ist es möglich, die Ge-Kontak
tierungsschicht erst nach Fertigstellung des Bauelements
aufzubringen.
Nach der Abscheidung der Kontaktierungsschicht 5 wird
auf die Oberfläche des Bauelements eine dünne Metalli
sierungsschicht 6, beispielsweise aus Aluminium, bei
spielsweise anlegiert, die die Leiterbahnen der Inte
grierten Schaltung bildet und zur externen Kontaktie
rung bzw. Verschaltung des Si-Bauelements dient.
Durch den gewählten Aufbau des Kontaktes erhält man
neben einer niederohmigen auch eine kapazitätsarme Kon
taktierung des Bauelements, da die Oxid-Isolations
schicht 3 die Kapazität der Metallisierungsschicht 6
gegenüber dem Halbleiterkörper reduziert.
Sind die Bauelemente in einer Integrierten Schaltung
integriert, können alle Kontakte der Integrierten Schal
tung gleichzeitig hergestellt werden, in dem die ver
schiedenen Kontaktöffnungen gleichzeitig selektiv mit
der Kontaktierungsschicht aus Germanium bedeckt werden.
Claims (4)
1. Silizium-Halbleiterbauelement, bei dem zwischen ei
ner zu kontaktierenden Halbleiterschicht (2) und einer
Kontaktmetallisierung (6) des Bauelements eine zusätz
liche Kontaktierungsschicht (5) angeordnet ist, dadurch
gekennzeichnet, daß die Kontaktierungsschicht (5) aus
Germanium besteht und in einer Öffnung (4) in der die
Oberfläche der zu kontaktierenden Halbleiterschicht (2)
bedeckenden Isolationsschicht (3) angeordnet ist.
2. Verfahren zur Herstellung eines Silizium-Halbleiter
bauelements nach Anspruch 1, dadurch gekennzeichnet,
daß die Kontaktierungsschicht (5) aus Germanium mittels
eines Niederdruck-Gasphasen-Epitaxieverfahrens (LPCVD-
Verfahrens) selektiv in den Öffnungen (4) der Isola
tionsschicht (3) abgeschieden wird, ohne daß die Isola
tionsschicht (3) selbst bedeckt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
daß die Prozeß-Temperatur für die Germanium-Abscheidung
450°C beträgt.
4. Verfahren nach Anspruch 2 zur Herstellung von nie
derohmigen und kapazitätsarmen Kontakten bei Silizium-
Halbleiterbauelementen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19893908083 DE3908083A1 (de) | 1989-03-13 | 1989-03-13 | Silizium-halbleiterbauelement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19893908083 DE3908083A1 (de) | 1989-03-13 | 1989-03-13 | Silizium-halbleiterbauelement |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3908083A1 true DE3908083A1 (de) | 1990-09-20 |
Family
ID=6376209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19893908083 Withdrawn DE3908083A1 (de) | 1989-03-13 | 1989-03-13 | Silizium-halbleiterbauelement |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3908083A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0429950A2 (de) * | 1989-11-24 | 1991-06-05 | Gte Laboratories Incorporated | Sperrschicht-Feldeffekttransistor und Verfahren zu dessen Herstellung |
EP0550888A2 (de) * | 1992-01-07 | 1993-07-14 | Texas Instruments Incorporated | Herstellungsverfahren für einen monokristallinen Aluminiumleiter auf einem monokristallinen Substrat |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4613890A (en) * | 1983-05-21 | 1986-09-23 | Telefunken Electronic Gmbh | Alloyed contact for n-conducting GaAlAs-semi-conductor material |
-
1989
- 1989-03-13 DE DE19893908083 patent/DE3908083A1/de not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4613890A (en) * | 1983-05-21 | 1986-09-23 | Telefunken Electronic Gmbh | Alloyed contact for n-conducting GaAlAs-semi-conductor material |
Non-Patent Citations (6)
Title |
---|
- US-Z: HAFICH * |
- US-Z: LIAW, H.Ming * |
- US-Z: PATTEE, R.W.et al: Polyimide Film Propertiesand Selective LPCVD of Tungsten on Polyimide. In: J. Electrochem. Soc. Solid-State Science and Technology, June 1988, Bd.135, Nr.6, S.1477-1483 * |
M.J. et al: Summary Abstract: Ge/Si heterojunction Ohmic contacts formed by molecular beam epitaxy. In: J.Vac.Sci. Technol., B.4(2), Mar/Apr. 1986, S.661 * |
SEELBACH, Chris: Selective Deposition of Polycrystalline Silicon. In: Motorola Technical Developments, Vol.8, Oct. 1988,S.51 und 52 * |
US-Z: High and Low Barrier Height Schottky DevicesUsing a Single Metal. In: IBM Technical Disclsosu-re Bulletin, Bd.30, Nr.10, März 1988, S.267-269 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0429950A2 (de) * | 1989-11-24 | 1991-06-05 | Gte Laboratories Incorporated | Sperrschicht-Feldeffekttransistor und Verfahren zu dessen Herstellung |
EP0429950A3 (en) * | 1989-11-24 | 1993-08-11 | Gte Laboratories Incorporated | Junction field effect transistor and method of fabricating |
EP0550888A2 (de) * | 1992-01-07 | 1993-07-14 | Texas Instruments Incorporated | Herstellungsverfahren für einen monokristallinen Aluminiumleiter auf einem monokristallinen Substrat |
EP0550888A3 (en) * | 1992-01-07 | 1993-10-20 | Texas Instruments Inc | Method of forming a single crystal aluminum conductor on a single crystal substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3841588C2 (de) | ||
DE4010618C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
EP0005166B1 (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen | |
DE3245276A1 (de) | Verfahren zum ausbilden von submikrometer-merkmalen in halbleiterbauelementen | |
WO2000001010A2 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2618445A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
EP0005165A1 (de) | Verfahren zur Herstellung von isolierten Leitbereichen aus polykristallinem Silicium sowie entsprechend aufgebaute Halbleiteranordnungen mit Feldeffektelementen | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
EP0012220A1 (de) | Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone | |
DE2409910C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE19518133A1 (de) | Verfahren zur Herstellung einer Gateelektrode für eine Halbleitervorrichtung | |
EP1661168B1 (de) | Herstellungsverfahren für eine Integrierte Schaltungsanordnung mit Kondensator | |
DE2255171A1 (de) | Isolierschicht-feldeffekthalbleiteranordnung | |
DE3230569A1 (de) | Verfahren zur herstellung eines vertikalkanaltransistors | |
DE19900610A1 (de) | Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür | |
DE2140108A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung derselben | |
DE10334416A1 (de) | Halbleiterbaugruppe | |
DE19618866B4 (de) | Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement | |
DE4446850A1 (de) | Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung | |
DE2616857A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE3908083A1 (de) | Silizium-halbleiterbauelement | |
DE19620833C2 (de) | Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung | |
EP0005181B1 (de) | Verfahren zur Herstellung einer, Bauelemente vom Feldeffekttransistortyp enthaltenden, Halbleiteranordnung | |
DE3345040A1 (de) | Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimid | |
DE19723330A1 (de) | Verfahren zur Herstellung von Dünnschichttransistoren und Dünnschichttransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8139 | Disposal/non-payment of the annual fee |