DE3875878T2 - Mit hoher schnelligkeit betreibbares und zur implementierung als integrierter schaltkreis geeigneter flipflop. - Google Patents

Mit hoher schnelligkeit betreibbares und zur implementierung als integrierter schaltkreis geeigneter flipflop.

Info

Publication number
DE3875878T2
DE3875878T2 DE19883875878 DE3875878T DE3875878T2 DE 3875878 T2 DE3875878 T2 DE 3875878T2 DE 19883875878 DE19883875878 DE 19883875878 DE 3875878 T DE3875878 T DE 3875878T DE 3875878 T2 DE3875878 T2 DE 3875878T2
Authority
DE
Germany
Prior art keywords
master
slave
selector
resistance value
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19883875878
Other languages
English (en)
Other versions
DE3875878D1 (de
Inventor
Shigehiro Mano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62214185A external-priority patent/JPH0734536B2/ja
Priority claimed from JP62214187A external-priority patent/JP2718035B2/ja
Priority claimed from JP62214188A external-priority patent/JP2718036B2/ja
Priority claimed from JP62214186A external-priority patent/JP2681937B2/ja
Priority claimed from JP62214189A external-priority patent/JP2681938B2/ja
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE3875878D1 publication Critical patent/DE3875878D1/de
Publication of DE3875878T2 publication Critical patent/DE3875878T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

    Hintergrund der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Flipflop, das eine Master- oder erste Halteschaltung und eine Slave- oder zweite Halteschaltung und eine Selektor-Schaltung aufweist, die zur Auswahl eines Wertes aus einer Vielzahl von Eingangsdaten bzw. Eingangswerten zum Halten in den Master- und den Slave-Halteschaltungen dient. Ein solches Flipflop ist bei einer Herstellung des Flipflops gemäß der integrierten Schaltungstechnik vorzuziehen. Master/Slave-Flipflops werden z.B. in der US-A-4 289 979 beschrieben.
  • Es wird später in Verbindung mit einem herkömmlichen Flipflop des beschriebenen Tyrps ausführlicher beschrieben, daß die Master-Halteschaltung (Master-Latch-Schaltung) erste und zweite Master-Anschlüsse hat und aufweist: differenziell betreibbare erste und zweite primäre Master-Transistorschaltungen, die erste bzw. zweite Master-Knoten haben; eine Master-Widerstandsschaltung zwischen dem ersten Master-Anschluß und den ersten und zweiten Master-Knoten; differentiell betreibbare erste und zweite sekundäre Master-Transistorschaltungen zwischen den ersten und zweiten primären Master-Transistorschaltungen und dem sekundären Master-Anschluß. Die Slave-Halteschaltung (Slave-Latch-Schaltung) hat erste und zweite Slave- Anschlüsse und weist auf: differentiell betreibbare erste und zweite primäre Slave-Transistorschaltungen, die erste bzw. zweite Slave-Knoten, eine Slave-Widerstandsschaltung zwischen dem ersten Slave-Anschluß und ersten und zweiten Slave-Knoten haben; differentiell betreibbare erste und zweite sekundäre Slave-Transistorschaltungen zwischen den ersten und zweiten primären Slave-Transistorschaltungen und dem zweiten Slave- Anschluß. Die Selektor-Schaltung hat erste und zweite Selektor-Anschlüsse und weist auf: eine Vielzahl von Selektor- Transistorschaltungen, die einen gemeinsamen Knoten haben und mit dem zweiten Selektor-Anschluß verbunden sind; eine Selektor-Widerstandsschaltung zwischen dem ersten Selektor-Anschluß und dem gemeinsamen Knoten; Datensignal-Anschlüsse zum Zuführen einer Vielzahl von Eingangsdaten zu den jeweiligen Selektor-Widerstandsschaltungen.
  • Eine erste Stromversorgungsleitung ist mit den ersten Master- , Slave- und Selektor-Anschlüssen verbunden. Die Selektor- Transistorschaltungen haben individuelle Anschlüsse, die zusammen als der zweite Selektor-Anschluß bezeichnet werden. Eine zweite Stromversorgungsleitung ist mit den zweiten Master- und Slave-Anschlüssen und mit den individuellen Anschlüssen durch die jeweiligen Konstantstromquellen verbunden. Die Stromversorgungsleitungen und die Konstantstromquellen dienen deshalb zusammen als eine Anordnung, die die Master-, Slave- und Selektor-Konstantströme dazu veranlaßt, zwischen den ersten und zweiten Master-Anschlüssen durch die Master-Widerstandsschaltung und die ersten und zweiten primären und sekundären Master-Transistorschaltungen zu fließen, zwischen den ersten und zweiten Slave-Anschlüssen durch die Slave-Widerstandsschaltung und die ersten und zweiten primären und sekundären Slave-Transistorschaltungen zu fließen, sowie zwischen den ersten und zweiten Selektor-Anschlüssen durch jede der Selektor-Transistorschaltungen zu fließen.
  • Auswahlsignal-Anschlüsse sind mit den jeweiligen Selektor- Transistorschaltungen verbunden. Auswahlsignale werden den jeweiligen Auswahlsignal-Anschlüssen zugeführt, um eines der Eingangsdaten als ein ausgewähltes Datum auszuwählen und um ein Selektor-Ausgangssignal am gemeinsamen Knoten zu erzeugen.
  • Ein Taktanschluß ist mit den ersten und zweiten sekundären Master- und Slave-Transistorschaltungen verbunden. Ein Taktsignal wird dem Taktanschluß zugeführt, um ein Master-Eingangssignal an den ersten und zweiten Master-Knoten als ein Master-Ausgangssignal zu halten und um ein Slave-Eingangssignal an den ersten und zweiten Slave-Knoten als ein Slave- Ausgangssignal zu halten. Derart dient der Taktanschluß als eine Halteanordnung zum Latchen der Master- und Slave-Eingangssignale als die Master- bzw. Slave-Ausgangssignale.
  • Ein Selektor-zu-Master-Signalzuführanschluß wird zum Zuführen des Selektor-Ausgangssignals zu den ersten und zweiten primären Master-Transistorschaltungen als Master-Eingangssignal verwendet. Ein Master-zu-Slave-Signalzuführanschluß wird verwendet, um das Master-Ausgangssignal den ersten und zweiten primären Slave-Transistorschaltungen als das Slave-Eingangssignal zuzuführen.
  • Die ersten und zweiten primären Slave-Transistorschaltungen weisen einen Eingangstransistor und einen Referenztransistor auf, die differentiell betreibbar sind. Gewöhnlich ist jeder der Eingangs- und Referenztransistoren ein NPN-Transistor mit Basis-, Emitter- und Kollektor-Anschlüssen. Die Kollektoranschlüsse der Eingangs- und der Referenztransistoren sind mit den ersten und zweiten Slave-Knoten verbunden. Dem Basisanschluß des Eingangstransistors wird das Master-Ausgangssignal als das Slave-Eingangssignal zugeführt. Dem Basisanschluß des Referenztransistors wird eine Referenzspannung zugeführt. Hat das Slave-Eingangssignal einen hohen Wert bezogen auf die Referenzspannung, dann hat der Kollektoranschluß des Eingangstransistors einen niedrigen Wert bezogen auf die Referenzspannung. Dadurch hat der Eingangstransistor eine Basisspannung, die beträchtlich höher als seine Kollektorspannung ist. Als Ergebnis wird der Eingangstransistor zwangsläufig in einen gesättigten Zustand gebracht. Dies beeinflußt nachteilig den Hochgeschwindigkeits-Betrieb der Slave-Halteschaltung.
  • Diese Tatsachen gelten auch für einen Eingangstransistor, der in einem der ersten und zweiten primären Master-Transistorschaltungen verwendet wird. Der Hochgeschwindigkeits-Betrieb der Master-Halteschaltung wird ebenfalls nachteilig beeinflußt. Als eine Konsequenz daraus ist das herkömmliche Flipflop bei Hochgeschwindigkeit nicht betreibbar.
    • Überblick über die Erfindung
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Flipflop zu schaffen, das eine Master-Halteschaltung und eine Slave-Halteschaltung aufweist und in welcher die Slave-Halteschaltung mit hoher Geschwindigkeit zu betreiben ist.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Flipflop des beschriebenen Typs zu schaffen, in welchem die Master-Halteschaltung mit hoher Geschwindigkeit betreibbar ist.
  • Es ist außerdem eine weitere Aufgabe dieser Erfindung, ein bei hoher Geschwindigkeit betreibbares Flipflop zu erzeugen.
  • Weitere Aufgaben dieser Erfindung werden mit fortschreitender Beschreibung aufgezeigt.
  • Indem man das Wesentliche dieser Erfindung beschreibt, ist es möglich, ein Flipflop zu verstehen, das eine Master- und eine Slave-Halteschaltung und eine Selektor-Schaltung aufweist. Die Master-Halteschaltung weist erste und zweite Master-Anschlüsse, differenziell betreibbare erste und zweite primäre Master-Transistorschaltungen, die erste bzw. zweite Master- Knoten haben, eine Master-Widerstandsschaltung zwischen dem ersten Master-Anschluß und den ersten und zweiten Master-Knoten sowie differenziell betreibbare erste und zweite sekundäre Master-Transistorschaltungen zwischen den ersten und zweiten primären Master-Transistorschaltungen und dem zweiten Master-Anschluß auf. Die Slave-Halteschaltung weist erste und zweite Slave-Anschlüsse auf, ferner differenziell betreibbare erste und zweite primäre Slave-Transistorschaltungen, die erste bzw. zweite Slave-Knoten haben, ferner eine Slave-Widerstandsschaltung zwischen dem ersten Slave-Anschluß und den ersten und zweiten Slave-Knoten, sowie differentiell betreibbare erste und zweite sekundäre Slave-Transistorschaltungen zwischen den ersten und zweiten primären Slave-Transistorschaltungen und dem zweiten Slave-Anschluß. Die Selektor- Schaltung weist erste und zweite Selektor-Anschlüsse, eine Vielzahl von Selektor-Transistorschaltungen, die einen gemeinsamen Knoten haben und mit dem zweiten Selektor-Anschluß verbunden sind, eine Selektor-Widerstandsschaltung zwischen dem ersten Selektor-Anschluß und dem gemeinsamen Knoten, sowie eine Einrichtung zum Zuführen einer Vielzahl von Eingangsdaten zu den jeweiligen Selektor-Transistorschaltungen auf. Das Flipflop weist ferner auf: eine Einrichtung zum Veranlassen, daß Master-, Slave- und Selektor-Konstantströme zwischen den ersten und zweiten Master-Anschlüssen durch die Master-Widerstandsschaltung und die ersten und zweiten primären und sekundären Master-Transistorschaltungen, ferner zwischen den ersten und zweiten Slave-Anschlüssen durch die Slave-Widerstandsschaltung und die ersten und zweiten primären und sekundären Slave-Transistorschaltungen, sowie zwischen den ersten und zweiten Slave-Anschlüssen durch die Selektor-Widerstandsschaltung und jede der Selektor-Transistorschaltungen fließen; eine Auswahleinrichtung, die mit den Selektor-Transistorschaltungen verbunden ist, um eine der Eingangsinformationen auszuwählen, die ein Selektor-Ausgangssignal an einem gemeinsamen Knoten erzeugt; eine Selektor-zu- Master-Zuführeinrichtung, um das Selektor-Ausgangssignal den ersten und zweiten primären Master-Transistorschaltungen als ein Master-Eingangssignal zuzuführen; eine Halteeinrichtung, die mit den ersten und zweiten sekundären Master- und Slave- Transistorschaltungen verbunden ist, zum Halten des Master- Eingangssignals an den ersten und zweiten Master-Knoten als ein Master-Ausgangssignal und zum Halten eines Slave-Eingangssignals an den ersten und zweiten Slave-Knoten als ein Slave-Ausgangssignal; eine Master-zu-Slave-Zuführeinrichtung zum Zuführen des Master-Ausgangssignals zu den ersten und zweiten primären Slave-Transistorschaltungen als das Slave- Eingangssignal.
  • Gemäß der vorliegenden Erfindung wird das oben erläuterte Flipflop dadurch gekennzeichnet, daß die Master-Widerstandsschaltung erste und zweite Master-Widerstände aufweist, die mit ihren einen Enden mit den ersten bzw. zweiten Master-Knoten verbunden sind und die mit ihren anderen Enden zusammen mit dem ersten Master-Anschluß über einen gemeinsamen Master- Widerstand verbunden sind.
    • Kurzbeschreibung der Zeichnungen
  • Fig.1 ist ein Schaltungs-Diagramm eines herkömmlichen Flipflops;
  • Fig. 2 ist ein Schaltungs-Diagramm eines Flipflops gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • Fig. 3 ist ein Schaltungs-Diagramm eines Flipflops gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • Fig. 4 ist ein Schaltungs-Diagramm eines Flipflops gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
  • Fig. 5 ist ein Schaltungs-Diagramm eines Flipflops gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
  • Fig. 6 ist ein Schaltungs-Diagramm eines Flipflops gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
    • Beschreibung der Ausführungsformen
  • Bezugnehmend auf Fig.1 wird zunächst ein herkömmliches Flipflop beschrieben, um ein Verständnis der vorliegenden Erfindung zu erleichtern. Das Flipflop weist eine Master- oder erste Halteschaltung 11, eine Slave- oder zweite Halteschaltung 12 und eine Selektor-Schaltung 13 auf. Mit anderen Worten ist das Flipflop ein Master-Slave-Flipflop, das die Master- und Slave-Halteschaltungen 11 und 12 aufweist und von der Selektor-Schaltung 13 begleitet wird. Das Flipflop weist erste und zweite Stromversorgungsleitungen 16 und 17 auf, denen die jeweiligen ersten und zweiten Quellenpotentiale zugeführt werden. Im Flipflop ist jeder Transistor ein NPN-Transistor mit Basis-, Emitter- und Kollektoranschlüssen. Schaltungselemente werden dabei durch die Verwendung von "Master", Slave und "Selektor" als Kennzeichen zugeordnet, wenn sie in den Master- und den Slave-Halteschaltungen 11 und 12 und in der Selektor-Schaltung 13 verwendet werden.
  • Die Master-Halteschaltung 11 hat einen ersten Master-Anschluß, der mit der ersten Stromversorungsleitung 16 verbunden ist, und einen zweiten Master-Anschluß, der jetzt beschrieben wird. In der Master-Halteschaltung 11 weist eine erste primäre Master-Transistorschaltung einen Master-Eingangstransistor 21 und einen ersten primären Master-Transistor 22 auf. Eine zweite primäre Master-Transistorschaltung weist einen Master-Referenztransistor 23 und einen zweiten primären Master-Transistor 24 auf. Die Kollektoranschlüsse des Master-Eingangs und des ersten primären Master-Transistors 21 und 22 und der Basisanschluß des zweiten primären Master-Transistors 24 sind am ersten Master-Knoten 26 miteinander verbunden. Die Kollektoranschlüsse des Master-Referenz- und des zweiten primären Master-Transistors 23 und 24 und der Basisanschluß des ersten primären Master-Transistors 22 sind am zweiten Master-Knoten 27 miteinander verbunden. Die Emitteranschlüsse des Master-Eingangs- und des Master-Referenztransistors 21 und 23 sind an der ersten primären Master- Emitterkopplung 28 miteinander verbunden. Die Emitteranschlüsse der ersten und zweiten primären Master-Transistoren 22 und 24 sind an dem zweiten primären Master-Emitterkoppelpunkt 29 miteinander verbunden.
  • Eine erste sekundäre Master-Transistorschaltung weist einen ersten sekundären Master-Transistor 31 auf, und eine zweite sekundäre Master-Transistorschaltung weist einen zweiten sekundären Master-Transistor 32 auf. Die Kollektoranschlüsse der ersten und zweiten sekundären Master-Transistoren 31 und 32 sind mit den jeweiligen ersten und zweiten primären Master-Emitterkopplungen 28 und 29 verbunden. Die Emitteranschlüsse der ersten und zweiten sekundären Master-Transistoren 31 und 32 sind an einer einzelnen sekundären Master-Emitterkopplung 33, die als zweiter Masteranschluß dient, miteinander verbunden.
  • Eine Master-Widerstandsschaltung weist einen ersten Master- Widerstand 36 zwischen dem ersten Master-Anschluß und dem ersten Master-Knoten 26 und einen zweiten Master-Widerstand 37 zwischen dem ersten Master-Anschluß und dem zweiten Master- Knoten 27 auf. Eine Master-Konstantstromquelle 38 ist zwischen der sekundären Master-Emitterkopplung 33 und der zweiten Stromversorgungsleitung 17 angeordnet.
  • Die Slave-Halteschaltung 12 hat einen ersten Slave-Anschluß, der mit der ersten Stromversorungsleitung 16 verbunden ist. In der Slave-Halteschaltung 12 weist eine erste primäre Slave-Transistorschaltung einen Slave-Eingangstransistor 41 und einen ersten primären Slave-Transistor 42 auf. Eine zweite primäre Slave-Transistorschaltung weist einen Slave-Referenztransistor 43 und einen zweiten primären Slave-Transistor 44 auf. Die Kollektoranschlüsse des Slave-Eingangs- und des ersten primären Slave-Transistors 41 und 42 und der Basisanschluß des zweiten primären Slave-Transistors 44 sind am ersten Slave-Knoten 46 miteinander verbunden. Die Kollektoranschlüsse des Slave-Referenz- und des zweiten primären Slave- Transistors 43 und 44 und der Basisanschluß des ersten primären Slave-Transistors 42 sind am zweiten Slave-Knoten 47 miteinander verbunden. Die Emitteranschlüsse des Slave-Eingangs- und des Slave-Referenztransistors 41 und 43 sind an der ersten primären Slave-Emitterkopplung 48 miteinander verbunden. Die Emitteranschlüsse der ersten und zweiten primären Slave- Transistoren 42 und 44 sind an der zweiten primären Slave- Emitterkopplung 49 miteinander verbunden.
  • Eine erste sekundäre Slave-Transistorschaltung weist einen ersten sekundären Slave-Transistor 51 auf, und eine zweite sekundäre Slave-Transistorschaltung weist einen zweiten sekundären Slave-Transistor 52 auf. Die Kollektoranschlüsse der ersten und zweiten sekundären Slave-Transistoren 51 und 52 sind mit den jeweiligen ersten und zweiten primären Slave- Emitterkopplungen 48 und 49 verbunden. Die Emitteranschlüsse der ersten und zweiten sekundären Slave-Transistoren 51 und 52 sind an einer einzelnen sekundären Slave-Emitterkopplung 53, die als zweiter Slaveanschluß dient, miteinander verbunden.
  • Eine Slave-Widerstandsschaltung weist einen ersten Slave-Widerstand 56 zwischen dem ersten Slave-Anschluß und dem ersten Slave-Knoten 46 und einen zweiten Slave-Widerstand 57 zwischen dem ersten Slave-Anschluß und dem zweiten Slave-Knoten 47 auf. Eine Slave-Konstantstromquelle 58 ist zwischen der sekundären Slave-Emitterkopplung 53 und der zweiten Stromversorgungsleitung 17 eingefügt.
  • Auf eine Weise, die mit fortschreitender Beschreibung klar werden wird, erzeugt die Selektor-Schaltung 13 ein Selektor- Ausgangssignal oder einen Datenwert D, das zwischen einem hohen und einem niedrigen Logikniveau wechseln kann und dem Basisanschluß des Master-Eingangstransistors 21 als ein Master- Eingangssignal zugeführt wird. Die Master-Halteschaltung 11 hält das Master-Eingangssignal an den ersten und zweiten Master-Knoten 26 und 27 aufrecht. Im dargestellten Beispiel erzeugt die Master-Halteschaltung 11 ein Master-Ausgangssignal Dm, welches das am zweiten Master-Knoten 27 gehaltene Master- Eingangssignal ist, und welches dem Basisanschluß des Slave- Eingangstransistors 41 als ein Slave-Eingangssignal zugeführt wird. Insoweit die Master- und Slave-Eingangssignale die Selektor- und Master-Ausgangssignale D und Dm wie dastehend sind, werden die Master- und Slave-Eingangssignale durch D und Dm bezeichnet. Die Slave-Halteschaltung 12 hält das Slave-Eingangssignal Dm an den ersten und zweiten Slave-Knoten 46 und 47. Im dargestellten Beispiel erzeugt die Slave- Halteschaltung 12 ein Slave-Ausgangssignal Ds, welches das am zweiten Slave-Knoten 47 gehaltene Slave-Eingangssignal Dm ist. Jedes der Master- oder Slave-Ausgangssignale Dm bzw. Ds hat entweder ein hohes oder ein niedriges Logikniveau.
  • Im Allgemeinen ist ein Taktsignal X notwendig, um ein Flipflop in Betrieb zu setzen. Das Taktsignal X hat einen hohen und einen niedrigen Wert und wechselt zwischen den hohen und niedrigen Werten mit einer Taktperiode. Für das dargestellte Flipflop wird ein Taktsignal X einem Taktanschluß 59, der mit den Basisanschlüssen der ersten sekundären Master- und der zweiten sekundären Slave-Transistoren 31 und 52 verbunden ist, zugeführt. Eine erste Referenzspannung Vr1 hat einen Gleichspannungswert, der gleich einem Mittelwert zwischen den hohen und niedrigen Werten des Taktsignals X ist. Die erste Referenzspannung Vr1 wird einem ersten Referenzspannungsanschluß 61, der mit den Basisanschlüssen der zweiten sekundären Master- und der ersten sekundären Slave-Transistoren 32 und 51 verbunden ist, zugeführt. Eine zweite Referenzspannung Vr2 hat einen Gleichspannungswert, der gleich ist einem Mittelpunktwert zwischen den hohen und nierigen Logikwerten der Master- und Slave-Eingangssignale D und Dm. Die zweite Referenzspannung Vr2 wird einem zweiten Referenzspannungsanschluß 62, der mit den Basisanschlüssen der Master-Referenz- und Slave-Referenz-Transistoren 23 und 43 verbunden ist, zugeführt.
  • Die ersten und zweiten primären Master-Transistorschaltungen sind differenzmäßig betreibbar. Dies wird auf die ersten und zweiten sekundären Master-Transistorschaltungen, auf die ersten und zweiten primären Slave-Transistorschaltungen und auf die ersten und zweiten sekundären Slave-Transistorschaltungen angewendet. In der Master-Halteschaltung 11 wird das Master- Eingangssignal D an dem Master-Knoten 26 und 27 gelatched, wenn das Taktsignal X zum ersten Mal nach der Zuführung des Master-Eingangssignals D zur Master-Halteschaltung 11 vom hohen Wert zum niedrigen Wert abfällt. Das Master-Ausgangssignal Dm ist auf das Master-Eingangssignal D gemäß der positiven Logik bezogen. An den Slave-Knoten 46 und 47 wird das Slave-Eingangssignal Dm gehalten, wenn das Taktsignal X zum ersten Mal nach der Zuführung des Slave-Eingangssignals Dm zur Slave-Halterschaltung 12 vom niedrigen Wert zum hohen Wert hin ansteigt. Das Slave-Ausgangssignal Ds ist auf das Slave-Eingangssignal Dm gemäß der positiven Logik bezogen. Übrigens wird das Master-Eingangssignal D am ersten Master- Knoten 26 gemäß der negativen Logik in Bezug auf das Master- Eingangssignal D gehalten. Das Slave-Eingangssignal Dm wird am ersten Slave-Knoten 46 gemäß der negativen Logik in Bezug auf das Slave-Eingangssignal Dm gehalten.
  • Jede der Master- und Slave-Halteschaltungen 11 und 12 ist eine zweistufige emittergekoppelte Logikschaltung. Genauer gesagt hat die Master-Halteschaltung 11 zwei Emitterkopplungen 28 und 33 oder 29 und 33 in Serie zwischen den ersten und zweiten Master-Anschlüssen. Ähnlich hat die Slave-Halteschaltung 12 zwei Emitterkopplungen 48 und 53 oder 49 und 53 in Serie zwischen den ersten und zweiten Slave-Anschlüssen und ist eine weitere zweistufige emittergekoppelte Logikschaltung. "Emittergekoppelte Logik" ("Emitter-coupled logic") wird oft als ECL abgekürzt.
  • Das Flipflop dient zum Halten einer Vielzahl von Eingangsdaten bzw. Eingangswerten, und zwar selektiv von einem Wert zu einer Zeit. Die Selektor-Schaltung 13 dient zur Auswahl eines der Eingangswerte zu einem Zeitpunkt als ein selektierter Datenwert, um den selektierten Wert als das oben erwähnte Selektor-Ausgangssignal oder den Wert D zu erzeugen. Das Flipflop dient deshalb zum Halten des selektierten Wertes in den Master- und Slave-Halteschaltungen 11 und 12, um die Master- und Slave-Ausgangssignal Dm und Ds zu erzeugen. In der Praxis weist die Slave-Halteschaltung 12 einen Emitterfolger zur Erzeugung des Slave-Ausgangssignals Ds als ein Flipflop- Ausgangssignal D(0) auf. Der Emitterfolger weist einen Emitterfolger-NPN-Transistor 63 auf, der einen mit dem Slave-Ausgangssignal Ds gespeisten Basisanschluß hat, ferner einen direkt mit der ersten Stromversorgungsleitung 16 verbundenen Kollektoranschluß, sowie einen Emitteranschluß, der über einen Emitterfolger-Widerstand 64 mit der zweiten Stromversorgungsleitung 17 verbunden ist. Das Flipflop-Ausgangssignal D(0) wird an einem Verbindungspunkt zwischen dem Emitteranschluß des Emitterfolger-NPN-Transistors 63 und dem Emitterfolger-Widerstand 64 erhalten.
  • Die Selektor-Schaltung 13 hat einen ersten mit der Stromversorgungsleitung 16 verbundenen Selektor-Anschluß und einen zweiten Selektor-Anschluß, der kurz beschrieben wird. Die Selektor-Schaltung 13 weist eine Vielzahl von Selektor-Transistorschaltungen, die in der Anzahl gleich den Eingangsdaten sind und einen gemeinsamen Knoten 65 haben, und einzelne Anschlüsse, die zusammen als zweiter Selektor-Anschluß dienen, auf. Eine Vielzahl von Auswahlsignalen, die mit den jeweiligen Eingangsdaten korrespondieren, dienen dazu, die Selektor- Schaltung 13 zu veranlassen, den ausgewählten Datenwert auszuwählen. Jedes Auswahlsignal hat einen hohen und einen niedrigen Wert. Bei der dargestellten Selektor-Schaltung 13 wird der niedrige Wert einem einzigen der Auswahlsignale in Übereinstimmung mit einem der Eingangswerte, der als der selektierte Wert ausgewählt werden soll, gegeben. Den anderen Auswahlsignalen wird der hohe Wert zugeordnet. Die Selektor- Transistorschaltungen sind deshalb ausschließlich betreibbar. Jede Selektor-Transistorschaltung ist eine einstufige emittergekoppelte Logikschaltung und dient als eine Gatterschaltung.
  • Im dargestellten Beispiel werden zwei gleiche Selektor-Transistorschaltungen verwendet, die aus ersten und zweiten Selektor-Transistorschaltungen bestehen. Es wird jetzt vorausgesetzt, daß das Taktsignal X, die Eingangsdaten und die Auswahlsignale gemeinsam die hohen und niedrigen Wert haben.
  • Die erste Selektor-Transistorschaltung weist einen ersten Eingangstransistor 66, einen ersten Selektions-Transistor 67 und einen ersten Referenztransistor 68 auf, die alle ihre Emitteranschlüsse an einer ersten Selektor-Emitterkopplung 69 miteinander verbunden haben. Die Kollektoranschlüsse der ersten Eingangs- und Selektions-Transistoren 66 und 67 sind an einer ersten Kollektorkopplung 71, die direkt mit der ersten Stromversorgungsleitung 16 verbunden ist, miteinander verbunden. Der Kollektoranschluß des ersten Referenztransistors 68 ist mit dem gemeinsamen Knoten 65 verbunden. Die Emitterkopplung 69 dient als einer der individuellen Anschlüsse, die die erste Selektor-Transistorschaltung hat. Die erste Selektor- Transistorschaltung ist deshalb mit dem zweiten Selektor-Anschluß verbunden.
  • Dem Basisanschluß des ersten Eingangstransistors 66 wird ein erster Eingangsdatenwert D1 durch einen ersten Dateneingangs- Anschluß 72 zugeführt, auf den sich im folgenden kurz als einen ersten Datenanschluß 72 bezogen wird. Dem Basisanschluß des ersten Selektions-Transistors 67 wird ein erstes Auswahlsignal S1 durch einen ersten Auswahlsignal-Anschluß 73, der im folgenden kurz ein erster Auswahlanschluß 73 genannt wird, zugeführt. Dem Basisanschluß des ersten Referenztransistors 68 wird die erste Referenzspannung Vr1 über einen ersten Referenzspannungs-Anschluß 61 zugeführt. Eine erste Selektor- Konstantstromquelle 74 ist zwischen der ersten Selektor-Emitterkopplung 69 und der zweiten Stromversorgungsleitung 17 angeordnet.
  • Die zweite Selektor-Transistorschaltung weist einen zweiten Eingangstransistor 76, einen zweiten Selektions-Transistor 77 und einen zweiten Referenztransistor 78 auf, die alle ihre Emitteranschlüsse an einer zweiten Selektor-Emitterkopplung 79 miteinander verbunden haben. Wie in der ersten Selektor- Transistorschaltung sind die Kollektoranschlüsse der zweiten Eingangs- und Selektions-Transistoren 76 bzw. 77 an einer zweiten Kollektorkopplung 81, die direkt mit der ersten Stromversorgungsleitung 16 verbunden ist, miteinander verbunden. Der Kollektoranschluß des zweiten Referenztransistors 78 ist mit dem gemeinsamen Knoten 65 verbunden. Dem Basisanschluß des zweiten Eingangstransistors 76 wird ein zweiter Eingangsdatenwert D2 über einen zweiten Datenanschluß 82 zugeführt. Dem Basisanschluß des zweiten Selektions-Transistors 77 wird ein zweites Auswahlsignal S2 über einen zweiten Auswahlanschluß 83 zugeführt. Dem Basisanschluß des zweiten Referenztransistors 78 wird die ersten Referenzspannung Vr1 zugeführt. Eine zweite Selektor-Konstantstromquelle 84 ist zwischen der zweiten Selektor-Emitterkopplung 79 und der zweiten Stromversorgungsleitung 17 angeordnet.
  • Eine Selektor-Widerstandsschaltung ist zwischen dem ersten Selektor-Anschluß und den Selektor-Transistorschaltungen verbunden. In der dargestellten Selektor-Schaltung 13 weist die Selektor-Widerstandsschaltung einen einzelnen Selektor-Widerstand 85 zwischen der ersten Stromversorgungsleitung 16 und dem gemeinsamen Knoten 65 auf. Übrigens erzeugen die Selektor-Konstantstromquellen, wie etwa 74 und 84, Selektor-Konstantströme, die einen gemeinsamen Selektor-Konstantstromwert haben.
  • Im herkömmlichen Flipflop haben die Master-, die Slave- und die Selektor-Ausgangssignale Dm, Ds bzw D den hohen und den niedrigen Logikwert gemeinsam. Die Aufmerksamkeit soll auf die Slave-Halteschaltung 12 gerichtet werden. Wenn das Slave- Eingangssignal Dm über die zweite Referenzspannung Vr2 hinaus zum hohen Logikwert wächst, werden die Slave-Eingangs- und die Slave-Referenztransistoren 41 und 43 in den Ein- bzw. Aus-Zustand geschaltet. Dem ersten Slave-Knoten 46 ist der niedrige Logikwert und dem zweiten Slave-Knoten 47 der hohe Logikwert zugeordnet. Unter diesen Umständen hat der Slave- Eingangstransistor 41 ein durch die hohe Logikspannung des Slave-Eingangssignals Dm gegebenes Basispotential und ein Kollektorpotential, das gleich dem niedrigen Logikwert ist, der dem Slave-Ausgangssignal Ds zugeteilt wird. Der Slave- Eingangstransistor 41 wird deshalb in einen gesättigten Zustand gebracht, um der Slave-Halteschaltung eine lange Signal-Laufzeitverzögerung zu verleihen. Mit anderen Worten ist die Slave-Halteschaltung 12 bei Hochgeschwindigkeit nicht betreibbar.
  • Unter bezug auf Fig. 2 wird die Beschreibung mit einem Flipflop gemäß der ersten Ausführungsform der vorliegenden Erfindung fortgesetzt. Das Flipflop weist ähnliche Bauteile auf, die mit den gleichen Bezugsnummern versehen sind und die mit ähnlich benannten und bezeichneten Signalen betreibbar sind.
  • Es wird in Verbindung mit der Master-Halteschaltung 11 darauf aufmerksam gemacht, daß Enden der ersten und zweiten Master- Widerstände 36 und 37 nicht direkt mit der Stromversorgungsleitung 16 verbunden haben, sondern daß sie zusammen und indirekt mit der Stromversorgungsleitung 16 über einen gemeinsamen Master-Widerstand 86 verbunden sind. Wie bereits vorher dargestellt wurde, weist die Master-Widerstandsschaltung die ersten und zweiten Master-Widerstände 36 und 37 auf, deren eine Enden mit den ersten bzw. zweiten Master-Knoten 26 und 27 verbunden sind, und deren andere Enden gemeinsam mit dem ersten Master-Anschluß über den gemeinsamen Master-Widerstand 86 verbunden sind. Bezüglich des weiteren Aufbaus unterscheidet sich das Flipflop im Aufbau nicht von einem herkömmlichen. Der Betrieb wird jetzt etwas detailgenauer beschrieben.
  • Für die Selektor-Schaltung 13 wird angenommen, daß alleine dem ersten Auswahlsignal S1 der niedrige Wert und den anderen Auswahlsignalen, wie etwa dem zweiten Auswahlsignal S2, der hohe Wert zugeordnet wird. In diesem Fall wird nur einer der Referenztransistoren, wie etwa 68 oder 78, ein und aus geschaltet, während der andere Referenztransistor oder die anderen Referenztransistoren auf eine Weise ausgeschaltet bleiben, die sogleich verständlich wird.
  • Dieser einzige Referenztransistor wird ein und aus geschaltet durch einen der Eingangsdatenwerte, der durch das Niedrig- Wert-Auswahlsignal als der selektierte Datenwert ausgewählt wird. Der Selektor-Widerstand 85 ist nur mit den Referenztransistoren, wie etwa 68 oder 78, in der Selektor-Schaltung 13 verbunden. Als Folge davon fließt der Selektor-Konstantstrom nicht durch den Selektor-Widerstand 85, wenn sich dieser einzige Referenztransistor in einem Aus-Zustand befindet. Wird dieser einzige Referenztransistor in einen Ein-Zustand gebracht, dann fließt der Selektor-Konstantstrom von der ersten Stromversorgungsleitung 16 zur zweiten Stromversorgungsleitung 17 durch den Selektor-Widerstand 85, durch diesen einzigen Referenztransistor und durch eine der Selektor-Konstantstromquellen, wie etwas 74 oder 84, die zwischen diesem einzigen Referenztransistor und der zweiten Stromversorungen 17 angeordnet ist.
  • Dem Basisanschluß des ersten Auswahltransistors 67 wird ein niedrigerer Wert zugeordnet als dem Basisanschluß des ersten Referenztransistors 68. Wäre der erste Eingangstransistor 66 nicht in der ersten Selektor-Transistorschaltung enthalten, würde der erste Referenztransistor 68 im Aus-Zustand gehalten werden. Der erste Rerenenz-Transistor 68 wird jedoch in den vom ersten Eingangsdatenwert D1 abhängigen Ein- oder Aus-Zustand gesetzt. Hat der erste Eingangsdatenwert D1 den hohen Wert, wird der erste Referenztransistor 68 in den Aus-Zustand und der erste Eingangstransistor 66 in den Ein-Zustand gesetzt. Hat der erste Eingangsdatenwert D1 den niedrigen Wert, wird der erste Referenztransistor 68 in den Ein-Zustand und der erste Eingangstransistor 66 in den Aus-Zustand gesetzt. In jedem Fall wird der erste Auswahltransistor 67 im Aus-Zustand gehalten. Der Selektor-Konstantstrom fließt deshalb durch den ersten Eingangstransistor 66 bzw. durch den Selektor-Widerstand 85 und den ersten Referenztransistor 68, wenn der erste Eingangsdatenwert den hohen bzw. den niedrigen Werte hat.
  • Da dem Basisanschluß des zweiten Selektions-Transistors 77 ein höherer Wert als dem Basisanschluß des zweiten Referenztransistors 78 zugeordnet wird, wird der zweite Selektions- Transistor 77 eingeschaltet und der zweite Referenztransistor 78 ausgeschaltet. Der Selektor-Konstantstrom fließt durch den zweiten Auswahltransistor 77. Unabhängig von den hohen und niedrigen Werten des zweiten Eingangsdatenwertes D2 fließt kein Strom durch den Selektor-Widerstand 85 und den zweiten Referenztransistor 78.
  • Hat der erste Eingangsdatenwert D1 den hohen Wert, fließt kein Strom durch den Selektor-Widerstand 85 und keinen der ersten und zweiten Referenztransistoren 68 und 78. Dem gemeinsamen Knoten 65 wird ein höherer Logikwert zugeordnet. Hat der erste Eingangsdatenwert D1 den niedrigen Wert, fließt der Selektor-Konstantstrom von der ersten Stromversorgungsleitung 16 nur bis zur ersten Selektor-Konstantstromquelle 74 durch den Selektor-Widerstand 85 und den ersten Referenztransistor 68. Dem gemeinsamen Knoten 65 wird ein niedrigerer Logikwert zugeordnet. Das Selektor-Ausgangssignal oder der Selektor-Ausgangsdatenwert D erscheint deshalb am gemeinsamen Knoten 65 gemäß der positiven Logik bezogen auf den ersten Eingangsdatenwert D1.
  • Die Aufmerksamkeit wird jetzt der Master-Halteschaltung 11 zugewendet. Es wird zuerst angenommen, daß das Taktsignal X zu einem bestimmten Zeitpunkt den hohen Wert hat. Dem Basisanschluß des ersten sekundären Master-Transistors 31 wird ein höherer Wert als dem Basisanschluß des zweiten sekundären Master-Transistor 32 gegeben. Der erste sekundäre Master-Transistor 31 wird in den Ein-Zustand gesetzt. Deshalb fließt ein Master-Konstantstrom durch den ersten sekundären Master-Transistor 31 von der ersten primären Emitter-Kopplung 28 zur Master-Konstantstromquelle 48 mit einem Master-Konstantstromwert. Der zweite sekundäre Master-Transistor 32 wird in den Aus-Zustand gesetzt. Deshalb fließt kein Strom von der zweiten primären Master-Emitterkopplung 29 zur Master-Konstantstromquelle 48. Die erste primäre Master-Emitterkopplung 28 ist in einem Strompfad und die zweite primäre Master-Emitterkopplung liegt nicht in einem Strompfad.
  • Hat das Master-Eingangssignal D den hohen Logikwert, wird dem Basisanschluß des Master-Eingangstransistors 21 ein höherer Wert zugeordnet als dem Basisanschluß des Master-Referenztransistors 23. Der Master-Eingangstransistor 21 wird in den Ein-Zustand und der Master-Referenztransistor 23 in den Aus- Zustand gesetzt. Deshalb fließt der Master-Konstantstrom von der ersten Stromversorgungsleitung 16 zur ersten primären Master-Emitterkopplung 28, und zwar in Folge durch den gemeinsamen Master-Widerstand 86, den ersten Master-Widerstand 36 und den Master-Eingangstransistor 21. Kein Strom fließt durch den zweiten Master-Widerstand 37 und den Master-Referenztransistor 23. Als Ergebnis wird dem ersten Master-Knoten 26 ein niedrigerer Master-Logikwert und dem zweiten Master-Knoten 27 einen höherer Master-Logikwert zugeordnet.
  • Da dem Basisanschluß des ersten primären Master-Transistors 22 der höhere Master-Logikwert zugeordnet wird, wird der erste primäre Master-Transistor 22 in den Ein-Zustand gesetzt. Der Master-Konstantstrom würde deshalb auch durch den ersten primären Master-Transistor 22 zur zweiten primären Master- Emitterkopplung 29 fließen. In der Praxis jedoch fließt kein Strom durch den ersten primären Master-Transistor 22, weil die zweite primäre Master-Emitterkopplung 29 unter diesen Bedingungen nicht auf dem Strompfad liegt. Indem der niedrigere Master-Logikwert dem Basisanschluß zugeordnet wird, wird der zweite primäre Master-Transistor 24 in den Aus-Zustand gesetzt. Als Ergebnis fließt kein Strom durch die ersten und zweiten primären Master-Transistoren 22 und 24.
  • Es wird jetzt angenommen, daß das Taktsignal X vom hohen Wert zum niedrigen Wertniveau abfällt. Der Master-Konstantstrom wird vom ersten sekundären Master-Transistor 31 zum zweiten sekundären Master-Transistor 32 geschaltet, um von der zweiten primären Master-Emitterkopplung 29 zur Master-Konstantstromquelle 48 mit dem Master-Konstantstromwert zu fließen. Die erste primäre Master-Emitterkopplung 28 wird aus dem Stromweg genommen. Dagegen wird die zweite primäre Master- Emitterkopplung 29 in den Stromweg gebracht.
  • Hat das Master-Eingangssignal D den hohen Logikwert, befindet sich der erste primäre Master-Transistor 22 wie zuvor im Ein- Zustand. Der zweite primäre Master-Transistor 24 wird im Aus- Zustand gehalten. Da die zweite primäre Master-Emitterkopplung 29 jetzt in den Stromweg gebracht wird, fließt der Master-Konstantstrom von der ersten Stromversorgungsleitung 16 zur zweiten primären Master-Emitterkopplung 29, und zwar in Folge durch den gemeinsamen Master-Widerstand 86, den ersten Master-Widerstand 36 und den ersten primären Master-Transistor 22. Kein Strom fließt durch den zweiten Master-Widerstand 37 und weder durch den Master-Referenztransistor 23 noch durch den zweiten primären Master-Transistor 24. Als Ergebnis wird das Master-Eingangssignal D an den ersten und zweiten Master-Knoten 26 bzw. 27 als erstes bzw. zweites Master-Haltesignal gehalten, wenn das Taktsignal X abfällt.
  • Es wird wieder angenommen, daß das Taktsignal X den hohen Wert hat. Wie zuvor befindet sich die erste primäre Master- Emitterkopplung 28 im Stromweg. Die zweite primäre Master- Emitterkopplung 29 befindet sich nicht darin.
  • Hat das Master-Eingangssignal D den niedrigen Logikwert, wird der Master-Eingangstransistor 21 in den Aus-Zustand und der Master-Referenztransistor 23 in den Ein-Zustand gesetzt. Der Master-Konstantstrom fließt deshalb von der ersten Stromversorgungsleitung 16 zur ersten primären Master-Emitterkopplung 28, und zwar in Folge durch den gemeinsamen Master-Widerstand 86, den zweiten Master-Widerstand 37 und den Master-Referenztransistor 23. Kein Strom fließt duch den ersten Master-Widerstand 36 und den Master-Eingangstransistor 21. Als Ergebnis wird dem ersten Master-Knoten 26 der niedrigere Master- Logikwert und dem zweiten Master-Knoten 27 der höhere Master- Logikwert gegeben. Da sich die zweite primäre Master-Emitterkopplung 29 nicht auf dem Stromweg befindet, fließt kein Strom durch die ersten und zweiten primären Master-Transistoren 22 und 24.
  • Es wird ein weiteres Mal angenommen, daß das Taktsignal X abfällt. Die erste primäre Master-Emitterkopplung 28 wird aus dem Stromweg genommen. Dagegen wird die zweite primäre Master-Emitterkopplung in den Stromweg gelegt.
  • Hat das Master-Eingangssignal D den niedrigen Logikwert, fließt der Master-Konstantstrom von der ersten Stromversorgungsleitung 16 zur zweiten primären Master-Emitterkopplung 29, und zwar in Folge durch den gemeinsamen Master-Widerstand 86, den zweiten Master-Widerstand 37 und den zweiten primären Master-Transistor 24. Kein Strom fließt durch den ersten Master-Widerstand 36 und weder durch den Master-Eingangstransistor 21 noch durch den ersten primären Master-Transistor 22. Als Ergebnis wird das Master-Eingangssignal D an den ersten und zweiten Master-Knoten 26 und 27 als erstes bzw. zweites master-gehaltenes Signal gehalten, wenn das Taktsignal X abfällt.
  • Es ist jetzt verständlich, daß das erste master-gehaltene Signal die niedrigeren und höheren Master-Logikwerte hat, die auf das Master-Eingangssignal D gemäß der negativen Logik bezogen sind. Das zweite master-gehaltene Signal hat die höheren und niedrigeren Master-Logikwert, die auf das Master-Eingangssignal D gemäß der positiven Logik bezogen sind. Übrigens fließt der Master-Konstantstrom zu einem Zeitpunkt nur durch eine der ersten und zweiten primären Master-Transistorschaltungen und nur durch eine der ersten und zweiten sekundären Master-Transistorschaltungen. Es ist jedoch verständlich, daß der Master-Konstantstrom durch die ersten und zweiten primären und sekundären Master-Transistorschaltungen fließt, wenn wenigsten eine Taktperiode zur Betrachtung herangezogen wird.
  • Die Slave-Halteschaltung 12 ist im Aufbau ähnlich der Master- Halteschaltung 11. Ein Slave-Konstantstrom fließt von der ersten Stromversorgungsleitung 16 zur zweiten Stromversorgungsleitung 17 mit einem Slave-Konstantstromwert. Es wird angenommen, daß das Taktsignal X den niedrigen Wert hat. Hat das Slave-Eingangssignal Dm den höheren Master-Logikwert, fließt der Slave-Konstantstrom in Folge durch den ersten Slave-Widerstand 56, den Slave-Eingangstransistor 41, den ersten sekundären Slave-Transistor 51 und die Slave-Konstantstromquelle 58. Hat das Slave-Eingangssignal Dm den niedrigeren Master-Logikwert, fließt der Slave-Konstantstrom in Folge durch den zweiten Slave-Widerstand 57, den Slave-Referenztransistor 43, den ersten sekundären Slave-Transistor 51 und die Slave- Konstantstromquelle 58.
  • In diesem Zusammenhang sollte es verständlich werden, daß die erste primäre Slave-Emitterkopplung 48 mit dem ersten sekundären Slave-Transistor 51 verbunden ist, dem die erste Referenzspannung Vr1, aber nicht das Taktsignal X zugeführt wird. Die zweite primäre Slave-Emitterkopplung 49 wird vom zweiten sekundären Slave-Transistor 52 gesteuert, dem nicht die erste Referenzspannung Vr1, sondern das Taktsignal X zugeführt wird. Das Slave-Eingangssignal Dm wird daher an den ersten und zweiten Slave-Knoten 46 und 47 als erste bzw. zweite slave-gehaltene Signale gelatcht, wenn das Taktsignal X vom niedrigen Wert zum hohen Wert hin ansteigt
  • Beim Differenzbetrieb sollten die ersten und zweiten Slave- Widerstände 56 und 57 einen gemeinsamen Slave-Widerstandswert Rs haben, und die ersten und zweiten Master-Widerstände 36 und 37 sollten einen gemeinsamen Master-Widerstandswert Rm haben. Die Slave-, Master- und Selektor-Konstantströme können einen gemeinsamen Flipflop-Konstantstromwert I haben. Unter diesen Bedingungen hat jedes der ersten und zweiten slave-gehaltenen Signale einen höheren Slave-Logikwert und einen niedrigeren Slave-Logikwert, die im wesentlichen gleich der ersten Quellenspannung selbst und dem ersten Quellenpotential abzüglich einem Slave-Spannungsabfall RsI sind. Hat der gemeinsame Master-Widerstand 86 einen vorgegebenen Master-Widerstandswert Rpm, ist der höhere Master-Logikwert im wesentlichen gleich der ersten Quellenspannung abzüglich einem kleineren Master-Spannungsabfall RpmI, und der niedrigere Master-Logikwert ist im wesentlichen gleich der ersten Quellenspannung abzüglich einem größeren Master-Spannungsabfall (Rpm + Rm)I. Der höhere Master-Logikwert wird zum niedrigeren Master- oder Slave-Logikwert hin durch eine Master-Wertverschiebung verschoben, die gleich dem kleineren Master-Spannungsabfall RpmI ist.
  • Im herkömmlichen Flipflop hat das Master-Ausgangssignal Dm einen herkömmlich höheren Logikwert, der im wesentlichen gleich der ersten Quellenspannung ist. Der Slave-Eingangstransistor 41 hat deshalb ein Basispotential und ein Kollektorpotential, die im wesentlichen gleich dem ersten Quellenpotential selbst und dem ersten Quellenpotential weniger des Slave-Spannungsabfalls RsI sind. Das Basispotential ist um einiges höher als das Kollektorpotential.
  • Im Gegensatz dazu ist das Basispotential in Fig. 2 im wesentlichen gleich der ersten Quellenspannung weniger des kleineren Master-Spannungsabfalls RpmI. Die Kollektorspannung ist im wesentlichen gleich der ersten Quellenspannung weniger des Slave-Spannungsabfalls RsI. Die Basisspannung ist daher nicht so hoch, um den Slave-Eingangstransistor 41 in einen gesättigten Zustand zu bringen. Dies vermeidet eine unerwünschte Sättingung des Slave-Eingangstransistors 41. Die Slave-Halteschaltung 12 ist mit hoher Geschwindigkeit betreibbar.
  • Zwischen den höheren und niedrigeren Slave-Logikwerten hat das Slave-Ausgangssignal Ds eine Slave-Logikamplitude, die im wesentlichen gleich ist dem Slave-Spannungsabfalls RsI. Das Master-Ausgangssignal Dm hat eine Master-Logikamplitude, die im wesentlichen gleich ist der Master-Potentialdifferenz RmI zwischen den kleineren und größeren Master-Spannungsabfällen. Es ist jetzt möglich, das Master-Ausgangssignal Dm zu veranlassen, eine kleinere Logikamplitude als das Slave-Ausgangssignal Ds anzunehmen, indem man den gemeinsamen Master-Widerstandswert Rm verwendet, der kleiner ist als der gemeinsame Slave-Widerstandswert Rs.
  • Es wird vorgezogen, die zweite Referenzspannung Vr2 gemeinsam in den Master- und Slave-Halteschaltungen 11 und 12 zu verwenden. Zu diesem Zweck sollte die Master-Logikamplitude im wesentlichen gleich der Slave-Logikamplitude weniger der Master-Wertverschiebung RpmI sein. Vorzugsweise sollte die Master-Logikamplitude die Hälfte der Slave-Logikamplitude sein. Mit anderen Worten sollte der gemeinsame Master-Widerstandswert Rm halb so groß wie der gemeinsame Slave-Widerstandswert Rs sein. Der vorbestimmte Master-Widerstandswert Rpm sollte halb so groß wie der gemeinsame Master-Widerstandswert Rm sein.
  • Übrigens ist der gemeinsame Selektor-Konstantstromwert gewöhnlich gleich dem gemeinsamen Flipflop-Konstantstromwert I. In diesem Fall wird es vorgezogen, daß der Selektor-Widerstand 85 einen Selektor-Widerstandswert haben sollte, der im wesentlichen gleich dem gemeinsamen Slave-Widerstandswert Rs ist. Der höhere Selektor-Logikwert ist gleich der ersten Quellenspannung. Der niedrigere Selektor-Logikwert ist im wesentlichen gleich der ersten Quellenspannung abzüglich einem Selektor-Spannungsabfall, der gleich dem Slave-Spannungsabfall RsI ist.
  • Im herkömmlichen Flipflop hat der Master-Eingangstransistor 21 eine Basisspannung und eine Kollektorspannung, die im wesentlichen gleich sind der ersten Quellenspannung selbst bzw. der ersten Quellenspannung abzüglich des Selektor-Spannungsabfalls RsI. Wie in der Slave-Halteschaltung 12 ist die Basisspannung des Master-Eingangstransistors 21 um einiges höher als seine Kollektorspannung.
  • Im Gegensatz dazu ist die Basisspannung in der in Verbindung mit Fig. 2 beschriebenen Master-Halteschaltung 11 im wesentlichen gleich der ersten Quellenspannung, wenn das Selektor- Ausgangssignal D dem Basisanschluß des Master-Eingangstransistors 21 mit dem höheren Selektor-Logikwert zugeführt wird. In diesem Fall ist die Kollektorspannung im wesentlichen gleich der ersten Quellenspannung weniger des größeren Master-Spannungsabfalls (Rpm + Rm)I, der kleiner ist als der Selektor-Spannungsabfall RsI. Die Basisspannung ist daher nicht so hoch, um den Master-Eingangstransistor 21 in einen gesättigten Zustand zu bringen. Dies vermeidet eine unerwünschte Sättigung des Master-Eingangstransistors 21. Die Master-Halteschaltung 11 ist mit hoher Geschwindigkeit betreibbar. Insgesamt ist das Flipflop mit hoher Geschwindigkeit betreibbar.
  • Indem wir uns jetzt Fig. 3 zuwenden, wird die Beschreibung ihre Aufmerksamkeit auf ein Flipflop gemäß der zweiten Ausführungsform dieser Erfindung richten. Das Flipflop weist ähnliche Bauteile, die mit den gleichen Bezugsnummern versehen sind und die mit ähnlich benannten und bezeichneten Signalen betreibbar sind, auf.
  • Die zweite Referenzspannung Vr2 wird nur in der Master-Halteschaltung 11 verwendet. Wie im herkömmlichen Flipflop und wie im mit Bezug auf Fig. 2 dargestellten Flipflop wird das zweite Master-Haltesignal dem Basisanschluß des Slave-Eingangstransistors 41 als das Slave-Eingangssignal Dm zugeführt. Anstelle der zweiten Referenzspannung Vr2 wird das erste master-gehaltene Signal dem Basisanschluß des Slave-Referenztransistors 43 als eine Referenz für das Slave-Eingangssignal Dm zugeführt. Mit anderen Worten werden die ersten und zweiten master-gehaltenen Signale dem einen und dem anderen der ersten und der zweiten primären Slave-Transistorschaltungen als Slave-Eingangssignal Dm und die Referenz dafür zugeführt. Derart werden die ersten und zweiten master-gehaltenen Signale als ein Paar symmetrischer Eingangssignale der Slave-Halteschaltung 12 verwendet. Wie bei der Master-Halteschaltung 11 wird das Selektor-Ausgangssignal D einem der ersten und zweiten primären Master-Transistorschaltungen zugeführt, wie in der oben in Zusammenhang mit Fig. 1 oder 2 beschriebenen Master-Halteschaltung 11.
  • Auf die vorher beschriebene Art hat das Master-Ausgangssignal Dm im dargestellten Flipflop eine kleinere Logikamplitude als im herkömmlichen Flipflop. Zum Beispiel beträgt die Logikamplitude nur die Hälfte der herkömmlichen Amplitude. Im auf Fig. 2 bezogenen, dargestellten Flipflop beeinflußt die Verwendung des Slave-Eingangssignals Dm dieser kleinen Logikamplitude nachteilig die Abstände gegen Rauschen, Schwankungen in der zweiten Referenzspannung Vr2 und anderes. Im Gegensatz dazu wird das erste master-gehaltene Signal in Fig. 3 als die Referenz für das Slave-Eingangssignal Dm, welches das zweite master-gehaltene Signal ist, verwendet. Dies garantiert die Abstände. Das dargestellte Flipflop ist stabil und mit hoher Geschwindigkeit betreibbar.
  • Bezugnehmend auf Fig. 4 wird die Beschreibung mit einem Flipflop gemäß der dritten Ausführungsform der vorliegenden Erfindung fortgesetzt. Das Flipflop weist ähnliche Bauteile, die mit den gleichen Bezugsnummern versehen sind und die mit ähnlich benannten und bezeichneten Signalen betreibbar sind, auf.
  • Wie in Fig. 3 werden die zweiten und ersten Master-gehaltenen Signale jeweils als Slave-Eingangssignal Dm und als Referenz für das Slave-Eingangssignal Dm verwendet. Zusätzlich wird die Selektor-Schaltung 13 bis zu einem wünschenswerten Ausmaß verbessert. Die Master-Halteschaltung 11 wird demgemäß modifiziert.
  • Im speziellen wird der Selektor-Widerstand 85 jetzt als einfacher Widerstand 85 bezeichnet. Die Selektor-Transistorschaltungen haben jeweils individuelle Knoten neben dem gemeinsamen Knoten 65, den sie gemeinsam haben. Einzelne Widerstände sind zwischen dem ersten Selektor-Anschluß und dem jeweiligen individuellen Knoten angeordnet. Wie im herkömmlichen Flipflop und in den auf die Fign. 2 und 3 bezogenen, dargestellten Flipflops wird das Selektor-Ausgangssignal am gemeinsamen Knoten 65 gemäß der positiven Logik bezogen auf den ausgewählten Wert erzeugt. Desweiteren wird ein zusätzliches Ausgangssignal gemäß der negativen Logik bezogen auf den ausgewählten Datenwert an einem der individuellen Knoten erzeugt, den eine der Selektor-Transistorschaltungen hat, der das Niedrig-Wert-Auswahlsignal zur Auswahl des ausgewählten Wertes zugeführt wird. Wie zuvor wird das Selektor-Ausgangssignal D einer der ersten und zweiten primären Master-Transistorschaltungen direkt als Master-Eingangssignal D zugeführt. Das zusätzliche Ausgangssignal wird den anderen der ersten und zweiten primären Master-Transistorschaltungen durch ein NOR-Gatter zur Verwendung als Referenz für das Master-Eingangssignal D geliefert. Dies macht die Anwendung der zweiten Referenzspannung Vr2 unnötig.
  • In der dargestellten Selektorschaltung 13, die nur die ersten und zweiten Selektor-Transistorschaltungen aufweist, gibt es zwei individuelle Knoten. Erste und zweite zusätzliche Ausgangssignale Da1 und Da2 werden an den jeweiligen individuellen Knoten erzeugt und der zweiten primären Transistorschaltung zugeführt. Zusätzlich zum Master-Referenztransistor 23, auf den sich jetzt erneut als einen ersten Referenztransistor 23 bezogen wird, ist ein zweiter Referenztransistor 88 in der zweiten primären Master-Transistorschaltung enthalten. Den Basisanschlüssen der ersten und zweiten Referenztransistoren 23 und 88 werden die ersten und zweiten zusätzlichen Signale Da1 und Da2 zugeführt. Der Kollektoranschluß des zweiten Referenztransistors 88 ist mit dem zweiten Master-Knoten 27 verbunden, sein Emitteranschluß mit der ersten primären Master-Emitterkopplung 28. Die ersten und zweiten Referenztransistoren 23 und 88 dienen zusammen als ein NOR-Gatter.
  • In der Selektor-Schaltung 13 sind erste und zweite individuelle Widerstände 91 und 92 zwischen der ersten Stromversorgungsleitung 16 und den ersten und zweiten Kollektorkopplungen 71 und 81 angeordnet. Dies veranlaßt die ersten und zweiten Kollektorkopplungen 71 und 81, als erste und zweite individuelle Knoten zu dienen, die mit den Bezugsnummern 71 und 81 der jeweiligen Kollektorverbindungspunkte bezeichnet werden.
  • Im Betrieb wird das Selektor-Ausgangssignal D am gemeinsamen Knoten 65 wie zuvor gemäß der positiven Logik bezogen auf den ausgewählten Wert erzeugt. Es wird erneut angenommen, daß dem ersten Auswahlsignal S1 alleine der niedrige Wert zugeordnet wird, während der hohe Wert jedem anderen Auswahlsignal, wie etwa S2, zugeordnet wird. Hat der erste Eingangswert D1 den hohen Wert, fließt der Selektor-Konstantstrom von der ersten Stromversorgungsleitung 16 zur ersten Selektor-Konstantstromquelle 74, und zwar in Folge durch den ersten individuellen Widerstand 91 und den ersten Eingangstransistor 66. Hat der erste Eingangswert D1 den niedrigen Wert, fließt kein Strom durch den ersten individuellen Widerstand 91. Dem ersten zusätzlichen Ausgangssignal Da1 wird daher ein niedriger bzw. ein hoher Logikwert zugeordnet, wenn der erste Eingangsdatenwert D1 den hohen bzw. den niedrigen Wert hat. Auf diese Weise ist das erste zusätzliche Ausgangssignal Da1 auf den ersten Eingangsdatenwert D1 gemäß der negativen Logik bezogen. Desweiteren fließt der Selektorkonstantstrom von der ersten Stromversorgungsleitung 16 zur zweiten Selektor-Konstantstromquelle 84, und zwar in Folge durch den zweiten individuellen Widerstand 92 und den zweiten Auswahltransistor 77. Das zweite zusätzliche Ausgangssignal Da2 wird auf dem niedrigen Logikwert gehalten, egal welche der hohen und niedrigen Wert der zweite Datenwert D2 hat.
  • Wird einer der Eingangsdatenwerte als der ausgewählte Wert ausgewählt, dann ist es jetzt verständlich, daß die hohen und niedrigen Logikwerte in Entsprechung zu den niedrigen und hohen Werten des ausgewählten Datenwertes nur einem der zusätzlichen Ausgangssignale Da1 bzw. Da2 zugeordnet werden, das am individuellen Knoten, den die Selektor-Transistorschaltung hat und an dem der ausgewählte Wert ausgewählt wird, erzeugt wird. Ein anderes zusätzliches Ausgangssignal oder andere zusätzliche Ausgangssignale werden auf dem niedrigem Logikwert gehalten. Übrigens verhindert die Verwendung der individuellen Widerstände, wie etwa 91 und 92, das Anlegen der ersten und zweiten Quellenspannungen entlang den Selektor-Konstantstromquellen, wie etwa 74 und 84.
  • Es ist wie vorher verständlich, daß der gemeinsame Selektor- Konstantstromwert gleich dem gemeinsamen Flipflop-Konstantstromwert ist. Der gemeinsame Slave-Widerstandswert Rs wird jedem der individuellen Widerstände, wie etwa 91 und 92, verliehen. Hat das erste Auswahl-Signal S1 alleine den niedrigen Wert, werden dem ersten zusätzlichen Ausgangssignal Da1 die hohen und niedrigen Logikwerte zugeordnet, die im wesentlichen gleich sind der ersten Quellenspannung selbst bzw. der ersten Quellenspannung abzüglich des bezeichneten Selektor- Spannungsabfalls RsI, die gleich den höheren und niedrigeren Selektor-Logikwerten sind. Andere zusätzliche Ausgangssignale, wie etwa Da2, werden auf dem niedrigeren Selektor-Logikwert gehalten.
  • Wird der erste Eingangswert D1 ausgewählt und hat er den niedrigen Wert, wird dem Basisanschluß des Master-Eingangstransistors 21 der niedrigere Selektor-Logikwert zugeordnet. Dem Basisanschluß des ersten Referenztransistors 23 wird der höhere Selektor-Logikwert des ersten zusätzlichen Ausgangssignals Da1 gegeben, und dem Basisanschluß des zweiten Referenztransistors 88 der niedrigere Selektor-Logikwert des zweiten zusätzlichen Ausgangssignals Da2. Der Master-Eingangstransistor 21 wird in den Aus-Zustand und der erste Referenztransistor in den Ein-Zustand gesetzt. Es spielt keine Rolle, in welchen der Ein- und Aus-Zustände der zweite Referenztransistor 88 gesetzt werden mag. Wird der erste Eingangswert D1 ausgewählt und hat er den hohen Wert, ist es ersichtlich, daß der Master-Eingangstransistor 21 in den Ein- Zustand und jeder der ersten und zweiten Referenztransistoren 23 und 88 in den Aus-Zustand gesetzt wird. Dieser Betrieb findet gleichermaßen Anwendung, selbst wenn die Selektor- Schaltung 13 mehr als zwei Selektor-Transistorschaltungen aufweist und selbst wenn irgendeiner der Eingangsdatenwerte ausgewählt wird.
  • Jetzt auf Fig. 5 bezugnehmend, wird die Beschreibung mit einem Flipflop gemäß der vierten Ausführungsform dieser Erfindung fortgesetzt. Das Flipflop weist ähnliche Bauteile, die nochmals mit den gleichen Bezugsnummern versehen sind und die mit ähnlich benannten und bezeichneten Signalen betreibbar sind, auf.
  • Das Flipflop ist im Aufbau ähnlich dem mit Bezug auf Fig. 3 dargestellten. Die Selektor-Schaltung 13 ist jedoch bis zu einem beachtlichen Ausmaß auf die Art verbessert, die sich von der oben in Verbindung mit Fig. 4 beschriebenen Selektor- Schaltung 13 unterscheidet.
  • Allgemein beschrieben, haben die Selektor-Transistorschaltungen einen zusätzlichen Knoten 95 gemeinsam, neben dem gemeinsamen Knoten 65. Aus einem anderen Blickwinkel ist der zusätzliche Knoten 95 eine Kombination der individuellen Knoten, wie etwa 71 und 81, die in Verbindung mit Fig. 4 beschrieben wurden. Die Selektor-Widerstandsschaltung weist erste und zweite Selektor-Widerstände 96 und 97 auf, deren eine Enden mit jeweils den gemeinsamen und zusätzlichen Knoten 65 bzw. 95 verbunden sind, und deren andere Enden gemeinsam mit der ersten Stromversorgungsleitung 16, nämlich mit dem ersten Selektor-Anschluß, indirekt über einen gemeinsamen Selektor- Widerstand 98 verbunden sind. Wie zuvor wird das Selektor- Ausgangssignal D am gemeinsamen Knoten 65 gemäß der positiven Logik bezogen auf den ausgewählten Datenwert erzeugt. Zusätzlich zum Selektor-Ausgangssignal D wird ein zusätzliches Ausgangssignal Da am zusätzlichen Knoten 95 gemäß der negativen Logik bezogen auf den ausgewählten Datenwert erzeugt.
  • Wie zuvor wird das Selektor-Ausgangssignal D einer der ersten und zweiten primären Transistor-Schaltungen zugeführt. Das zusätzliche Ausgangssignal Da wird jedoch in Fig. 5 trotz der oben erwähnten Verbesserung der Selektor-Schaltung 13 nicht positiv verwendet. Trotzdem ermöglicht es die Verbesserung, die Sättigung eines Eingangstransistors zu vermeiden, der in der ersten oder zweiten primären Master-Transistorschaltung verwendet wird und dem das Selektor-Ausgangssignal D zugeführt wird. Das kommt daher, weil der gemeinsame Selektor-Widerstand 98 wie der gemeinsame Master-Widerstand 86 auf die Art betreibbar ist, die im folgenden etwas weiter unten beschrieben wird.
  • Beim Betrieb wird angenommen, daß N Selektor-Transistorschaltungen vorgesehen sind, wobei N eine vorgegebene natürliche Zahl größer Eins darstellt. Den ersten und zweiten Selektor- Widerständen 96 und 97 werden erste und zweite Selektor-Widerstandswerte Rs1 und Rs2 zugeordnet, und dem gemeinsame Selektor-Widerstand wird ein vorgegebener Selektor-Widerstandswert Rps zugeordnet. Dem gemeinsamen Selektor-Konstantstromwert wird der gemeinsame Flipflop-Konstantstromwert I zugeordnet. Der erste Referenztransistor 68 und andere Referenztransistoren, wie etwa der zweite Referenztransistor 78, werden jeweils Selektor-Referenztransistoren genannt. Auf den ersten Selektions-Transistor 67 und auf die anderen Selektions-Transistoren, wie etwa auf den zweiten Selektions-Transistor 77, wird sich als die verbleibenden Auswahltransistoren bezogen, falls ein bestimmter Auswahltransistor ausgenommen wird.
  • Es wird wie zuvor angenommen, daß das erste Auswahlsignal alleine den niedrigen Wert hat, und alle anderen Auswahlsignale den hohen Wert haben. Der erste Selektions-Transistor 67 wird zum besonderen Selektions-Transistor.
  • Hat der erste Eingangsdatenwert D1 den hohen Wert, fließen die Selektor-Konstantströme von der ersten Stromversorgungsleitung 16 zu den jeweiligen Selektror-Konstantstromquellen, wie etwa 74 und 84, wie im folgenden gezeigt wird. Unter den Selektor-Konstantströmen fließt ein besonderer Konstantstrom in Folge durch den gemeinsamen Selektor-Widerstand 98, den zweiten Selektor-Widerstand 97 und den ersten Eingangstransistor 66. Ein zweiter besonderer Konstantstrom fließt werder durch den zweiten Selektor-Widerstand 97 noch durch den ersten Auswahltransistor 67. Andere Selektor-Konstantströme fließen in Folge durch den gemeinsamen Selektor- Widerstand 98, den zweiten Selektor-Widerstand 97 und die jeweiligen verbleibenden Selektions-Transistoren. Kein Selektor-Konstantstrom fließt duch den ersten Selektor-Widerstand 96 und durch jeden der Selektor-Referenztransistoren. Als Folge davon fließen die Selektor-Konstantströme mit dem Gesamtsummenwert NI durch den gemeinsamen Selektor-Widerstand 98 und den zweiten Selektor-Widerstand 97.
  • Der gemeinsame Knoten 65 wird einem ersten kleineren Spannungsabfall Vs1, der gleich NRpsI ist, ausgesetzt. Ein zweiter kleinerer Spannungsabfall Vs2 wird in Kürze beschrieben. Der zusätzliche Knoten 95 wird einem zweiten größeren Spannungsabfall Vg2, der gleich N(Rps + Rs2)I ist, ausgesetzt.
  • Hat der erste Eingangsdatenwert D1 den niedrigen Wert, fließen die Selektor-Konstantströme von der ersten Stromversorgungsleitung 16 zu den jeweiligen Selektror-Konstantstromquellen wie folgt: Der erste besondere Konstantstrom fließt nicht. Der zweite besondere Konstantstrom fließt ebenfalls nicht. Stattdessen fließt ein dritter besonderer Konstantstrom in Folge durch den gemeinsamen Selektor-Widerstand 98, den ersten Selektor-Widerstand 96 und den ersten Referenztransistor 68. Die anderen Selektor-Konstantströme fließen wie oben. Konsequenterweise fließen die Selektor-Konstantströme mit dem Gesamtsummenwert NI durch den gemeinsamen Selektor-Widerstand 98. Der dritte besondere Konstantstrom mit dem gemeinsamen Flipflop-Konstantstromwert I fließt durch den ersten Selektor-Widerstand 96. Die anderen Selektor-Konstantströme mit dem Teilsummenwert (N - 1)I fließen durch den zweiten Selektor-Widerstand 97.
  • Der gemeinsame Knoten 65 wird einem ersten größeren Spannungsabfall Vg1, der gleich (NRps + Rs1)I ist, ausgesetzt. Der zusätzliche Knoten 96 wird einem zweiten kleineren Spannungsabfall Vs2, der gleich [NRps + (N - 1)Rs2]I ist, ausgesetzt.
  • Es wird jetzt allgemein verständlich, daß das Selektor-Ausgangssignal D erste hohe und niedrige Logikwerte hat, die sich auf den ausgewählten Wert gemäß der positiven Logik beziehen und die im wesentlichen gleich sind der ersten Quellenspannung abzüglich den jeweiligen ersten kleineren und größeren Spannungsabfälle Vs1 bzw. Vg1. Das Selektor-Ausgangssignal D hat eine erste Logikamplitude, die gleich Rs1I ist. Das zusätzliche Ausgangssignal Da hat zweite hohe und niedrige Logikwert, die sich auf den ausgewählten Wert gemäß der negativen Logik beziehen und im wesentlichen gleich sind der ersten Quellenspannung abzüglich der jeweiligen zweiten kleineren bzw. größeren Spannungsabfälle Vs2 und Vg2. Das zusätzliche Ausgangssignal Da hat eine zweite Logikamplitude, die gleich Rs2I ist. Die erste Logikamplitude wird leicht verstanden, wenn der erste Selektor-Widerstand 96 zusammen mit dem dritten besonderen Konstantstrom, der als einziger durch den ersten Selektor-Widerstand 96 fließt, betrachtet wird. Die zweite Logikamplitude wird ähnlich verstanden, wenn die Aufmerksamkeit auf den zweiten Selektor-Widerstand 97, durch den der erste besondere Konstantstrom fließt oder nicht fließt, gerichtet wird.
  • Vergleicht man es mit dem Selektor-Ausgangssignal D, welches im gewöhnlichen Flipflop und in jedem der mit Bezug auf die Fign. 2 bis 4 dargestellten Flipflops verwendet wird, dann hat das Selektor-Ausgangssignald D in Fig. 5 den ersten hohen Logikwert, der einer Selektor-Wertverschiebung hin zum ersten niedrigeren Logikwert und ebenfalls hin zum niedrigeren Master-Logikwert ausgesetzt ist. Die Selektor-Wertverschiebung ist gleich dem ersten kleineren Spannungsabfall NRpsI.
  • Es ist oben im Zusammenhang mit Fig. 2 beschrieben worden, den gemeinsamen Master-Widerstandswert Rm halb so groß wie den gemeinsamen Slave-Widerstandswert Rs zu machen, und den vorgegebenen Master-Widerstandswert Rpm halb so groß wie den Master-Widerstandswert Rm zu machen. Die Aufmerksamkeit soll auf den Master-Eingangstransistor 21 gerichtet werden, der in Verbindung mit jeder der Fign. 2 bis 4 beschrieben wurde. Hat das Master-Eingangssignal D den höheren Selektor-Logikwert, ist seine Basisspannung im wesentlichen gleich der ersten vorliegenden Quellenspannung. Seine Kollektorspannung ist im wesentlichen gleich der ersten Quellenspannung weniger des größeren Master-Spannungsabfalls (Rpm + Rm)I.
  • Im Gegensatz dazu wird die Aufmerksamkeit jetzt auf den Master-Eingangstransistor 21 gerichtet, der im dargestellten Flipflop verwendet wird. Hat das Master-Eingangssignal D den ersten hohen Logikwert, ist seine Basisspannung im wesentlichen gleich der ersten Quellenspannung weniger dem ersten kleineren Spannungsabfall NRpsI. In diesem Fall bleibt seine Kollektorspannung gleich der ersten Quellenspannung weniger dem größeren Master-Spannungsabfall (Rpm + Rm)I. Die Basisspannung ist niedriger beim ersten kleineren Spannungsabfall NRpsI als jene, die in jedem der in Bezug auf die Fign. 2 bis 4 dargestellten Flipflops verwendet wurde. Der Master-Eingangstransistor 21 wird deshalb zuverlässiger von der Sättigung abgehalten als der in Verbindung mit den Fign. 2 bis 4 beschriebene Master-Eingangstransistor 21.
  • Jetzt soll die zweite Referenzspannung Vr2 betrachtet werden. Im mit Bezug auf Fig. 3 dargestellten Flipflop und im jetzt dargestellten Flipflop wird die zweite Referenzspannung Vr2 einer der ersten und zweiten primären Master-Transistorschaltungen alleine zugeführt. Ist es wünschenswert, die in Verbindung mit den Fign. 1 und 2 beschriebene zweite Referenzspannung Vr2 zu verwenden, sollte entweder der Selektor-Widerstandswert Rs oder eine Kombination der vorgegebenen und der ersten Selektor-Widerstandswerte Rps und Rs1 demgemäß bestimmt werden. Als andere Möglichkeit kann ein Selektor-Ausgangsmittelpunkt zwischen den höheren und niedrigeren Selektor-Logikwerten oder zwischen den ersten hohen und nierigen Logikwerten des Selektor-Ausgangssignals D wahlweise bestimmt werden und der Selektor-Ausgangsmittelpunkt als die zweite Referenzspannung Vr2 verwendet werden.
  • Zum Beispiel kann der erste Selektor-Widerstandswert Rs1 entweder gleich dem gemeinsamen Master-Widerstandswert Rm oder dem gemeinsamen Slave-Widerstandswert Rs sein. Der vorgegebene Selektor-Widerstandswert Rps kann entweder halb so groß oder einen N-ten Teil so groß wie der erste Selektor-Widerstandswert Rs1 sein. Es ist möglich, das Selektor-Ausgangssignal D zu veranlassen, eine kleinere Logikamplitude als das Slave-Ausgangssignal Ds zu haben, indem der erste Selektor- Widerstandswert Rs1 kleiner als der gemeinsame Slave-Widerstandswert Rs gemacht wird. Die Selektor-Wertverschiebung wird gleich der Master-Wertverschiebung, wenn der vorbestimmte Selektor-Widerstandswert Rps gleich dem N-ten Teil des gemeinsamen Master-Widerstandswerts Rm gemacht wird. Übrigens ist es möglich, das zusätzliche Ausgangssignal Da alleine, anstelle des Selektor-Ausgangssignals D, als Master-Eingangssignal zu verwenden.
  • Nun endlich auf Fig. 6 bezugnehmend soll die Beschreibung zu einem Flipflop gemäß der fünften Ausführungsform dieser Erfindung hinführen. Das Flipflop weist ähnliche Bauteile, die nochmals mit den gleichen Bezugsnummern versehen sind, und die mit ähnlich benannten und bezeichneten Signalen betreibbar sind, auf.
  • In dem dargestellten Flipflop wird das zusätzliche Ausgangssignal Da positiv verwendet. Genauer gesagt wird das Selektor-Ausgangssignal D einer der ersten und zweiten primären Master-Transistorschaltungen als das Master-Eingangssignal zugeführt, und das zusätzliche Ausgangssignal Da wird den anderen der ersten und zweiten primären Master-Transistorschaltungen als eine Referenz für das Master-Eingangssignal D zugeführt. Im dargestellten Beispiel werden die Selektor- und die zusätzlichen Ausgangssignale D und Da den Basisanschlüssen der Master-Eingangs- und Master-Referenztransistoren 21 und 23 zugeführt. Auf jeden Fall wird die zweite Referenzspannung Vr2 wie im in Bezug auf Fig. 4 dargestellten Flipflop unnötig.
  • In der in Verbindung mit Fig. 5 beschriebenen Selektor-Schaltung 13 ist es möglich, den zweiten Selektor-Widerstandswert Rs2 wahlfrei zu bestimmen. Ist es in der dargestellten Master-Halteschaltung 11 wünschenswert, die Selektor- und die zusätzlichen Ausgangssignale D und Da als ein Paar symmetrischer Eingangssignale zu verwenden, sollte der zweite Selektor-Widerstandswert Rs2 unter Beachtung des ersten Selektor- Widerstandswerts Rs1 bestimmt werden. Genauer gesagt sollte der zweite Selektor-Widerstandswert in diesem Fall gleich dem ersten Selektor-Widerstandswert Rs1 sein, um die Logikamplitude des zusätzlichen Ausgangssignals Da gleich der des Selektor-Ausgangssignals D zu machen.
  • Unter diesen Umständen wird dem zusätzlichen Ausgangssignal Da eine direkte Stromwertverschiebung gegeben, die beachtlich groß wird, wenn die vorgegebene natürliche Zahl N groß ist, die gleich zehn oder mehr ist. Der zweite Selektor-Widerstandswert Rs2 sollte deshalb gleich sein dem, als Beispiel, N-ten Teil des ersten Selektor-Widerstandswerts Rs1, damit der Basiselektrode des Master-Referenztransistors 23 nicht eine zu tiefe Basisspannung zugeführt wird.
  • Unabhängig vom zweiten Selektor-Widerstandswert Rs2 soll das Master-Eingangssignal D den ersten höheren Selektor-Logikwert haben. Die Basisspannung des Master-Eingangstransistors 21 wird im wesentlichen gleich der ersten Quellenspannung weniger des ersten kleineren Spannungsabfalls NRpsI gemacht. Seine Kollektorspannung wird im wesentlichen gleich der ersten Quellenspannung weniger des größeren Master-Spannungsabfalls (Rpm + Rm)I, wie zuvor. Die Basisspannung ist nicht um so vieles höher als die Kollektorspannung. Dies ist vorteilhaft, um zu verhindern, daß der Master-Eingangstransistor 21 gesättigt wird.
  • Vorzugsweise sollte das Selektor-Ausgangssignal D eine kleinere Logikamplitude als das Slave-Ausgangssignal Ds haben. In der in Verbindung mit Fig. 5 beschriebenen Master-Halteschaltung 11 beeinflußt die Verwendung der kleineren Logikamplitude nachteilig die Abstände gegen Rauschen, Schwankungen in der zweiten Referenzspannung Vr2 und anderes. Im Gegensatz dazu ist die Verwendung des zusätzlichen Ausgangssignals Da als Referenz vorteilhaft zur Sicherung der Abstände.
  • Auf die Fign. 2 bis 6 rückblickend sind verschiedenartige Kombinationen zwischen den Master- und Slave-Halteschaltungen 11 und 12 und der Selektor-Schaltung 13 möglich. Es ist möglich, zwei oder mehr Referenzspannungen anstelle der ersten Referenzspannung Vr1 in Übereinstimmung mit dem Mittelpunkt zwischen den hohen und niedrigen Werten des Taktsignals X bzw. dem Mittelpunkt zwischen den hohen und niedrigen Werten der Eingangsdaten und/oder der Auswahlsignale zu verwenden. Die Master-Halteschaltung 11 kann modifiziert werden, um die ersten und zweiten master-gehaltenen Signale zu halten, wenn das Taktsignal X ansteigt. In diesem Fall sollte die Slave- Halteschaltung 12 die ersten und zweiten Slave-gehaltenen Signale halten, wenn das Taktsignal X abfällt. Das Master-Ausgangssignal Dm kann irgendeines der ersten und zweiten master-gehaltenen Signale sein, unter korrespondierender Verwendung der ersten und zweiten slave-gehaltenen Signale als Slave-Ausgangssignal Ds.
  • Die ersten master- und slave-gehaltenen Signale werden in Bezug zu den zweiten master- und slave-gehaltenen Signalen invertiert. Den individuellen Widerständen, wie etwa den ersten und zweiten individuellen Widerständen 91 und 92, wird vorzugsweise ein gemeinsamer individueller Widerstandswert gegeben, der nicht gleich sein muß dem Widerstandswert des einzelnen Widerstands 85. Ist der gemeinsame individuelle Widerstandswert gleich dem Widerstandswert des einzelnen Widerstands 85, wird nur ein einziges der zusätzlichen Ausgangssignale, wie etwa Da1 und Da2, in Bezug zum Selektor-Ausgangssignal D invertiert, während ein anderes zusätzliches Ausgangssignal oder andere zusätzliche Ausgangssignale auf einem vorgegebenen Logikwert gehalten werden. In den Fign. 5 und 6 ist das zusätzliche Ausganssignal Da kein Signal, welches in Bezug zum Selektor-Ausgangssignal D invertiert wird. Die Master-, Slave- und Selektor-Konstantströme können verschiedene Stromwerte haben. Es sollte jedoch in diesem Zusammenhang beachtet werden, daß die Selektor-Konstantstromwerte vorzugsweise einander gleich sein sollten.
  • Für die in Bezug auf die Fign. 2 bis 6 dargestellten Flipflops ist es leicht möglich, die ersten und zweiten Quellenspannungen, die ersten und zweiten Referenzspannungen Vr1 und Vr2, den gemeinsamen Slave-Widerstandswert Rs und anderes unter Beachtung des konventionellen Flipflops und der bis hierher gemachten Beschreibung zu bestimmen. Zum Beispiel wird die Erdespannung als erste Quellenspannung verwendet. Die zweite Quellenspannung ist gleich minus 5 Volt. Der gemeinsame Flipflop-Konstantstromwert ist gleich 5 mA. Der gemeinsame Slave-Widerstandswert Rs ist gleich 100 Ohm. Die erste Referenzspannung Vr1 ist ungefähr gleich minus 1 Volt. In den Fign. 2 und 3 ist die zweite Referenzspannung Vr2 ungefähr gleich minus 0,25 Volt. In Fig. 5 hängt die zweite Referenzspannung Vr2 von der vorgegebenen natürlichen Zahl N und den vorgegebenen und den ersten Selektor-Widerstandswerten Rps und Rs1 ab.
  • Während diese Erfindung bis hierher in besonderem Zusammenhang mit mehreren vorzugsweisen Ausführungsformen hiervon beschrieben wurde, ist es jetzt für einen Fachmann leicht möglich, diese Erfindung mit anderen Methoden zur Wirkung zu bringen. Zum Beispiel ist es möglich, jede der ersten und zweiten primären und sekundären Master- und Slave-Transistorschaltungen und die Selektor-Transistorschaltung auf verschiedene Weise zu verwirklichen. In diesem Zusammenhang sollte beachtet werden, daß PNP-Transistoren in solchen Transistorschaltungen selten verwendet werden. Werden Feldeffekt- Transistoren verwendet, sollten die Worte "Basis", Emitter" und "Kollektor" demgemäß verstanden werden.

Claims (20)

1. Flipflop, das aufweist: eine Master-Halteschaltung (11), die aufweist erste und zweite Master-Anschlüsse, die mit ersten und zweiten Stromversorgungsanschlüssen (16, 17) verbunden sind, differentiell betreibbare erste und zweite primäre Master-Transistorschaltungen (21, 22; 23, 24) mit ersten bzw. zweiten Master-Knoten (26, 27), eine Master- Widerstandsschaltung (36, 37, 86) zwischen dem ersten Master-Anschluß und dem ersten und zweiten Master-Knoten und differentiell betreibbare erste und zweite sekundäre Master-Transistorschaltungen (31, 32) zwischen den ersten und zweiten primären Master-Transistorschaltungen (21, 22; 23, 24) und dem zweiten Master-Anschluß; eine Slave-Halteschaltung (12) mit ersten und zweiten Slave-Anschlüssen, die mit den ersten und zweiten Stromversorgungsanschlüssen (16, 17) verbunden sind, differentiell betreibbaren ersten und zweiten primären Slave-Transistorschaltungen (41, 42; 43, 44) mit ersten bzw. zweiten Slave-Knoten (46, 47), einer Slave-Widerstandschaltung (56, 57) zwischen dem ersten Slave-Anschluß und den ersten und zweiten Slave- Knoten und differentiell betreibbaren ersten und zweiten sekundären Slave-Transistorschaltungen (51, 52) zwischen den ersten und zweiten primären Slave-Transistorschaltungen und dem zweiten Slave-Anschluß; eine Selektor-Schaltung (13) mit ersten und zweiten Selektor-Anschlüssen, die mit den ersten und zweiten Stromversorgungsanschlüssen (16, 17) verbunden sind, einer Vielzahl von Selektor-Transistorschaltungen (66..68; 76...78), die einen gemeinsamen Knoten (65) haben und mit dem zweiten Selektor-Anschluß verbunden sind, einer Selektor-Widerstandsschaltung (85) zwischen dem ersten Selektor-Anschluß und dem gemeinsamen Knoten und einer Einrichtung (72; 82) zum Zuführen einer Vielzahl von Eingabedaten zu den jeweiligen Selektor-Transistorschaltungen; eine Einrichtung (38; 58; 74, 84) zum Veranlassen,
daß Master-, Slave- und Selektor-Konstantströme zwischen den ersten und zweiten Master-Anschlüssen durch die Master-Widerstandsschaltung und die ersten und zweiten primären und sekundären Master-Transistorschaltungen, zwischen den ersten und zweiten Slave-Anschlüssen durch die Slave-Widerstandsschaltung und die ersten und zweiten primären und sekundären Slave-Transistorschaltungen bzw. zwischen den ersten und zweiten Selektor-Anschlüssen durch die Selektor-Widerstandsschaltung und jede der Selektor- Transistorschaltungen fließen; eine Auswahleinrichtung (73, 83), die mit den Selektor-Transistorschaltungen verbunden ist, zum Auswählen einer der Eingabedaten, um ein Selektor- Ausgangssignal an dem gemeinsamen Knoten zu erzeugen, eine Selektor-zu-Master-Zuführeinrichtung (D) zum Zuführen des Selektor-Ausgangssignals zu den ersten und zweiten primären Master-Transistorschaltungen als Master-Eingangssignal; eine Halteeinrichtung, die mit den ersten und zweiten sekundären Master- und Slave-Transistorschaltungen zum Halten des Master-Eingangssignals an den ersten und zweiten Master-Knoten als ein Master-Ausgangssignalund eines Slave-Eingangssignals an den ersten und zweiten Slave-Knoten als ein Slave-Ausgangssignal verbunden ist; und eine Master-zu- Slave-Zuführeinrichtung (Dm) zum Zuführen des Master-Ausgangssignals zu den ersten und zweiten primären Slave-Transistorschaltungen als das Slave-Eingangssignal; dadurch gekennzeichnet, daß die Master-Widerstandsschaltung erste und zweite Master-Widerstände (36, 37) aufweist, die mit ihren einen Enden mit den ersten bzw. zweiten Master-Knoten (26, 27) verbunden sind und die mit ihren anderen Enden zusammen mit dem ersten Master-Anschluß über einen gemeinsamen Master-Widerstand (86) verbunden sind.
2. Flipflop, wie in Anspruch 1 definiert, worin das Master-Ausgangssignal eine kleinere logische Amplitude hat als das Slave-Ausgangssignal.
3. Flipflop, wie in Anspruch 2 beansprucht, wobei die Slave-Widerstandsschaltung einen Slave-Widerstandswert zwischen dem ersten Slave-Anschluß und jedem der ersten und zweiten Slave-Knoten hat, wobei die Master- und Slave-Konstantströme einen gemeinsamen Stromwert haben, und wobei jeder der ersten und zweiten Master-Widerstände einen Master-Widerstandswert hat, der im wesentlichen gleich der Hälfte des Slave-Widerstandswertes ist, und der gemeinsame Master-Widerstand einen Widerstandswert hat, der im wesentlichen gleich der Hälfte des Master-Widerstandswerts ist.
4. Flipflop, wie in Anspruch 1 beansprucht, worin die Master-zu-Slave-Zuführeinrichtung zum Zuführen des Master- Ausgangssignals zu einer der ersten und zweiten primären Slave-Transistorschaltungen als Slave-Eingangssignal vorgesehen ist.
5. Flipflop, wie in Anspruch 4 beansprucht, worin jedes der Master- und Selektor-Ausgangssignale eine kleinere logische Amplitude hat als das Slave-Ausgangssignal.
6. Flipflop, wie in Anspruch 5 beansprucht, wobei die Slave-Widerstandsschaltung einen Slave-Widerstandswert zwischen dem ersten Slave-Anschluß und jedem der ersten und zweiten Slave-Knoten hat, wobei die Master-, Slave- und Selektor-Konstantströme einen gemeinsamen Stromwert haben, wobei jeder der ersten und zweiten Master-Widerstände einen Master-Widerstand hat, der im wesentlichen gleich der Hälfte des Slave-Widerstandswerts ist, wobei der gemeinsame Master-Widerstand einen Widerstandswert hat, der im wesentlichen gleich der Hälfte des Master-Widerstandswerts ist, und wobei die Selektor-Widerstandsschaltung einen Selektor- Widerstandswert zwischen dem ersten Selektor-Anschluß und dem gemeinsamen Knoten hat und der Selektor-Widerstandswert im wesentlichen gleich dem Master-Widerstandswert ist.
7. Flipflop, wie in Anspruch 1 beansprucht, wobei die Halteeinrichtung das Master-Eingangssignal an den ersten und zweiten Master-Knoten als erste bzw. zweite gehaltene Signale hält, wobei die ersten und zweiten gehaltenen Signale auf das Master-Eingangssianal gemäß der einen oder der anderen von der positiven bzw. negativen Logik bezogen sind, wobei die Master-zu-Slave-Zuführeinrichtung zum Zuführen des ersten gehaltenen Signals zu der einen der ersten und zweiten primären Slave-Transistorschaltungen als das Slave- Eingangssignal und zum Zuführen des zweiten gehaltenen Signals zu der anderen der ersten und zweiten primären Slave- Transistorschaltungen als Referenz für das Slave-Eingangssignal vorgesehen ist.
8. Flipflop, wie in Anspruch 7 beansprucht, worin die Selektor-zu-Master-Zuführeinrichtung zum Zuführen des Selektor- Ausgangssignals zu der einen der ersten und zweiten primären Master-Transistorschaltungen als Master-Eingangssignal vorgesehen ist.
9. Flipflop, wie in Anspruch 8 beansprucht, worin jedes der Master- und Selektor-Ausgangssignale eine niedrigere logische Amplitude hat, als das Slave-Ausgangssignal.
10. Flipflop, wie in Anspruch 9 beansprucht, wobei die Slave-Widerstandsschaltung einen Slave-Widerstandswert zwischen dem ersten Slave-Anschluß und jedem der ersten und zweiten Slave-Knoten hat, wobei die Master-, Slave-, und Selektor-Konstantströme einen gemeinsamen Stromwert haben, wobei jeder der ersten und zweiten Master-Widerstände einen Master-Widerstandswert hat, der im wesentlichen gleich der Hälfte des Slave-Widerstandswerts ist, wobei der gemeinsame Master-Widerstand einen Widerstandswert hat, der im wesentlichen die Hälfte des Master-Widerstandswerts hat, wobei die Selektor-Widerstandsschaltung einen Selektor-Widerstandswert zwischen dem ersten Selektor-Anschluß und dem gemeinsamen Knoten hat und wobei der Selektor-Widerstandswert im wesentlichen gleich dem Master-Widerstandswert ist.
11. Flipflop, wie in Anspruch 7 beansprucht, wobei die Selektor-Transistorschaltungen jeweils individuelle Knoten haben und wobei die Auswahleinrichtung, die das Selektor- Ausgangssignal an dem gemeinsamen Knoten gemäß der einen der positiven Logik und der negativen Logik bezüglich der einen der Eingangsdaten erzeugt, wobei die Selektor-Widerstandsschaltung einen einzelnen Widerstand zwischen dem ersten Selektor-Anschluß und dem gemeinsamen Knoten und individuelle Widerstände zwischen dem ersten Selektor-Anschluß und den jeweiligen individuellen Knoten hat, wobei die Auswahleinrichtung ein zusätzliches Ausgangssignal gemäß der anderen Logik von der positiven Logik und der negativen Logik bezüglich der einen der Eingangsdaten an einem der individuellen Knoten erzeugt, der in einer der Selektor-Transistorschaltungen liegt, welcher die einen der Eingangsdaten zugeführt werden, wobei die Selektor-zu- Master-Zuführeinrichtung zum Zuführen des Selektor-Ausgangssignals zu einer aus den ersten und zweiten primären Master-Transistorschaltungen direkt als Master-Eingangssignal und als zusätzliches Ausgangssignal zu der anderen aus den ersten und zweiten primären Master- Transistorschaltungen über ein NOR-Gatter als Referenz für das Master-Eingangssignal vorgesehen ist.
12. Flipflop, wie in Anspruch 11 beansprucht, worin jedes der Master- und Selektor-Ausgangssignale eine niedrigere logische Amplitude als das Slave-Ausgangssignal hat und wobei das zusätzliche Ausgangssignal eine logische Amplitude hat, die im wesentlichen nicht größer als diese niedrigere logische Amplitude ist.
13. Flipflop, wie in Anspruch 12 beansprucht, wobei die Slave-Widerstandsschaltung einen Slave-Widerstandswert zwischen dem ersten Slave-Anschluß und jedem der ersten und zweiten Slave-Knoten hat, wobei die Master-, Slave- und Selektor-Konstantströme einen gemeinsamen Stromwert haben, wobei jeder der ersten und zweiten Master-Widerstände einen Master-Widerstandswert hat, der im wesentlichen gleich der Hälfte des Slave-Widerstandswerts ist, wobei der gemeinsame Master-Widerstand einen Widerstandswert hat, der im wesentlichen gleich der Hälfte des Master- Widerstandswerts ist, wobei der einzelne Widerstand einen Selektor-Widerstandswert hat, der im wesentlichen gleich dem Master-Widerstandswert ist und wobei die individuellen Widerstände einen Widerstandswert haben, der nicht wesentlich größer als der Selektor-Widerstandswert ist.
14. Flipflop, wie in Anspruch 7 beansprucht, worin die Selektor-Widerstandschaltungen einen zusätzlichen gemeinsamen Knoten haben, wobei die Selektor-Widerstandsschaltung erste und zweite Selektor-Widerstände haben, deren eines Ende mit dem gemeinsamen bzw. zusätzlichen Knoten verbunden sind und deren andere Enden zusammen mit dem ersten Selektor- Anschluß über einen gemeinsamen Selektor-Widerstand verbunden sind, wobei die Auswahleinrichtung zum Erzeugen des Selektor-Ausgangssignals an dem gemeinsamen Knoten gemäß einer Logik aus der positiven Logik und negativen Logik bezüglich der einen der Eingangsdaten und eines zusätzlichen Ausgangssignals an den zusätzlichen Knoten gemäß der anderen Logik aus der positiven und der negativen Logik bezüglich der einen der Eingangsdaten vorgesehen ist.
15. Flipflop, wie in Anspruch 14 beansprucht, worin die Selektor-zu-Master-Zuführeinrichtung zum Zuführen des Selektor-Ausgangssignals zu einer aus den ersten und zweiten primären Master-Transistorschaltungen als Master-Eingangssignal vorgesehen ist.
16. Flipflop, wie in Anspruch 15 beansprucht, worin jedes der Master- und Selektor-Ausgangssignale eine niedrigere logische Amplitude, als das Slave-Ausgangssignal hat.
17. Flipflop, wie in Anspruch 16 beansprucht, wobei die Slave-Widerstandsschaltung einen Slave-Widerstandswert zwischen einem ersten Slave-Anschluß und jedem der ersten und zweiten Slave-Knoten hat, wobei die Master-, Slave-, und Selektor-Konstantströme einen gemeinsamen Stromwert haben, wobei N Selektor-Transistorschaltungen vorgesehen sind, wobei N eine vorgegebene natürliche Zahl ist, wobei jeder der ersten und zweiten Master-Widerstände einen Master-Widerstandswert hat, der im wesentlichen gleich der Hälfte des Slave-Widerstandswerts ist, wobei der gemeinsame Master-Widerstand einen Widerstandswert hat, der im wesentlichen gleich der Hälfte des Master-Widerstandswerts ist, wobei der erste Selektor-Widerstand einen Selektor-Widerstandswert hat, der im wesentlichen gleich dem Widerstandswert ist, der zwischen dem Slave-Widerstandswert, exklusive, und dem Master-Widerstandswert, inklusive, ausgewählt ist, wobei der gemeinsame Selektor-Widerstand einen Widerstandswert hat, der im wesentlichen gleich einem N-ten Teil des Selektor-Widerstandswertes ist.
18. Flipflop, wie in Anspruch 14 beansprucht, wobei die Selektor-zu-Master-Zuführeinrichtung zum Zuführen des Selektor-Ausgangssignals zu einer der ersten und zweiten primären Master-Transistorschaltungen als das Master-Eingangssignal und des zusätzlichen Ausgangssignals zu der anderen der ersten und zweiten primären Master-Transistorschaltungen als Referenz für das Master-Eingangssignal vorgesehen ist.
19. Flipflop, wie in Anspruch 18 beansprucht, wobei jedes der Master- und Selektor-Ausgangssignale eine niedrigere logische Amplitude als das Slave-Ausgangssignal hat und wobei das zusätzliche Ausgangssignal eine logische Amplitude hat, die nicht wesentlich größer als diese niedrigere logische Amplitude ist.
20. Flipflop, wie in Anspruch 19 beansprucht, wobei die Slave-Widerstandsschaltung einen Slave-Widerstandswert zwischen dem ersten Slave-Anschluß und jedem der ersten und zweiten Slave-Knoten hat, wobei die Master-, Slave- und Selektor-Konstantströme einen gemeinsamen Stromwert haben, wobei N Selektor-Transistorschaltungen vorgesehen sind, wobei N eine vorgegebene natürliche Zahl ist, wobei jeder der ersten und zweiten Master-Widerstände einen Masterwiderstandswert hat, der im wesentlichen gleich der Hälfte des Slave-Widerstandswerts ist, wobei der gemeinsame Master-Widerstand einen Widerstandswert hat, der im wesentlichen gleich der Hälfte des Master-Widerstandswertes ist, wobei der erste Selektor-Widerstand einen ersten Selektor- Widerstandswert hat, der im wesentlichen gleich dem Widerstandswert ist, der zwischen dem Slave-Widerstandswert, exklusive, und dem Master-Widerstandswert, inklusive, ausgewählt ist, wobei der zweite Selektor-Widerstand einen zweiten Selektor-Widerstandswert hat, der im wesentlichen gleich dem Widerstandswert ist, der zwischen der Gesamtheit oder einem N-ten Teil des ersten Selektor-Widerstandswertes, beide inklusive, ausgewählt ist, wobei der Selektor-Widerstand einen Widerstandswert hat, der im wesentlichen gleich einem N-ten Teil des ersten Selektor-Widerstandswertes ist.
DE19883875878 1987-08-29 1988-08-29 Mit hoher schnelligkeit betreibbares und zur implementierung als integrierter schaltkreis geeigneter flipflop. Expired - Fee Related DE3875878T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP62214185A JPH0734536B2 (ja) 1987-08-29 1987-08-29 フリツプフロツプ
JP62214187A JP2718035B2 (ja) 1987-08-29 1987-08-29 フリツプフロツプ
JP62214188A JP2718036B2 (ja) 1987-08-29 1987-08-29 フリツプフロツプ
JP62214186A JP2681937B2 (ja) 1987-08-29 1987-08-29 フリツプフロツプ
JP62214189A JP2681938B2 (ja) 1987-08-29 1987-08-29 フリツプフロツプ

Publications (2)

Publication Number Publication Date
DE3875878D1 DE3875878D1 (de) 1992-12-17
DE3875878T2 true DE3875878T2 (de) 1993-06-09

Family

ID=27529569

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19883875878 Expired - Fee Related DE3875878T2 (de) 1987-08-29 1988-08-29 Mit hoher schnelligkeit betreibbares und zur implementierung als integrierter schaltkreis geeigneter flipflop.

Country Status (2)

Country Link
EP (1) EP0305941B1 (de)
DE (1) DE3875878T2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001361A (en) * 1988-05-13 1991-03-19 Fujitsu Limited Master-slave flip-flop circuit
DE59009672D1 (de) * 1989-06-09 1995-10-26 Telefunken Microelectron Schaltungsanordnung zur Frequenzumsetzung.
JPH0313116A (ja) * 1989-06-12 1991-01-22 Nec Corp フリップフロップ回路
EP0417334B1 (de) * 1989-09-11 1993-12-29 Siemens Aktiengesellschaft Kippschaltung mit Schalthysterese
JP2888182B2 (ja) * 1995-10-09 1999-05-10 日本電気株式会社 フリップフロップ回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4289979A (en) * 1978-08-28 1981-09-15 Burroughs Corporation Transistorized master slave flip-flop having threshold offsets generated by circuit size variations
US4647799A (en) * 1984-06-29 1987-03-03 Advanced Micro Devices, Inc. Full and fractional swing with adjustable high level ECL gate using a single current source
JPS62176319A (ja) * 1986-01-30 1987-08-03 Nec Corp フリツプフロツプ回路

Also Published As

Publication number Publication date
EP0305941A3 (en) 1990-04-04
DE3875878D1 (de) 1992-12-17
EP0305941B1 (de) 1992-11-11
EP0305941A2 (de) 1989-03-08

Similar Documents

Publication Publication Date Title
EP0096944B1 (de) Schaltungsanordnung mit mehreren, durch aktive Schaltungen gebildeten Signalpfaden
DE1045450B (de) Verschiebespeicher mit Transistoren
DE2448604C2 (de) Schaltungsanordnung zum selektiven Weiterleiten eines von zwei Eingangssignalen zu einem Ausgangsanschluß
DE1271436B (de) Anpassungsfaehige logische Schaltung
DE1762172C3 (de) Verknüpfungsschaltung mit Stromübernahmeschaltern
DE1901804B2 (de) Stabilisierter differentialverstaerker
DE3339498C2 (de)
DE3937501A1 (de) Verfahren und vorrichtung zur erzeugung einer vorspannung
DE3832448A1 (de) Messverstaerker mit programmierbarer verstaerkung
DE2203456B2 (de) Aus Transistoren aufgebaute bistabile Multivibratorschaltung vom Master/Slave-Typ
DE3486360T2 (de) Differentialschalter.
DE3875878T2 (de) Mit hoher schnelligkeit betreibbares und zur implementierung als integrierter schaltkreis geeigneter flipflop.
DE2905659B2 (de) Gegentakt-Verstärkerkreis
DE3615383C2 (de) Eine Schaltung zur Verschiebung des Eingangspegels eines Digital-Analog-Wandlers
DE1449715A1 (de) Leseverstaerker
DE3501274A1 (de) Schalter
DE2509732B2 (de) Schaltungsanordnung zur Korrelation zweier Gruppen paralleler Binärsignale
DE1901808A1 (de) Schaltungsanordnung zur Durchfuehrung logischer Funktionen
DE2823383C3 (de) Erzeugung 2↑n↑-stufiger Signale aus n binären Signalen sehr hoher Bitrate
DE2246756C3 (de) Elektronischer Datenspeicher
DE2903659C2 (de)
DE3615382C2 (de) Digital-Analog-Wandler mit einer Bit-Einstell- und Filterschaltung
DE69320228T2 (de) ODER-Verdrahtete logische Schaltung
DE69225536T2 (de) Abschlussschaltung eines Reihen-Vorspannungsgenerators in einem ECL-Array
EP0848499B1 (de) Schaltungsanordnung für eine Speicherzelle eines D/A-Wandlers

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee