DE3727017A1

DE3727017A1 - Synchronisiervorrichtung fuer prozessoren

Info

Publication number: DE3727017A1
Application number: DE19873727017
Authority: DE
Inventors: Masatsugu Kametani
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-08-13
Filing date: 1987-08-13
Publication date: 1988-02-25
Also published as: GB2194368A; DE3727017C2; GB2194368B; US5107420A; GB8719064D0; JPS6345670A

Description

Die Erfindung bezieht sich auf ein Mehrprozessorsystem bzw. einen Vielkanalrechner und insbesondere auf eine für Syn chronprozessoren geeignete Synchronisiervorrichtung.

Bei der herkömmlichen Synchronverarbeitung für Mehrpro zessorsysteme wird im wesentlichen ein Synchronisierpro gramm (oder Prozeßbefehlsprogramm bzw. -plan) für Tasks, d. h. Aufgaben oder Rechenprozesse, übernommen, bei denen Tasks auf der Grundlage eines taskangesteuerten Befehls oder eines datenangesteuerten Befehls verarbeitet werden. Im Fall eines Mehrprozessorsystems für allgemeine Zwecke ist ein Datenflußverarbeitungsplan oder ein Zeichenkon trollplan übernommen worden, bei dem Taskend-Flags in einem gemeinsamen Speicher vorgesehen sind, um für jeden Task zu überprüfen, ob alle erforderlichen Prozesse bzw. Arbeits abläufe des vorhergehenden Tasks abgeschlossen worden sind.

Eine Synchronverarbeitung dieser Art ist in der japanischen Veröffentlichung "Mehrprozessorsystem" S. 117-122, Keigaku Shuppan, November 1984, beschrieben worden.

Ein Beispiel einer herkömmlichen Vorrichtung für ein Mehr prozessorsystem ist in der US-PS 44 93 053 beschrieben.

Die herkömmliche Technologie für Mehrprozessorsysteme für allgemeine Zwecke stützt sich weitgehend auf Software und macht es erforderlich, daß eine Anzahl von Datenwörtern bzw. Elementen überprüft wird, was zu einem großen Aufwand für eine Synchronverarbeitung zwischen Tasks (d. h. Regu lierung der Prioritätsreihenfolge der Taskverarbeitung) oder zwischen Prozessoren führt. Es treten daher einige Probleme dahingehend auf, daß Tasks nicht in Teile unter teilt werden können, und die Taskverarbeitungsreihenfolge in ihrem parallelen Arbeitsablauf ist übermäßig einge schränkt. Eine Parallelverarbeitung von Jobs, d. h. von Aufgaben, kann nicht einwandfrei verwendet werden, was zu einem verringerten Wirkungsgrad führt.

Der Erfindung liegt die Aufgabe zugrunde, eine Synchronvor richtung für Prozessoren zu schaffen, die in der Lage ist, den Aufwand für die Synchronverarbeitung zwischen Tasks oder Prozessoren bzw. Prozessorsystemen im Parallelbetrieb von Mehrprozessorsystemen für allgemeine Zwecke auf ein Minimum herabzusetzen.

Diese Aufgabe wird durch die Erfindung bei einer Synchron vorrichtung mit Merkmalen gemäß Anspruch 1 ge löst. Vorteilhafte Weitergestaltungen der erfindungsgemäßen Synchronvorrichtung sind Gegenstand der Unteransprüche.

Bei der erfindungsgemäßen Lösung ist die Tatsache berück sichtigt worden, daß die Anzahl von Tasks, die von Mehr prozessorsystemen für allgemeine Zwecke gleichzeitig ver arbeitet werden, nicht die Anzahl der Prozessoren bzw. Prozessorsysteme überschreitet, wobei sämtliche Synchroni sationsprobleme bei Parallelverarbeitung in die Synchroni sationsprobleme zwischen Prozessoren bzw. Prozessorsystemen umgewandelt werden, und Hardware zur Synchronverarbeitung zwischen einer festgelegten Anzahl von Prozessoren ver wendet wird, wodurch der Softwareaufwand auf ein Minimum herabgesetzt wird.

Insbesondere ist eine Anzahl von Bits entsprechend einer jeweils endlichen Anzahl von Prozessoren vorgesehen. Nach Beendigung der Taskverarbeitung setzt jeder Prozessor in einem Synchronregister eine Bitfolge (Wortdaten), die ak tive Bits aufweist, die zugeordnete Tasks ausführende Pro zessoren darstellen. Der Prozessor macht auch seine Task endleitung aktiv. Ein Komparator vergleicht Taskendlei tungen der taskverarbeitenden Prozessoren mit der Bitfolge um zu überwachen, ob diese Prozessoren die Taskverarbeitung abgeschlossen haben. Wenn die Ergebnisse des Vergleichs sämtlich "wahr", d. h. zutreffend, anzeigen, wird eine Synchronisation angenommen und dem Prozessor mitgeteilt. Der obige Arbeitsablauf wird durchgeführt, wobei Hardware bis zu dem Ausmaß verwendet wird, in dem die Anpassungs fähigkeit des Systems nicht geschädigt bzw. beeinträchtigt wird.

Die Erfindung wird im folgenden anhand bevorzugter Ausfüh rungsbeispiele und der Zeichnung weiter erläutert. In der Zeichnung zeigt

Fig. 1 ein Hardwareblockdiagramm, das ein Ausführungs beispiel einer erfindungsgemäßen Synchronvor richtung für Prozessoren zeigt,

Fig. 2 den in Fig. 1 dargestellten Komparatorkreis,

Fig. 3 ein Hardwareblockdiagramm, das ein weiteres Aus führungsbeispiel einer erfindungsgemäßen Synchron vorrichtung für Prozessoren zeigt,

Fig. 4 den in Fig. 3 dargestellten Komparatorkreis und

Fig. 5 ein Beispiel einer Steuerung bei Parallelverar beitung durch die erfindungsgemäße Synchronvor richtung.

Es wird im folgenden unter Bezugnahme auf Fig. 1 ein be vorzugtes Ausführungsbeispiel der Erfindung beschrieben.

Es wird angenommen, daß bei diesem Ausführungsbeispiel ein Mehrprozessorsystem aus m Prozessoren aufgebaut ist, von denen die Prozessoren l _n und l _{n 8} ₁ in Fig. 1 dargestellt sind. Jeder Prozessor ist mit einem Prozessorsynchronisier kreis 2 _n, 2 _{n +} ₁ versehen. Zwischen den Synchronisierkreisen 2 _n und 2 _{n +} ₁ wird Information über Signalleitungen 8 über tragen. Erfindungsgemäß sind Prozessoren zur Ausführung zugeordneter Tasks beliebig in eine Gruppe klassifiziert, um ihre Verarbeitungen auszuführen, während die Synchro nisation der Gruppe sichergestellt ist. Jeder Prozessor synchronisierkreis 2 _n, 2 _{n +} ₁ ist mit einem Synchronregister 5, einem Flip-Flop 7, einer Signalleitung 8, über die der Status (Zustand) des Flip-Flops 7 zu jedem Prozessor über tragen bzw. gesendet wird, einem Komparatorkreis 6 und einem Signalkreis versehen, um einem entsprechenden Pro zessor das Überprüfungsergebnis durch den Komparatorkreis 6 zu übermitteln. Das Synchronregister 5 speichert Informa tion betreffend die Prozessoren in einer Gruppe. Der Flip- Flop 7 wird gleichzeitig mit oder nach dem Zeitpunkt an gesteuert bzw. getriggert, wenn die Signale "1" oder "0" im Register 5 gesetzt werden. Der Komparatorkreis 6 vergleicht die Übertragungsinhalte (Sendeinhalte) mit denjenigen im Synchronregister 5 um zu überprüfen, ob der Status sämt licher Prozessoren in einer im Register 5 gespeicherten Gruppe "wahr" wird. Es sind außerdem eine Zugriffssignal leitung 4, eine Statusleitung 5 und eine Steuer- bzw. Triggersignalleitung 10 vorgesehen.

Es wird nun die synchrone Arbeitsablauf- d. h. Operations sequenz der Prozessoren in einer Gruppe beschrieben. Es wird angenommen, daß die Prozessoren l _n und l _{n +} ₁ der Pro zessoren l _O bis l _m eine Gruppe bilden und zugeordnete Tasks ausführen. Als erstes wird die Beschreibung den Arbeits ablauf des Prozessors 1 _n betreffen. Nach Abschluß der Taskverarbeitung setzt der Prozessor l _n "1" im n ten und (n + 1)ten Bit des Synchronregisters 5 über eine Datenleitung 3 und "0" in den anderen Bits, um hierdurch eine Bitfolge zu schreiben (die eine Gruppe von Prozessoren anzeigt). Während des Schreibvorgangs wird der Signalleitung 4 ein aktiver Impuls zugeführt, der anzeigt, daß der Prozessor n auf das Synchronregister 5 zugreift, wobei der Impuls als Schreibtaktsignal des Synchronregisters 5 dient. Der Flip- Flop 7 wird gleichzeitig durch den Impuls auf der Signal leitung 4 angesteuert, so daß an seinem Q-Anschluß ein Taskendsignal mit dem Pegel "0" und an seinem -Anschluß ein Statussignal mit dem Pegel "1" ausgegeben wird. Das Schreibtaktsignal des Synchronregisters 5 und das Trigger signal für den Flip-Flop 7 können separat vorgesehen wer den, um die Informationseinschreibetätigkeit in das Syn chronregister und die Ausgabeoperation eines Taskendsignals durch den Flip-Flop 7 unabhängig auszuführen. Das Task endsignal aus dem Anschluß Q wird zu jedem Synchronsier kreis 2₀ bis 2 _m eines entsprechenden Prozessors über die n te Taskendsignalleitung 8 geschickt. Das Statussignal aus dem Anschluß wird über die Statusleitung 9 in einen TEST-Anschluß des Prozessors l _n eingegeben, um die Ver arbeitung durch den Prozessor zu unterbrechen, bis der TEST-Eingang bzw. das entsprechende Eingangssignal den Pegel auf "0" ändert. Das im Synchronregister 5 gesetzte Signal und die Signale auf den Signalleitungen 8 werden jeweils in die entsprechenden Einheiten 0 bis m des Kom paratorkreises 6 eingegeben, so daß jede Einheit die ent sprechenden Signale auf dem Register 5 und der Signallei tung 8 empfängt. Der innere Aufbau des Komparatorkreises 6 ist in Fig. 2 dargestellt. Wenn der Wert im Synchronre gister "0" ist, wird ein Ausgang bzw. Ausgangssignal eines NAND-Gatters unabhängig vom Wert auf der Signalleitung 8 "1". Wenn sämtliche Werte auf den Taskendsignalleitungen 8 entsprechend den vorher im Synchronregister 5 gesetzten Bits "1" "0" werden, d. h. wenn bei diesem Beispiel die n te und (n + 1)te Taskendsignalleitung 8 "0" werden, ändert sich daher ein Ausgangssignal eines NAND-Gatters 18 auf den Pegel "0", so daß sich ein Triggersignal 10 auf den aktiven Pegel "0" ändert.

Auf dieses Triggersignal hin wird der Flip-Flop 7 vorein gestellt, um das Taskendsignal aus dem Anschluß Q auf den Pegel "1" und damit die n te Taskendsignalleitung 8 auf den Pegel "1" zu ändern. Das Triggersignal 10 aus dem Kompa ratorkreis 6 wird somit auf den Pegel "1" geändert. Gleich zeitig ändert das Statussignal aus dem Anschluß ebenfalls den Pegel auf "0" und damit der TEST-Eingang des Prozessors l _n den Pegel auf "0", was bewirkt, daß der Prozessor l _n wieder die Verarbeitung beginnt. Der Prozessor l _{n +} ₁ arbei tet auf dieselbe Weise wie oben, so daß die Prozessoren l _n und l _{n +} ₁ zu der Zeit synchronisiert sind, zu der beide Prozessoren die Taskverarbeitung abschließen.

Die synchrone Arbeitsablaufsequenz durch die erfindungs gemäße Synchronverarbeitung für Prozessoren ist oben be schrieben worden. Erfindungsgemäß wird nur der Schreib vorgang in das Synchronregister durch Software um einen Maschinenbefehl herum durchgeführt. Die weitere Verarbei tung wird unter Verwendung von Hardware ausgeführt, so daß ein Synchronverarbeitungsaufwand auf ein Minimum herab gesetzt werden kann. Des weiteren werden Prozessoren in eine Gruppe unter Verwendung lediglich eines einzigen Syn chronisierkreises für jeden Prozessor klassifiziert, so daß für die zu einer Gruppe gehörenden Prozessoren eine Syn chronverarbeitung ausgeführt werden kann. Dadurch, daß eine Anzahl von Synchronisierkreisen für jeden Prozessor vorge sehen wird, wird es des weiteren möglich, für Prozessoren mehrerer Gruppen eine Mehrfachsynchronverarbeitung aus zuführen. Die Klassifizierung von Prozessoren in eine Gruppe und die Mehrfachsynchronverarbeitung ergeben eine Flexibilität der Parallelverarbeitung, die eine außer ordentlich leistungsfähige Parallelverarbeitung wie einen Datenfluß an sich in einem Mehrprozessorsystem für allge meine Zwecke ermöglicht.

In Fig. 3 und 4 ist ein weiteres Ausführungsbeispiel der Erfindung dargestellt. Bei diesem Ausführungsbeispiel sind sämtliche Bits im Synchronregister 5 auf "1" gesetzt, um die Prozessoren als zu einer einzigen Gruppe gehörend zu behandeln. Ein solcher Fall wird als Ganz- oder Vollsyn chronisation bezeichnet. Der in Fig. 3 dargestellte Kreis wird dazu verwendet, die Vollsynchronisation für sämtliche Prozessoren auszuführen. In Fig. 4 ist ein Beispiel des in Fig. 3 dargestellten Komparatorkreises 6 gezeigt. Der Grundaufbau der Schaltung ist identisch wie bei dem in Fig. 1 dargestellten Ausführungsbeispiel. Die Vollsynchronisa tion ist dazu äquivalent, daß die durch den Komparatorkreis 6 zu vergleichenden Objekte sämtlich auf "1" gesetzt wer den. Wenn sämtliche Werte bei den Taskendsignalleitungen 8 "0" werden, ändert daher der Ausgang bzw. das Ausgangs signal des NAND-Gatters 18 den Pegel auf "0" und damit das Triggersignal 10 den Pegel auf aktive "0". Wenn lediglich die Vollsynchronisation beabsichtigt ist, kann das Syn chronregister 5 bei der Ausführung der Synchronverarbeitung für die Prozessoren fortgelassen werden.

In Fig. 5 ist dargestellt, wie die Parallelverarbeitungs steuerung und -kontrolle durch die erfindungsgemäße Syn chronvorrichtung zwischen Prozessoren durchgeführt wird. Es wird bezüglich der Figur angenommen, daß vier Prozessoren a bis d durch die erfindungsgemäße Synchronvorrichtung für Prozessoren so gesteuert werden, daß sie mit in der Figur nach unten erfolgendem Zeitablauf parallel verarbeitet werden. Zuerst werden durch die Prozessoren a und b zuge ordnete Tasks 1 und 2 bearbeitet. In gleicher Weise werden Tasks 3 und 4 durch die Prozessoren c und d bearbeitet. Die zugeordnete Tasks ausführenden Prozessoren sind in eine Gruppe klassifiziert, d. h. in diesem Fall bilden die Pro zessoren a und b eine Gruppe 11 und die Prozessoren c und d bilden eine Gruppe 12. Ein Tasks verbindender Pfeil mit durchgezogener Linie stellt eine Prozeß bzw. Arbeitsablauf und einen Datenfluß dar, die denselben Prozessor verwenden, während ein Pfeil mit strichpunktierter Linie einen Daten fluß von Tasks darstellt, die durch einen unterschiedlichen Prozessor in derselben Gruppe durchgeführt werden, d. h. einen Datentransfer (Übertragung) zwischen Prozessoren in derselben Gruppe. Zur Zeit t 1 und t 2 tritt das Erfordernis auf, Daten zwischen zwei Gruppen zu übertragen. Nach Syn chronverarbeitung durch die erfindungsgemäße Synchronvor richtung für Prozessoren werden die verarbeiteten Daten zwischen den Prozessoren ausgetauscht. Anschließend schreitet die Gruppe mit den Prozessoren a und b mit der Bearbeitung von Tasks 5 und 6 fort, während die Gruppe mit den Prozessoren c und d mit der Bearbeitung von Tasks 7 und 8 fortschreitet. Wie oben zeigt die Synchronverarbeitung durch die erfindungsgemäße Synchronvorrichtung an, welche Prozessoren in dieselbe Gruppe zur Bearbeitung der Tasks klassifiziert worden sind. Da zwischen unterschiedlichen Gruppen keine Datenübertragung auftritt, wird es möglich, jede Gruppe unabhängig und flexibel parallel zu verarbei ten, wodurch eine außerordentlich wirkungsvolle Parallel verarbeitung realisiert wird. Gruppen 13 und 14 umfassen dieselben Prozessoren wie diejenigen in den Gruppen 11 und 12 zur Durchführung von Taskverarbeitung und Synchronverar beitung zur Zeit t 3 und t 4, um anschließend eine Datenüber tragung zwischen Prozessoren zu bewirken. Zur Zeit t 5 wer den die Tasks 9 bis 12 einander zugeordnet, so daß eine Unabhängigkeit von Gruppen verschwindet. Nachdem einmal eine Synchronverarbeitung einer jeden Gruppe durchgeführt worden ist, werden in diesem Fall sämtliche Prozessoren unter Verwendung einer anderen Synchronvorrichtung für Prozessoren wieder synchronisiert. Es kann nämlich in Erwägung gezogen werden, daß eine Synchronverarbeitung zwischen Gruppen durch die andere Synchronvorrichtung für Prozessoren durchgeführt worden ist. Somit enthält die Gruppe 15 sämtliche Prozessoren. Anschließend wird bewirkt, daß die zugeordnete Tasks 13 bis 15 ausführenden Prozes soren a bis c eine Gruppe 16 bilden, während bewirkt wird, daß der einen Einzeltask 16 ausführende Prozessor d eine Gruppe 17 bildet. Zur Zeit t 6 und t 7 werden die Synchron verarbeitungen mit diesen umgeordneten Gruppen parallel durchgeführt. Wie soweit beschreiben worden ist, ermöglicht die Verwendung einer Synchronvorrichtung für Prozessoren auf vielfache Weise eine einfache Umgruppierung von Gruppen und eine flexiblere und außerordentlich wirksame Parallel verarbeitung.

Um einen feststehenden Job in der Form von unterteilten Tasks durch Mehrprozessorsysteme für allgemeine Zwecke zu verarbeiten, werden erfindungsgemäß Prozessoren zur Aus führung zugeordneter Tasks in eine Gruppe klassifiziert, um ein synchrones Verarbeitungsverfahren zur Synchronisation von Prozessoren in derselben Gruppe oder in unterschied lichen Gruppen zu übernehmen. Die Synchronvorrichtung für Prozessoren kann somit soweit wie möglich bis zu dem Ausmaß unter Verwendung von Hardware ausgestattet werden, daß eine Betätigung des Systems unter Verwendung eines Softwarepro gramms gestattet ist, wodurch der Softwareaufwand bei Synchronverarbeitung wirksam auf ein Minimum herabgesetzt wird.

Die Erfindung läßt sich wie folgt zusammenfassen. Sie betrifft eine Synchronvorrichtung zur Synchronisation einer Anzahl von Prozessoren und umfaßt ein Register 5 zum Speichern von Informationen betreffend eine Gruppe von Pro zessoren, die eine Parallelverarbeitung für zugeordnete Tasks ausführen, eine Einheit 7 zur Aktivierung der Task endinformation eines Prozessors, einen Komparator 6 zum Vergleichen der in dem zur Gruppe gehörigen Register ge speicherten Information mit der Taskendinformation um zu überprüfen, ob eine Synchronisation in der Gruppe beendet worden ist, eine Signalleitung n zur Übertragung der Task endinformation zu dem Komparator und eine Einheit 9 zur Übertragung eines Vergleichsergebnisses durch den Kompa rator zum Prozessor.

Claims

1. Synchronisiervorrichtung zur Synchronisation mehrerer Prozessoren, gekennzeichnet durch

- eine Speichereinrichtung (5) zum Speichern von Informa tionen betreffend eine Gruppe von Prozessoren, die eine Parallelverarbeitung für zugeordnete Tasks ausführen,
- eine Einrichtung (7) zur Aktivierung der Taskendinfor mation eines Prozessors,
- eine Vergleichseinrichtung (6) zum Vergleichen der in der zu der Gruppe gehörenden Speichereinrichtung ge speicherten Information mit der Taskendinformation, um zu überprüfen, ob die Synchronisation in der Gruppe abgeschlossen worden ist,
- eine Signalleitung (n) zum Übertragen der Taskendinfor mation zur Vergleichseinrichtung (6) und
- eine Übertragungseinrichtung (9) zur Übertragung des Vergleichsergebnisses der Vergleichseinrichtung (6) zum betreffenden Prozessor.

2. Synchronisiervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichereinrichtung (5) ein Synchronregister zur Speicherung von Bitinformationen für jeden Prozessor ist.

3. Synchronisiervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die in der Speichereinrich tung (5) gespeicherte Bitinformation eine Information zur Entscheidung ist, ob ein Prozessor zur betreffenden Gruppe gehört.

4. Synchronisiervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Vergleichseinrichtung (6) die Taskendinformation für jeden Prozessor mit einer entsprechenden Bitinformation in der Speichereinrich tung (5) vergleicht.

5. Synchronisiervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Anzahl von Synchronein richtungen umfassend die Speichereinrichtung (5), die Vergleichseinrichtung (6), die Einrichtung (7) zur Er zeugung der Taskendinformation, die Signalleitung (n) und die Übertragungseinrichtung (9) unabhängig vonein ander vorgesehen ist.

6. Synchronisiervorrichtung nach Anspruch 5, dadurch gekenn zeichnet, daß die Synchroneinrichtungen Prozessoren in einer gleichen Gruppe oder in unterschiedlichen Gruppen synchronisieren.

7. Synchronisiervorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß

- die Speichereinrichtung (5) ein Synchronregister ist,
- die Einrichtung (7) zur Aktivierung der Taskendinforma tion ein Flip-Flop ist, das dann, wenn ein Wert im Synchronregister gesetzt wird, oder zu einem späteren Zeitpunkt getriggert wird,
- die Signalleitung (n) den Zustand des Flip-Flops zu jedem Prozessor übermittelt, und
- die Vergleichseinrichtung (6) die Information über den Zustand des Flip-Flops mit der im Synchronregister ge speicherten Information vergleicht.