JP3285629B2 - 同期処理方法及び同期処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプロセッサが同
期をとりながら処理を実行する同期処理方法及び同期処
理装置に関する。

【０００２】

【従来の技術】近年、コンピュータシステムの高速化や
大容量化が要求されるに伴って、複数のプロセッサに処
理を分散させる分散処理技術が必要となってきた。

【０００３】そこで、プロセッサを多数接続し、各プロ
セッサが処理を並列的に行なうマルチプロセッサシステ
ムが提供されている。このマルチプロセッサシステム
は、各プロセッサが通信手段を介して互いに通信を行
い、各プロセッサが並列に動作してプロセッサ全体であ
るまとまった処理を実行する。これによれば、１つの仕
事に対する処理の高速化を図ることができる。

【０００４】また、マルチプロセッサシステムにおいて
は、並列処理を行う各々のプロセッサが複数のフェーズ
からなる処理を同期しながら実行しなければならない場
合がある。この同期処理は次の動作により行われる。ま
ず、処理を早く終了したプロセッサが同期待ち状態に到
達したことを検出する。次に、処理を早く終了したプロ
セッサは他の同期をとるべきプロセッサの処理が終了す
るのを待つ。すなわち、同期をとるべき他の全てのプロ
セッサが同期待ち状態に到達するのを待つ。そして、全
てのプロセッサが同期待ち状態に到達したことを検出し
たとき、全てのプロセッサが次の処理を行う。

【０００５】このような同期処理は、各々のプロセッサ
に設けられた同期処理部で行われる。この同期処理部
は、同期状態レジスタ、同期受信部、同期検出部を有し
ている。

【０００６】まず、処理を最も早く終了したプロセッサ
は自己の同期状態レジスタに、プロセッサが同期待ち状
態に到達したことを示す同期状態情報（例えば”１”）
をセットする。そして、通信手段を介して他の全てのプ
ロセッサにその同期状態情報を送出し、他の全てのプロ
セッサ内の同期受信部にその同期状態情報をセットす
る。次に処理を終了したプロセッサは、自己の同期状態
レジスタに同期状態情報をセットし、他の全てのプロセ
ッサにその同期状態情報を送出する。さらに、他の全て
のプロセッサ内の同期受信部にその同期状態情報をセッ
トする。

【０００７】そして、最後に処理を終了したプロセッサ
が同期状態情報をセットし、他の全てのプロセッサ内の
同期受信部にその同期状態情報をセットする。ここで、
同期検出部が、同期受信部にセットされたプロセッサ数
分の同期状態情報を検出すると、全てのプロセッサは同
期したとみなして次の処理に移行する。

【０００８】

【発明が解決しようとする課題】しかしながら、従来の
同期処理部は、１組の同期状態レジスタ、同期受信部、
同期検出部を設けていたため、１つのプロセッサで１つ
のプロセス（１つのプログラム）しか実行することがで
きなかった。また、従来の同期処理部では、複数のプロ
セッサの内、あるプログラムに同期すべきいくつかのプ
ロセッサを割り当てかつ別のプログラムに同期すべき残
りのプロセッサを割り当てることができなかった。この
ため、複数の並列処理プログラムを効率良く実行するこ
とができなかった。

【０００９】本発明は、このような点に鑑みてなされた
もので、その目的とするところは、複数の並列処理プロ
グラムを効率良く実行することのできる同期処理方法及
び同期処理装置を提供することにある。

【００１０】

【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するために下記の構成とした。図１は本
発明に係る同期処理装置の原理図である。図２は本発明
に係る同期処理方法の原理フローである。

【００１１】図１に示すように同期処理装置は、処理を
実行する複数の処理手段１、複数の処理手段１の間で相
互に情報を転送する通信手段２を備え、各々の処理手段
１が同期をとって処理を実行する。各々の処理手段１
は、同期組記憶手段１１、同期状態記憶手段１２、記憶
制御手段８ａ、同期判定手段１３、処理移行手段８を有
する。同期組記憶手段１１は複数の処理手段１でいくつ
かのプログラムを処理するためにプログラム毎に同期を
とるべき処理手段の組み合わせを示す同期組情報を記憶
する。

【００１２】同期状態記憶手段１２は自己の処理手段が
処理を終了したときに同期待ち状態に至ったことを示す
同期状態情報を記憶する。記憶制御手段８ａは同期状態
記憶手段１２に同期状態情報を記憶させると共に同期状
態情報を他の全ての処理手段に送出する。

【００１３】同期判定手段１３は同期組記憶手段１１に
記憶された同期組情報に基づき同期組情報により示され
る全ての処理手段から同期状態情報を受信したか否かを
判定する。

【００１４】処理移行手段８は同期判定手段１３が同期
組情報により示される全ての処理手段１から同期状態情
報を受信したと判定した場合、その同期組情報により示
される全ての処理手段に対してその同期組情報に対応す
るプログラムの次の処理に移行させる。

【００１５】このような装置で実現される同期処理方法
は、複数の処理手段の間で相互に情報を転送することに
より各々の処理手段が同期をとって処理を実行する。同
期組記憶ステップ１０１は、複数の処理手段でいくつか
のプログラムを処理するためにプログラム毎に同期をと
るべき処理手段の組み合わせを示す同期組情報を記憶す
る。

【００１６】同期状態記憶ステップ１０２は自己の処理
手段が処理を終了したときに同期待ち状態に至ったこと
を示す同期状態情報を記憶する。情報送出ステップ１０
３は同期状態情報を他の全ての処理手段に送出する。

【００１７】同期判定ステップ１０４は前記同期組情報
に基づき同期組情報により示される全ての処理手段から
同期状態情報を受信したか否かを判定する。処理移行ス
テップ１０５は、同期組情報により示される全ての処理
手段から同期状態情報が受信された場合、その同期組情
報により示される全ての処理手段に対してその同期組情
報に対応するプログラムの次の処理に移行させる。

【００１８】ここで、より望ましくは以下のようにする
とよい。処理手段は、例えばプロセッサであり、通信手
段は例えばネットワークである。記憶制御手段８ａは同
期状態記憶手段１２に対して処理毎に同期状態情報”
１”と同期状態情報”０”とを交互に繰り返し記憶する
ようにする。同期状態記憶手段１２は１ビット長のレジ
スタを用いるとよい。

【００１９】記憶制御手段８ａは同期組記憶手段１１に
同期組情報を記憶させるようにする。また、記憶制御手
段８ａと処理移行制御手段８とは複数の命令を実行する
命令処理部に設けてもよい。

【００２０】全ての処理手段から送出されてくる同期状
態情報を受信してこれらの同期状態情報を同期判定手段
１３に出力する同期受信部１５を設けるようにする。同
期受信部１５は、複数の処理手段の数に対応したビット
数のレジスタであってもよく、このレジスタは同期状態
情報を受信するとその同期状態情報を複数の処理手段に
対応付けたビット列に記憶するようにする。

【００２１】同期判定手段１３は同期受信部１５からの
同期状態情報と同期組記憶手段１１からの同期組情報と
を論理演算してその同期組情報により示される全ての処
理手段から同期状態情報を受信したか否かを判定する論
理演算回路を含むように構成する。

【００２２】同期組記憶手段１１は複数の処理手段の数
に対応したビット数のレジスタであり、このレジスタは
複数の処理手段に対応付けたビット列の内、同期組情報
により示される同期をとるべき全ての処理手段に対応す
るビット列に同期状態情報”１”を記憶するようにす
る。

【００２３】処理移行手段８は同期判定手段１３が同期
組情報により示される全ての処理手段から同期状態情報
を受信したか否かを示すための同期表示情報を記憶する
同期表示レジスタ１４を設けるようにする。

【００２４】同期組記憶手段１１は、同期組情報により
示される全ての処理手段の数に対応したビット数のレジ
スタ１６であり、さらに、このレジスタ１６を各々の処
理手段１に割り付けるための制御レジスタ１７を設ける
ようにする。

【００２５】制御レジスタ１７は１ビットのレジスタで
あり、２つのプログラムの処理を実行するために制御情
報”１”と”０”とにより２組の同期をとるべき処理手
段を割り付けるようにする。

【００２６】同期受信部１５は、各々の処理手段１に情
報を放送するための放送線における情報のパリティエラ
ーを検出するパリティエラー検出部２０を設ける。パリ
ティエラー検出部２０が１ビットエラーを検出したとき
には、処理手段１はプログラムの処理を中断せずに処理
を続行するようにする。なお、１ビットエラーを検出し
た後に更に１ビットエラーを検出した場合には、処理手
段を中断するようにする。

【００２７】また、第２の発明の同期処理装置は以下の
ように構成される。各々の処理手段１は、複数の同期状
態記憶手段１２、記憶制御手段８ａ、複数の同期判定手
段１３、処理移行手段８を有する。複数の同期状態記憶
手段１２は複数のプログラムに対応して設けられると共
に自己の処理手段が処理を終了したときに同期待ち状態
に至ったことを示す同期状態情報を夫々に記憶する。

【００２８】記憶制御手段８ａは複数の同期状態記憶手
段１２の各々に対して同期状態情報を記憶させると共に
同期状態情報を全ての処理手段に送出する。複数の同期
判定手段１３は前記複数の同期状態記憶手段１２に対応
して設けられると共に夫々が他の全ての処理手段から同
期状態情報を受信したか否かを判定する。

【００２９】処理移行手段８は複数の同期判定手段１３
のいずれか１つの同期判定手段がその同期判定手段に対
応する全ての同期状態記憶手段１２から同期状態情報を
受信したと判定した場合、全ての処理手段に対してその
同期判定手段１３に対応するプログラムの次の処理に移
行させる。

【００３０】また、第２の発明において、複数の同期状
態記憶手段１２と複数の同期判定手段１３とに複数のプ
ログラムの同期処理又は１つのプログラムの同期処理の
いずれかを行わせるかを選択する選択手段１８を設ける
ようにする。

【００３１】第２の発明において、前記選択手段１８
は、記憶制御手段８ａにより制御されるレジスタであっ
てもよい。第２の発明において、全ての処理手段から送
出されてくる同期状態情報を受信してこれらの同期状態
情報を複数の同期判定手段１３に出力する複数の同期受
信部１５を設けるようにする。

【００３２】第２の発明において、複数の同期受信部１
５に対応して同期状態情報を送出するための複数の同期
放送線を設け、複数のプログラムを処理するときには各
々の放送線を放送線に対応する同期受信部に接続し、１
つのプログラムを処理するときには各々の放送線を１つ
の同期受信部に接続するモード回路１９を設けるように
する。

【００３３】

【作用】本発明によれば、複数の処理手段でいくつかの
プログラムを処理するためにプログラム毎に同期をとる
べき処理手段の組み合わせを示す同期組情報を記憶す
る。そして、自己の処理手段が処理を終了したときに同
期待ち状態に至ったことを示す同期状態情報を記憶し、
同期状態情報を他の全ての処理手段に送出する。

【００３４】次に、同期組情報に基づき同期組情報によ
り示される全ての処理手段から同期状態情報を受信した
か否かを判定する。さらに、同期組情報により示される
全ての処理手段から同期状態情報が受信された場合、そ
の同期組情報により示される全ての処理手段に対してそ
の同期組情報に対応するプログラムの次の処理に移行さ
せる。

【００３５】すなわち、同期組情報によりプログラム毎
の同期をとるべき処理手段の組み合わせが指定できるの
で、複数の処理手段でいくつかの複数ユーザの並列処理
プログラムを効率良く実行できる。

【００３６】

【実施例】以下、本発明の具体的な実施例を説明する。
図３は本発明にかかる同期処理装置の実施例１を示す構
成ブロック図であり、図４はプロセッサの構成ブロック
図である。 ＜実施例１の構成＞同期処理装置には、命令を実行する
複数のプロセッサ１−０〜１−ｎが設けられている。ま
た、同期処理装置には、この複数のプロセッサ１−０〜
１−ｎを相互に接続するとともに相互のプロセッサ１に
データ及び情報を送受信するネットワーク２が設けられ
ている。

【００３７】ネットワーク２は、転送ネットワーク部２
１、同期放送部２２を有している。転送ネットワーク部
２１は、各々のプロセッサ１−０〜１−ｎに設けられた
データ転送部に転送する。同期放送部２２は、各々のプ
ロセッサ１−０〜１−ｎの同期の状態を他のプロセッサ
の同期処理部１０に放送する。

【００３８】各々のプロセッサ１ａ〜１ｎは、図４に示
すように、主記憶装置７、命令処理部８、データ転送部
９、同期処理部１０を有している。主記憶装置７は、複
数の命令からなるプログラムとデータとを記憶してい
る。命令処理部８は、主記憶装置７に接続され、主記憶
装置７のプログラムから命令を取り出してその命令を実
行する。

【００３９】データ転送部９は、主記憶装置７、命令処
理部８、転送ネットワーク部２１に接続され、主記憶装
置７と転送ネッワーク部２１との間でデータの転送を行
う。図５は同期処理部１０の構成ブロック図である。図
５において、同期処理部１０は、命令処理部８、同期放
送部２２に接続され、各々のプロセッサに対して同期処
理を行う。

【００４０】この同期処理部１０は、同期状態レジスタ
１２、同期マスクレジスタ１１、同期受信部１５、同期
検出部１３、同期表示レジスタ１４を有している。同期
状態レジスタ１２は、命令処理部８からアクセスされ、
他のプロセッサと同期をとるべき同期待ち状態に至った
ことを示す同期状態情報を記憶する１ビット長のレジス
タである。同期状態レジスタ１２は、自己の処理を終了
することにより他のプロセッサと同期をとるべき状態に
達したときプログラムによって例えば同期状態情報”
１”を記憶する。

【００４１】同期マスクレジスタ１１は、命令処理部８
によりアクセスされ、同期組情報を記憶するｎビット長
のレジスタである。ここで、ｎはプロセッサの台数であ
る。この同期マスクレジスタ１１は、自己のプロセッサ
と同期をとるべき他のプロセッサに対しては例えば同期
組情報”１”を記憶し、自己のプロセッサと同期をとる
べきでない他のプロセッサに対しては同期組情報”０”
を記憶する。

【００４２】同期受信部１５は、同期放送部２２に接続
され、同期放送部２２から放送されてくる他のプロセッ
サ内の同期状態レジスタ１２の同期状態情報を受信し、
この同期状態情報を保持するレジスタである。

【００４３】同期マスクレジスタ１１と同期受信部１５
とには同期検出部１３が接続される。この同期検出部１
３は、同期状態情報が全て”１”である状態と同期状態
情報が全て”０”である状態を検出する組合わせ回路で
ある。同期検出部１３は、同期マスクレジスタ１１の同
期組情報が”１”となっているプロセッサに対応する同
期状態情報が全て”１”であって、かつ同期表示レジス
タ１４の情報が”０”である場合に同期表示レジスタ１
４にセット信号を送出する。

【００４４】また、同期検出部１３は、同期マスクレジ
スタ１１の同期組情報が”１”となっているプロセッサ
に対応する同期状態情報が全て”０”であって、かつ同
期表示レジスタ１４の情報が”１”である場合に同期表
示レジスタ１４にリセット信号を送出する。

【００４５】同期表示レジスタ１４は、対象としている
全てのプロセッサの同期状態を表示する１ビット長のレ
ジスタであり、命令処理部８からアクセスされ、かつ同
期検出部１３からもセット又はリセットされる。

【００４６】図６は同期マスクレジスタの構成例を示す
図である。図６に示すようにビット列ｉがプロセッサｉ
に対応している。 ＜実施例１の動作＞次に、このように構成された同期処
理装置により実現される同期処理方法を説明する。ここ
では、例えば、プログラムＡ，プログラムＢの２つの異
なるユーザの並列プログラムが同期をとりながら実行さ
れる処理を以下に説明する。図７は２プログラムＡ，Ｂ
を動作した時の同期マスクレジスタの内容を示す図であ
る。図８はプログラムＡの処理を示すフローである。

【００４７】図７に示すようにプロセッサは例えばプロ
セッサ１−０〜１−７の８台とする。プログラムＡはプ
ロセッサ１−０，１−１，１−３，１−４，１−５で実
行され、プログラムＢはプロセッサ１−２，１−６，１
−７で実行されるものする。

【００４８】まず、プログラムＡでプロセッサ１−０，
１−１，１−３，１−４，１−５が同期をとって実行す
るに先立って、プロセッサ１−０，１−１，１−３，１
−４，１−５にそれぞれ有する同期マスクレジスタ１１
に同期組情報として８ビットパターン”11011100”を設
定する（ステップ１０１）。

【００４９】また、プログラムＡでプロセッサ１−０，
１−１，１−３，１−４，１−５が同期をとって実行す
るに先立って、各々のプロセッサの同期状態レジスタ１
２の同期状態情報及び同期表示レジスタの１４の情報
は、”０”に設定する。

【００５０】次に、プロセッサ１−０，１−１，１−
３，１−４，１−５が処理ｋの実行を開始する（ステッ
プ１０２）。ここで、ｋは最初は１であるが、処理を繰
り返す場合には、値をインクリメントする。

【００５１】プログラムＡが実行されている各々のプロ
セッサ１−０，１−１，１−３，１−４，１−５は、プ
ログラムＡにおいて、自己のプロセッサが処理を終了し
て、プロセッサ間で同期をとるべき状態に到達すると、
命令処理部８は同期状態レジスタ１２の同期状態情報
に”１”を設定する（ステップ１０３）。

【００５２】同期状態レジスタ１２の同期状態情報”
１”は、命令処理部８の制御の下にネットワーク２上の
同期放送部２２に送出され（ステップ１０４）、同期状
態情報”１”が同期放送部２２から他の全てのプロセッ
サに放送される。各々のプロセッサの同期受信部１５
は、全てのプロセッサの同期状態レジスタ１２の同期状
態情報”１”を受信する。そして、同期検出部１３は同
期受信部１５の同期状態情報と同期マスクレジスタ１１
の同期組情報との論理演算を行うことにより同期を検出
する（ステップ１０５）。ここで、同期が検出できない
場合には、同期状態情報の受信を待つ（ステップ１０
６）。このとき、プログラムＡを実行している各々のプ
ロセッサの命令処理部８は、既に同期状態レジスタ１２
に”１”を設定しており、他のプロセッサとの同期で不
要な処理が残存している場合には、その処理を実行す
る。

【００５３】そして、命令処理部８は同期表示レジスタ
１４を監視し、同期表示レジスタ１４の情報に１がセッ
トされているか否かを判断する（ステップ１０７）。こ
こで、同期表示レジスタ１４の情報に１がセットされて
いない場合には、情報が１となるのを待つ（ステップ１
０６）。

【００５４】次に、同期組情報により示される全てのプ
ロセッサから同期情報を受信したときには同期表示レジ
スタ１４の情報が”１”となるが、その動作を以下に説
明する。

【００５５】図９は同期表示レジスタに”１”を設定す
るための同期検出部の構成ブロック図である。図８にお
いて、オア回路８１−０〜８１−（ｎ−１）、ノット回
路８２−０〜８２−（ｎ−１）、ノット回路８３、アン
ド回路８４が設けられる。

【００５６】同期受信部１５から出力されるプロセッサ
１−０〜１−ｎ−１の同期状態情報が対応するオア回路
８１−０〜８１−（ｎ−１）に入力される。例えば、オ
ア回路８１−１には、同期受信部１５からプロセッサ１
−１の同期状態情報が入力される。

【００５７】同期マスクレジスタ１１から出力されるビ
ット０〜ビットｎ−１までの同期組情報”11011100”が
対応するノット回路８２−０〜８２−（ｎ−１）に入力
される。また、ノット回路８３に表示レジスタ１４から
の情報”０”が入力される。

【００５８】そして、この実施例に示す８つのプロセッ
サでは、プロセッサ１−０，１−１，１−３，１−４，
１−５の同期状態情報が全て”１”となった場合に（他
のプロセッサの状態とは無関係）同期表示レジスタ１４
に”１”がセットされる。例えば、同期受信部１５から
のプロセッサ１−０の同期状態情報が”１”でマスクレ
ジスタ１１の同期組情報が”１”のときにはオア回路８
１−０の出力は１であり、また、同期受信部１５からの
プロセッサ１−２の同期状態情報が”０”であっても同
期マスクレジスタ１１の同期組情報が”０”のときに
は、オア回路８１−２の出力は１である。

【００５９】従って、プロセッサ１−０，１−１，１−
３，１−４，１−５の同期状態情報が全て”１”となっ
た場合には、全てのオア回路の出力は”１”となり、ア
ンド回路８４の出力は”１”となるので、同期表示レジ
スタ１４に”１”がセットされる。

【００６０】次に、同期表示レジスタ１４の情報が”
１”となると、命令処理部８はプログラムＡに関連する
全てのプロセッサ１−０，１−１，１−３，１−４，１
−５が同期状態に到達したと認識して、引き続いて次の
処理ｋ＋１を続行する（ステップ１０８）。

【００６１】次に、命令処理部８はプログラムＡについ
て、プロセッサ間の同期をとるべき状態に到達すると、
同期状態レジスタ１２に”０”をセットする（ステップ
１０９）。同期状態レジスタ１２の同期状態情報”０”
はネットワーク２上の同期放送部２２に送出され（ステ
ップ１１０）、同期状態情報”０”が同期放送部２２か
ら他の全てのプロセッサに放送される。各々のプロセッ
サの同期受信部１５は、全てのプロセッサの同期状態レ
ジスタ１２の同期状態情報”０”を受信する。そして、
同期検出部１３は同期受信部１５の同期状態情報と同期
マスクレジスタ１１の同期組情報との論理演算を行うこ
とにより同期を検出する（ステップ１１１）。ここで、
同期が検出できない場合には、同期状態情報の受信を待
つ（ステップ１１２）。このとき、プログラムＡを実行
している各々のプロセッサの命令処理部８は、既に同期
状態レジスタ１２に”０”を設定しており、他のプロセ
ッサとの同期で不要な処理が残存している場合には、そ
の処理を実行する。

【００６２】そして、命令処理部８は同期表示レジスタ
１４を監視し、同期表示レジスタ１４の情報に０がセッ
トされているか否かを判断する（ステップ１１３）。こ
こで、同期表示レジスタ１４の情報に０がセットされて
いない場合には、情報が０となるのを待つ（ステップ１
１４）。

【００６３】次に、同期組情報により示される全てのプ
ロセッサから同期情報を受信したときには同期表示レジ
スタ１４の情報が”０”となるが、その動作を以下に説
明する。

【００６４】図１０は同期表示レジスタに”０”を設定
するための同期検出部の構成ブロック図である。図１０
において、アンド回路８５−０〜８５−（ｎ−１）、ノ
ット回路８６、オア回路８７、ノット回路８８が設けら
れる。

【００６５】同期受信部１５から出力されるプロセッサ
１−０〜１−ｎ−１の同期状態情報が対応するアンド回
路８５−０〜８５−（ｎ−１）に入力される。同期マス
クレジスタ１１から出力されるビット０〜ビットｎ−１
までの同期組情報”11011100”が対応するアンド回路８
５−０〜８５−（ｎ−１）に入力される。また、ノット
回路８６に同期表示レジスタ１４からの情報”１”が入
力される。

【００６６】そして、この実施例に示す８つのプロセッ
サでは、プロセッサ１−０，１−１，１−３，１−４，
１−５の同期状態情報が全て”０”となった場合には、
オア回路８７の出力は”１”となり、ノット回路８８の
出力は”０”となるので、同期表示レジスタ１４に”
０”がセットされる。

【００６７】次に、同期表示レジスタ１４の情報が”
０”となると、命令処理部８は、プログラムＡに関連す
る全てのプロセッサ１−０，１−１，１−３，１−４，
１−５が同期状態に到達したと認識して、引続き次の処
理を進む。なお、このときに、このときに処理が全て終
了したか否かを判定する（ステップ１１４）。ここで、
処理が全て終了していない場合には、ステップ１０１に
戻り、ステップ１０１〜１１４までの処理を行う。

【００６８】このようして、同期状態情報”１”による
同期と同期状態情報”０”による同期とを繰り返して並
列に処理を進めてゆく。一方、以上のプログラムＡの動
作とは全く独立にプログラムＢが割り付けられたプロセ
ッサ１−２，１−６，１−７における同期マスクレジス
タ１２には同期組情報としてビットパターン”0010001
1”が設定されている。プログラムＢも、図８に示す処
理フローに従って、プログラムＡと同様に同期状態情
報”１”による同期と同期状態情報”０”による同期が
とられながら並列に処理が進められてゆく。このように
プログラムＡとプログラムＢとは全く独立に同期処理を
繰り返しながら効率的に処理を進めてゆくことができ
る。

【００６９】このようにプログラム毎に、同期をとるべ
きプロセッサの組み合わせを示す同期組情報を記憶する
同期マスクレジスタを設けたので、プロセッサ台数より
も少ない複数ユーザの並列処理プログラムを効率良く実
行することができる。 ＜実施例２＞次に、本発明の実施例２について説明す
る。実施例２が実施例１に対して特徴とするところは、
同期処理部の構成を変更した点にある。同期処理部以外
の構成は実施例１と同一構成であるので、実施例１に示
す部分と同一部分は同一符号を付し、その詳細は省略す
る。

【００７０】図１１は実施例２における同期処理部１０
ｂの構成ブロック図である。図１１において、同期マス
クレジスタ１６は、命令処理部８からアクセスされ、プ
ロセッサの数の半分の数に対応したビット長のレジスタ
であり、当該プロセッサと同期すべきプロセッサを指定
する。実施例２では、例えばプロセッサの数が８である
ので、同期マスクレジスタ１６の数は４ビット長のレジ
スタとする。

【００７１】同期マスク制御レジスタ１７は、命令処理
部からアクセスされる１ビット長のレジスタであり、同
期マスクレジスタ１６をどのプロセッサに割り付けるか
を指定するための情報を記憶する。 ＜実施例２の動作＞次に、このように構成された同期処
理装置により実現される同期処理方法について説明す
る。ここでは、プログラムＡ，プログラムＢの２つの異
なるユーザの並列プログラムが同期をとりながら実行さ
れる処理を以下に説明する。図１２は２プログラムＡ，
Ｂを動作した時の同期マスクレジスタの内容を示す図で
ある。図１３はプログラムＡの処理を示すフローであ
る。

【００７２】図１２に示すようにプロセッサは例えばプ
ロセッサ１−０〜１−７の８台とする。プログラムＡは
プロセッサ１−０，１−１，１−２，１−３の内、同期
組情報"1110"によりプロセッサ１−０，１−１，１−２
で実行され、プログラムＢはプロセッサ１−４，１−
５，１−６，１−７の内、同期組情報"0111"によりプロ
セッサ１−５，１−６，１−７で実行されるものとす
る。

【００７３】まず、プログラムＡでプロセッサ１−０，
１−１，１−２，１−３が同期をとった実行するに先立
って、プロセッサ１−０，１−１，１−２，１−３にそ
れぞれ有する同期マスクレジスタ１６に同期組情報とし
てビットパターン”1110”を設定し、同期マスク制御レ
ジスタ１７に”０”を設定する（ステップ２０１）。

【００７４】同期マスク制御レジスタ１７に”０”を設
定することにより、同期マスクレジスタ１６の４ビット
がプロセッサ１−０，１−１，１−２，１−３に対応す
ることができる。

【００７５】また、プログラムＡでプロセッサ１−０，
１−１，１−２，１−３が同期をとって実行するに先立
って、各々のプロセッサの同期状態レジスタ１２及び同
期表示レジスタ１４の値は、いずれも”０”に設定す
る。

【００７６】次に、プロセッサ１−０，１−１，１−
２，１−３が処理ｋの実行を開始する（ステップ２０
２）。プログラムＡが実行されている各々のプロセッサ
１−０，１−１，１−２，１−３は、プログラムＡ上で
同期をとるべき状態に到達すると、同期状態レジスタ１
２に”１”を設定する（ステップ２０３）。

【００７７】同期状態レジスタ１２の同期状態情報”
１”はネットワーク２上の同期放送部２２に送出され
（ステップ２０４）、同期状態情報”１”が同期放送部
２２から他の全てのプロセッサに放送される。各々のプ
ロセッサの同期受信部１５は、全てのプロセッサの同期
状態レジスタ１２の同期状態情報”１”を受信する。そ
して、同期検出部１３は同期受信部１５の同期状態情報
と同期マスクレジスタ１６の同期組情報との論理演算を
行うことにより同期を検出する（ステップ２０５）。こ
こで、同期が検出できない場合には、同期状態情報の受
信を待つ（ステップ２０６）。このとき、プログラムＡ
を実行している各々のプロセッサの命令処理部８は、既
に同期状態レジスタ１２に”１”を設定しており、他の
プロセッサとの同期で不要な処理が残存している場合に
は、その処理を実行する。

【００７８】そして、命令処理部８は同期表示レジスタ
１４を監視し、同期表示レジスタ１４の情報に１がセッ
トされているか否かを判断する（ステップ２０７）。こ
こで、同期表示レジスタ１４の情報に１がセットされて
いない場合には、情報が１となるのを待つ（ステップ２
０６）。

【００７９】次に、同期組情報により示される全てのプ
ロセッサから同期情報を受信したときには同期表示レジ
スタ１４の情報が”１”となるが、その動作は図９に示
すものと同一である。

【００８０】そして、この実施例に示す８つのプロセッ
サでは、プロセッサ１−０，１−１，１−２の同期状態
情報が全て”１”となった場合に同期表示レジスタ１４
に”１”がセットされる。

【００８１】同期表示レジスタ１４の情報が”１”とな
ると、プログラムＡに関連する全てのプロセッサ１−
０，１−１，１−２，１−３が同期状態に到達したと認
識する。ここでは、プロセッサ１−３に対応する同期マ
スクレジスタの同期組情報が”０”であるため、プロセ
ッサ１−３の同期に関係なく同期がとれたと認識する。
そして、引続き次の処理ｋ＋１を続行する（ステップ２
０８）。

【００８２】プログラムＡはプロセッサ間の同期が必要
な時刻に到達すると、同期状態レジスタ１２に”０”を
セットする（ステップ２０９）。同期状態レジスタ１２
の同期状態情報”０”はネットワーク２上の同期放送部
２２に送出され（ステップ２１０）、同期状態情報”
０”が同期放送部２２から他の全てのプロセッサに放送
される。各々のプロセッサの同期受信部１５は、全ての
プロセッサの同期状態レジスタ１２の同期状態情報”
０”を受信する。そして、同期検出部１３は同期受信部
１５の同期状態情報と同期マスクレジスタ１６の同期組
情報との論理演算を行うことにより同期を検出する（ス
テップ２１１）。ここで、同期が検出できない場合に
は、同期状態情報の受信を待つ（ステップ２１２）。こ
のとき、プログラムＡを実行している各々のプロセッサ
の命令処理部８は、既に同期状態レジスタ１２に”０”
を設定しており、他のプロセッサとの同期で不要な処理
が残存している場合には、その処理を実行する。

【００８３】そして、命令処理部８は同期表示レジスタ
１４を監視し、同期表示レジスタ１４の情報に０がセッ
トされているか否かを判断する（ステップ２１３）。こ
こで、同期表示レジスタ１４の情報に０がセットされて
いない場合には、情報が０となるのを待つ（ステップ２
１２）。

【００８４】次に、同期組情報により示される全てのプ
ロセッサから同期情報を受信したときには同期表示レジ
スタ１４の情報が”０”となるが、その動作は図１０に
示すものと同一である。

【００８５】同期表示レジスタ１４の値が”０”となる
と、プログラムＡに関連する全てのプロセッサ１−０，
１−１，１−２，１−３が同期状態に到達したと認識し
て、引続き次の処理を進むわけであるが、このときに処
理が全て終了したか否かを判定する（ステップ２１
４）。ここで、処理が全て終了していない場合には、ス
テップ２０１に戻り、ステップ２０１〜２１４までの処
理を行う。

【００８６】このようして、同期状態情報”１”による
同期と同期状態情報”０”による同期とを繰り返して並
列に処理を進めてゆく。一方、以上のプログラムＡの動
作とは全く独立にプログラムＢが割り付けられたプロセ
ッサ１−４，１−５，１−６，１−７における同期マス
クレジスタ１６には同期組情報”0111”が設定され、同
期マスク制御レジスタ１７にはビットパターン”１”が
設定されている。同期マスク制御レジスタ１７に”１”
を設定することにより、同期マスクレジスタ１６の４ビ
ットがプロセッサ１−４，１−５，１−６，１−７に対
応することができる。プログラムＢも、プログラムＡと
同様に同期フラグ”１”による同期と同期フラグ”０”
による同期がとられながら並列に処理が進められてゆ
く。

【００８７】このようにプログラムＡとプログラムＢと
は全く独立に同期処理を繰り返しながら効率的に処理を
進めてゆくことができる。このようにプロセッサ間で同
期を行う同期処理装置において、同期すべきプロセッサ
の組み合わせを指定するための同期マスクレジスタ１６
を、プロセッサの台数よりも少なく設け、同期マスクレ
ジスタを同期マスク制御レジスタにより制御するので、
プロセッサ台数よりも少ない同期マスクレジスタにより
複数ユーザの並列処理プログラムを効率良く実行するこ
とができる。

【００８８】また、２つ以上のプログラムを並列に実行
する場合には、次のようにすればよい。例えば図１４に
示すように３つのプログラムを並列処理する場合には、
同期マスク制御レジスタに２ビット長レジスタを用
い、"00","01","10"の２ビット情報を記憶する。同期マ
スク制御レジスタはプロセッサ１−０〜１−３の同期マ
スクレジスタに"00"を割り付け、プロセッサ１−４〜１
−７の同期マスクレジスタに"01"を割り付け、プロセッ
サ１−８〜１−１１の同期マスクレジスタに"10"を割り
付ける。これにより、３つのプログラムを並列に実行す
ることができる。 ＜実施例３＞図１５は実施例３の同期処理部１０ｃの構
成ブロック図である。図１６は実施例３のプログラムＡ
の処理を示すフローである。

【００８９】実施例３における同期処理部１０ｃは、同
期状態レジスタ、同期マスクレジスタ、同期受信部、同
期検出部、同期表示レジスタを２組設けた点にある。そ
して、一方の組をプログラムＡの同期処理用とし、他方
の組をプログラムＢの同期処理用としている。

【００９０】図１５において、同期状態レジスタ１１
ａ、同期マスクレジスタ１１ａ、同期受信部１５ａ、同
期検出部１３ａ、同期表示レジスタ１４ａは、プログラ
ムＡの処理を同期をとって実行するために設けられてい
る。同期状態レジスタ１１ｂ、同期マスクレジスタ１１
ｂ、同期受信部１５ｂ、同期検出部１３ｂ、同期表示レ
ジスタ１４ｂは、プログラムＢの処理を同期をとって実
行するために設けられている。

【００９１】また、実施例２に設けられるプロセッサの
数は、前記同期状態レジスタ等を２組設けることによ
り、実施例１で設けられたプロセッサの数の半分であ
る。 ＜実施例３の動作＞次に、このように構成された同期処
理装置により実現される同期処理方法について説明す
る。実施例３では、プログラムＡ，プログラムＢの２つ
の異なるユーザの並列プログラムが同期をとりながら実
行される処理を以下に説明する。プロセッサ１−０〜１
−３の４台とする。プログラムＡ及びＢともにプロセッ
サ１−０，１−１，１−２，１−３で実行されるものと
する。

【００９２】まず、プログラムＡでプロセッサ１−０，
１−１，１−２，１−３が同期をとって実行するに先立
って、プロセッサ１−０，１−１，１−２，１−３にそ
れぞれ有する同期マスクレジスタ１１ａにビットパター
ン”1111”を設定する（ステップ３０１）。

【００９３】また、プログラムＡでプロセッサ１−０，
１−１，１−２，１−３が同期をとって実行するに先立
って、各々のプロセッサの同期状態レジスタ１１ａ及び
同期表示レジスタ１４ａの値は、いずれも”０”に設定
する。

【００９４】次に、プロセッサ１−０，１−１，１−
２，１−３が処理ｋの実行を開始する（ステップ３０
２）。プログラムＡが実行されている各々のプロセッサ
１−０，１−１，１−２，１−３は、プログラムＡ上で
同期をとるべき状態に到達すると、同期状態レジスタ１
２ａに”１”を設定する（ステップ３０３）。

【００９５】同期状態レジスタ１２ａの同期状態情報”
１”はネットワーク２上の同期放送部２２に送出され
（ステップ３０４）、同期状態情報”１”が同期放送部
２２から他の全てのプロセッサに放送される。各々のプ
ロセッサの同期受信部１５ａは、全てのプロセッサの同
期状態レジスタ１２ａの同期状態情報”１”を受信す
る。そして、同期検出部１３ａは同期受信部１５ａの同
期状態情報と同期マスクレジスタ１１ａの同期組情報と
の論理演算を行うことにより同期を検出する（ステップ
３０５。なお、同期が検出できない場合、同期状態情報
の受信待ちとなる（ステツプ３０６）。さらに同期表示
レジスタ１４ａの値が１にセットされているか否かを判
断する（ステップ３０７）。

【００９６】なお、同期表示レジスタ１４ａに”１”を
設定するための同期検出部の構成は図９に示すものと同
一構成である。そして、この実施例に示す４つのプロセ
ッサでは、プロセッサ１−０，１−１，１−２，１−３
の同期状態情報が全て”１”となった場合に同期表示レ
ジスタ１４ａに”１”がセットされる。

【００９７】同期表示レジスタ１４ａの値が”１”とな
ると、プログラムＡに関連する全てのプロセッサ１−
０，１−１，１−２，１−３が同期状態に到達したと認
識する。引続き次の処理ｋ＋１を続行する（ステップ３
０８）。

【００９８】プログラムＡはプロセッサ間の同期が必要
な時刻に到達すると、同期状態レジスタ１２ａに”０”
をセットする（ステップ３０９）。同期状態レジスタ１
２ａの同期状態情報”０”はネットワーク２上の同期放
送部２２に送出され（ステップ３１０）、同期状態情
報”０”が同期放送部２２から他の全てのプロセッサに
放送される。各々のプロセッサの同期受信部１５ａは、
全てのプロセッサの同期状態レジスタ１２ａの同期状態
情報”０”を受信する。そして、同期検出部１３ａは同
期受信部１５ａの同期状態情報と同期マスクレジスタ１
１ａの同期組情報との論理演算を行うことにより同期を
検出する（ステップ３１１）。

【００９９】さらに同期表示レジスタ１４ａの値が０に
セットされているか判断する（ステップ３１３）。同期
表示レジスタ１４ａに”０”を設定するための同期検出
部の構成は図１０に示すものと同一構成である。

【０１００】同期表示レジスタ１４ａの値が”０”とな
ると、プログラムＡに関連する全てのプロセッサ１−
０，１−１，１−２，１−３が同期状態に到達したと認
識して、引続き次の処理を進むわけであるが、このとき
に処理が全て終了したか否かを判定する（ステップ３１
４）。ここで、処理が全て終了していない場合には、ス
テップ３０１に戻り、ステップ３０１〜３１４までの処
理を行う。

【０１０１】このようして、同期状態情報”１”による
同期と同期状態情報”０”による同期とを繰り返して並
列に処理を進めてゆく。一方、以上のプログラムＡの動
作とは全く独立にプログラムＢがプロセッサ１−０，１
−１，１−２，１−３における同期マスクレジスタ１１
ｂにはビットパターン”1111”が設定され、プログラム
Ｂも、プログラムＡと同様に同期状態情報”１”による
同期と同期状態情報”０”による同期がとられながら並
列に処理が進められてゆく。

【０１０２】このようにプロセッサ間で同期を行う同期
処理装置において、同期処理部に、同期状態レジスタ、
同期マスクレジスタ、同期表示レジスタ等を複数設ける
ことにより、複数ユーザの並列処理プログラムを少ない
プロセッサ数で効率良く実行することができる。 ＜実施例４＞次に、本発明の実施例４について説明す
る。図１７は実施例４の同期処理部の構成ブロック図で
ある。実施例３においては、複数のプロセスを実行でき
る構成となっている。

【０１０３】しかし、例えば１プロセスのみ実行する場
合には一方の１組のレジスタ等のみ用いることになり、
他方の１組のレジスタ等が無駄になっていた。そこで、
実施例４は複数のプロセスと１プロセスとを切り換える
ことにより並列処理プログラムを実行するものである。

【０１０４】図１７において、実施例４の同期処理部１
０ｄは、同期状態レジスタ１２ａ、同期マスクレジスタ
１１ａ、同期受信部１５ａ、同期検出部１３ａ、同期表
示レジスタ１４ａを有している。また、同期処理部１０
ｄは、同期状態レジスタ１２ｂ、同期マスクレジスタ１
１ｂ、同期受信部１５ｂ、同期検出部１３ｂ、同期表示
レジスタ１４ｂを有している。

【０１０５】同期サイドコントロールレジスタ１８は命
令処理部８からアクセスされ、２ビット長のレジスタで
あり、１プロセッサについて２プロセス（２プログラ
ム）又は１プロセッサについて１プロセス（１プログラ
ム）のいずれかを指定するための２プロセス情報又は１
プロセス情報とを記憶する。即ち、同期サイドコントロ
ールレジスタ１８には、２プロセスの場合は２プロセス
情報である”０１”又は”１０”が設定され、１プロセ
スの場合は１プロセス情報である”１１”が設定され
る。このようにして、２つのプロセスを実行するか、１
つのプロセスを実行するかが選択される。

【０１０６】同期サイドコントロールレジスタ１８は、
同期状態レジスタ１２ａ，１２ｂ、同期マスクレジスタ
１１ａ，１１ｂ、同期受信部１５ａ，１５ｂ、同期検出
部１３ａ，１３ｂ、同期表示レジスタ１４ａ，１４ｂに
２プロセス情報又は１プロセス情報を与える。 ＜実施例４の動作＞図１８は１つのプロセッサによる２
プロセス処理を示すフローである。図１７に示すように
プログラムＡおよびＢを並列に実行するときに、命令処
理部８が同期サイドコントロールレジスタ１８に２プロ
セス情報”０１”を設定すると、同期状態レジスタ１１
ａ、同期マスクレジスタ１１ａ、同期受信部１５ａ、同
期検出部１３ａ、同期表示レジスタ１４ａは２プロセス
情報”０１”に基づきプログラムＡの処理を同期をとり
ながら実行する。

【０１０７】図１８（ａ）に示すように１つのプロセッ
サ内において、命令処理部８でプログラムＡの演算Ａを
行う（ステップ４０１）。そして、同期処理部１０ｄで
処理の同期Ａを行い（ステップ４０２）、データ転送部
９で他のプロセッサに演算結果データの転送Ａを行う
（ステップ４０３）。さらに、次の処理に進みステップ
４０４、４０５を行っていく。

【０１０８】また、命令処理部８が同期サイドコントロ
ールレジスタ１８に”１０”を設定すると、同期状態レ
ジスタ１１ｂ、同期マスクレジスタ１１ｂ、同期受信部
１５ｂ、同期検出部１３ｂ、同期表示レジスタ１４ｂは
２プロセス情報”１０”に基づきプログラムＢの処理を
同期をとりながら実行する。

【０１０９】図１８（ｂ）に示すように１つのプロセッ
サ内において、命令処理部８でプログラムＢの演算Ｂを
行う（ステップ４１１）。そして、同期処理部１０ｄで
処理の同期Ｂを行い（ステップ４１１）、データ転送部
９で他のプロセッサに演算結果データの転送Ｂを行う
（ステップ４１３）。さらに、次の処理に進みステップ
４１４、４１５を行っていく。すなわち、１つのプロセ
ッサにより２プロセスの動作が行われる。

【０１１０】図１９は１つのプロセッサによる１プロセ
ス処理を示すフローである。次に、１つのプログラムＣ
をプログラムＣ１，Ｃ２に分割しプログラムＣ１，Ｃ２
を並列に実行する場合について説明する。同期サイドコ
ントロールレジスタ１８に１プロセス情報”１１”を設
定すると、同期状態レジスタ１１ａ、同期マスクレジス
タ１１ａ、同期受信部１５ａ、同期検出部１３ａ、同期
表示レジスタ１４ａは１プロセス情報”１１”に基づ
き、プログラムＣ１の処理を同期しながら実行する。

【０１１１】図１９（ａ）に示すように１つのプロセッ
サ内において、命令処理部でプログラムＣ１の演算Ｃ１
を行う（ステップ４２１）。そして、同期処理部で処理
の同期Ｃ１を行い（ステップ４２２）、データ転送部で
他のプロセッサに演算結果データの転送Ｃ１を行う（ス
テップ４２３）。さらに、次の処理に進みステップ４２
４、４２５を行っていく。

【０１１２】また、同期状態レジスタ１１ｂ、同期マス
クレジスタ１１ｂ、同期受信部１５ｂ、同期検出部１３
ｂ、同期表示レジスタ１４ｂは１プロセス情報”１１”
に基づき、プログラムＣ２の処理を同期しながら実行す
る。即ち、同期サイドコントロールレジスタ１８に記憶
される２ビットのプロセス情報は、”Ｘ１”である場合
は１１ａ，１２ａ，１４ａのレジスタに設定可能であ
り、”１Ｘ”である場合は１１ｂ，１２ｂ，１４ｂのレ
ジスタに設定可能である。このため、プロセス情報が”
１１”である場合は、どちらのレジスタも使用され、１
プロセスが効率よく実行される。

【０１１３】図１９（ｂ）に示すように１つのプロセッ
サ内において、命令処理部でプログラムＣ２の演算Ｃ２
を行う（ステップ４３１）。そして、同期処理部で処理
の同期Ｃ２を行い（ステップ４３２）、データ転送部で
他のプロセッサに演算結果データの転送Ｃ２を行う（ス
テップ４３３）。さらに、次の処理に進みステップ４３
４、４３５を行っていく。すなわち、１つのプロセッサ
により１プロセスの動作が行われる。

【０１１４】このように１プロセスのみ実行する場合実
施例３において無駄になっていたレジスタ等も用いて処
理を実行するため、１つのプロセッサによる２プロセス
処理又は１つのプロセッサによる１プロセス処理を切り
換えることにより、複数の処理手段でいくつかの複数ユ
ーザの並列処理プログラムを効率良く実行することがで
き、複数の処理手段で１ユーザの１つの並列処理プログ
ラムを効率良く実行することもできる。

【０１１５】＜実施例５＞次に、本発明の実施例５につ
いて説明する。前記実施例３に示す同期処理装置は、各
々のプロセッサに複数の組のレジスタ等を設け、複数の
並列処理プログラムを実行する場合には各々のプロセッ
サの同期状態情報を放送する放送線がプロセス毎に設定
される。

【０１１６】しかし、１つのプロセスを実行する場合に
は１セット分の放送線しか使用されない。この場合に複
数の放送線を用いて１つのプロセスを同期をとって処理
すれば、処理の高速化が図れる。

【０１１７】実施例５は複数の放送線を用いて１つのプ
ロセスを同期をとって処理するものである。図２０は実
施例５の同期処理部１０ｅの構成ブロック図である。実
施例５の同期処理部１０ｅは、実施例３の同期処理部１
０ｃと同様に２組のレジスタ等を設けている。また、同
期受信部１５ａ，１５ｂに対応して２つの放送線２３
ａ，２３ｂを設けている。

【０１１８】モード回路１９は、命令処理部８、同期受
信部１５ａ，１５ｂに接続され、プロセッサ同期処理装
置の電源を投入した時に、命令処理部８から１モード情
報”０”又は２モード情報”１”が設定される１ビット
長のレジスタである。

【０１１９】モード回路１９は、１モード情報”０”の
ときに同期放送線２３ａ及び同期放送線２３ｂを同期受
信部１５ａに接続する。また、モード回路１９は、２モ
ード情報”１”のときに同期放送線２３ａを同期受信部
１５ａに接続し、同期放送線２３ｂを同期受信部１５ｂ
に接続する。このようにモード情報に基づいて同期放送
線を接続する同期受信部を切り換えることにより、１プ
ロセスを実行するか、２プロセスを実行するかを選択す
る。＜実施例５の動作＞図２１は実施例５の同期放送線
の２プロセスモードのデータ形式を示す図である。図２
２は実施例５の同期放送線の１プロセスモードのデータ
形式を示す図である。

【０１２０】以上の構成の下に、２組の同期状態レジス
タ１１ａ，１１ｂを用いて２プロセスを並列処理する場
合について図２０及び図２１を参照して説明する。ま
ず、命令処理部８がモード回路１９に２モード情報”
１”を設定する。すると、モード回路１９は、同期放送
線２３ａを同期受信部１５ａに接続し、同期放送線２３
ｂを同期受信部１５ｂに接続する。

【０１２１】そして、図２１に示すように、同期放送線
２３ａはヘッダを放送し、さらに同期状態レジスタ１２
ａの同期状態情報ａを放送する。また、この動作と並列
に、同期放送線２３ｂはヘッダを放送し、さらに同期状
態レジスタ１２ｂの同期状態情報ｂを放送する。する
と、同期受信部１５ａは同期状態レジスタ１２ａの同期
状態情報ａを受信し、同期受信部１５ｂは同期状態レジ
スタ１１ｂの同期状態情報ｂを受信する。

【０１２２】これにより、２プロセスを並列に実行する
ことができる。次に、一方の同期状態レジスタ１２ａ等
を用いて１プロセスを処理する場合について図２０及び
図２２を参照して説明する。命令処理部８がモード回路
１９に１モード情報”０”を設定すると、モード回路１
９は、同期放送線２３ａ及び同期放送線２３ｂを同期受
信部１５ａに接続する。

【０１２３】そして、２本の同期放送線２３ａ，２３ｂ
は同期状態レジスタ１２ａの同期状態情報を放送する。
例えば、同期状態情報は図２２に示すように、放送線２
３ａから同期状態情報ａ１が送られ、一定時間を経過し
た後且つ同期状態情報ａ１を送信し終わる前に放送線２
３ｂから同期状態情報ａ２が送られてくる。すなわち、
ビットシリアルにより位相がずれて送られてくる。各々
のプロセッサの同期受信部１５ａでは、２つの放送線２
３ａ，２３ｂの内のタイミングのあった同期状態情報に
より同期をとることができる。このため、例えば放送線
Ａにおいて同期状態情報ａ１が送信されている間に同期
状態に変化があった場合、更新された情報は放送線Ｂに
よって同期状態情報ａ２として送信される。放送線Ｂに
よる同期状態情報ａ２は、放送線Ａが同期状態情報ａ１
を送信した後に更新された同期状態情報を送信し始める
前に送り出される。このようにして、放送線Ｂが送信し
てから放送線Ａが次に送信するまでの時間を短縮するこ
とが可能である。

【０１２４】このように２プロセスを実行できる装置に
おいて、１プロセスモードと２プロセスモードとの２つ
のモードを設定できるモード回路１９を設け、１プロセ
スのみを実行する場合には、モード回路１９によって１
プロセスモードを設定する。

【０１２５】すなわち、１プロセス時には２つの放送線
２３ａ，２３ｂを用いて同期状態情報を転送するので、
高速に同期をとることができ、並列処理プログラムを効
率良く実行することができる。 ＜実施例６＞次に、本発明の実施例６について説明す
る。同期放送線の同期状態情報はビットシリアルで転送
されるが、同期放送線において同期状態情報がノイズ等
の影響により１ビットパリティエラーを発生する場合が
ある。この場合には、パリティエラーを検出したプロセ
ッサがネットワーク２から切り離されるため、プログラ
ムの実行が中断する。このような軽微なエラーのために
プログラムの実行を中断すると、処理の実行が非効率と
なる。

【０１２６】実施例６は放送線に１ビットエラーが発生
した場合には、プログラムを中断せずに実行するもので
ある。図２３は実施例６の同期処理部１０ｆの構成ブロ
ック図である。図２４に同期放送線のデータ形式を示
す。同期放送線は図２４に示すようにヘッダ、プロセッ
サ１−０〜１−７までの同期状態情報、パリティＰとシ
リアルにデータを送る。

【０１２７】同期受信部１５は、同期放送部２２から１
ビットシリアルで放送される各々のプロセッサの同期状
態レジスタ１１の同期状態情報を受信するとともに８ビ
ット毎に１ビットのパリティＰを受信し、それらの情報
を保持するレジスタである。

【０１２８】パリティエラー検出部２０は、同期受信部
１５で８ビット毎に受信した１ビットのパリティについ
てエラーがあるか否かをチェックする。図２５はパリテ
ィエラー検出部２０とその周辺部の構成ブロック図であ
る。 ＜実施例６の動作＞図２３及び図２５を参照して実施例
６の動作を説明する。１ビット長のプリップフロップ３
１（ＦＦ）は、同期放送部２２から同期放送線２３を通
して１ビットシリアルで放送されてくる同期状態情報を
受信する。そして、次のタイミングで同期状態情報８ビ
ットと１ビットのパリティＰを揃えてＦＦ３２にセット
し、パリティチェッカ３４でパリティチェックを行う。

【０１２９】ここで、パリティチェッカ３４でデータの
１ビットエラーを検出した場合には、ＦＦ３５，３６を
通して命令処理部８にシステムを中断しないことを示す
システム保持情報を命令処理部８に通知する。

【０１３０】一方、この時のデータが同期表示レジスタ
１４の情報を変更してしまうようなデータである場合に
は、アンド回路３９（ＡＮＤ）を通してシステムダウン
情報を命令処理部８に通知し、システムダウンとなる。

【０１３１】また、パリティチェッカ３４でデータの１
ビットエラーを１度検出した後に、ＦＦ３８で再度１ビ
ットエラーを検出した場合には、命令処理部８にシステ
ムダウン情報を報告し、システムダウンとなる。

【０１３２】このように放送線のデータにノイズ等の影
響により１ビットエラーが発生した場合に、プログラム
を中断せずに処理を実行することができ、並列処理プロ
グラムを効率的に実行することができる。

【０１３３】

【発明の効果】本発明によれば、同期組情報によりプロ
グラム毎の同期をとるべき処理手段の組み合わせが指定
できるので、複数の処理手段でいくつかの複数ユーザの
並列処理プログラムを効率良く実行できる。

【０１３４】また、１つの処理手段で複数のプログラム
を並列に処理でき、並列処理プログラムの高速処理を図
ることができる。

【図面の簡単な説明】

【図１】本発明に係る同期処理装置の原理図である。

【図２】本発明に係る同期処理方法の原理フローであ
る。

【図３】本発明にかかる同期処理装置の実施例１を示す
構成ブロック図である。

【図４】プロセッサの構成ブロック図である。

【図５】同期処理部の構成ブロック図である。

【図６】同期マスクレジスタの構成例を示す図である。

【図７】実施例１の２プログラムを動作した時の同期マ
スクレジスタの内容を示す図である。

【図８】実施例１のプログラムＡの処理を示すフローで
ある。

【図９】同期表示レジスタに”１”を設定するための同
期検出部の構成ブロック図である。

【図１０】同期表示レジスタに”０”を設定するための
同期検出部の構成ブロック図である。

【図１１】実施例２の同期処理部の構成ブロック図であ
る。

【図１２】実施例２の２プログラムを動作した時の同期
マスクレジスタと同期マスク制御レジスタの内容を示す
図である。

【図１３】実施例２のプログラムＡの処理を示すフロー
である。

【図１４】３プログラムを動作した時の同期マスクレジ
スタと同期マスク制御レジスタの内容を示す図である。

【図１５】実施例３の同期処理部の構成ブロック図であ
る。

【図１６】実施例３のプログラムＡの処理を示すフロー
である。

【図１７】実施例４の同期処理部の構成ブロック図であ
る。

【図１８】１つのプロセッサによる２プロセス処理を示
すフローである。

【図１９】１つのプロセッサによる１プロセス処理を示
すフローである。

【図２０】実施例５の同期処理部の構成ブロック図であ
る。

【図２１】実施例５の同期放送線の２プロセスモードの
データ形式を示す図である。

【図２２】実施例５の同期放送線の１プロセスモードの
データ形式を示す図である。

【図２３】実施例６の同期処理部の構成ブロック図であ
る。

【図２４】同期放送線のデータ形式を示す図である。

【図２５】パリティエラー検出部とその周辺部の構成ブ
ロック図である。

【符号の説明】

１・・プロセッサ ２・・ネットワーク ７・・主記憶装置 ８・・命令処理部 ９・・データ転送部 １０・・同期処理部 １１・・同期マスクレジスタ １２・・同期状態レジスタ １３・・同期検検出部 １４・・同期表示レジスタ １５・・同期受信部 １７・・同期マスク制御レジスタ １８・・同期サイドコントロールレジスタ １９・・モード回路 ２０・・パリティエラー検出部 ２１・・転送ネットワーク部 ２２・・同期放送部 ８１，８７・・オア回路 ８２，８３，８８・・ノット回路 ８４，８５・・アンド回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上埜 治彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 新庄 直樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 内海 照雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小早川 和重 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石坂 賢一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 高村 守幸 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平３−144847（ＪＰ，Ａ) 松本尚，マルチプロセッサ上の同期機 構とプロセッサスケジューリングに関す る考察，情報処理学会研究報告，日本, 社団法人情報処理学会，1989年11月20 日，Ｖｏｌ．89，Ｎｏ．99（89−ＡＲＣ −79−１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 15/16 - 15/177 G06F 9/46

Claims (28)

(57)【特許請求の範囲】
1. 【請求項１】 処理を実行する複数の処理手段の間で相
   互に情報を転送し各々の処理手段が同期をとって処理を
   実行する同期処理方法において、 複数のプログラムに対応して各々の処理手段に複数設け
   られた記憶手段が、自己の処理手段が該記憶手段に対応
   する処理を終了したときに同期待ち状態に至ったことを
   示す同期状態情報を夫々に記憶する記憶ステップと、 前記各々の処理手段に設けられた制御手段が、複数の前
   記各々の記憶手段に対して同期状態情報を記憶させると
   共に同期状態情報を全ての処理手段に送出する送出ステ
   ップと、 前記複数の記憶手段に対応して設けられた判定手段が、
   他の全ての処理手段から同期状態情報を受信したか否か
   を判定する判定ステップと、 複数の前記判定手段のいずれか１つがその判定手段に対
   応する全ての前記記憶手段から同期状態情報を受信した
   と判定した場合、全ての処理手段に対してその判定手段
   に対応するプログラムの次の処理に移行させる移行ステ
   ップとを含む同期処理方法。
2. 【請求項２】 請求項１において、前記同期状態記憶ス
   テップは、処理毎に同期状態情報”１”と同期状態情
   報”０”とを交互に繰り返し記憶することを特徴とする
   同期処理方法。
3. 【請求項３】 請求項１において、前記同期判定ステッ
   プは、同期状態情報を受信するとその同期状態情報をレ
   ジスタに記憶する受信ステップを含むことを特徴とする
   同期処理方法。
4. 【請求項４】 請求項１において、複数の処理手段で複
   数のプログラムを処理するためにプログラム毎に同期を
   とるべき処理手段の組み合わせを示す同期組情報を記憶
   する同期組記憶ステップを更に含み、前記同期判定ステ
   ップは、受信した同期状態情報と同期組情報とを論理演
   算してその同期組情報により示される全ての処理手段か
   ら同期状態情報を受信したか否かを判定する論理演算ス
   テップを含むことを特徴とする同期処理方法。
5. 【請求項５】 請求項１において、複数の処理手段で複
   数のプログラムを処理するためにプログラム毎に同期を
   とるべき処理手段の組み合わせを示す同期組 情報を記憶
   する同期組記憶ステップを更に含み、前記処理移行ステ
   ップは、同期組情報により示される全ての処理手段から
   同期状態情報を受信したか否かを示すための同期表示情
   報を記憶する同期表示ステップを含むことを特徴とする
   同期処理方法。
6. 【請求項６】 請求項１において、前記同期判定ステッ
   プは、各々の処理手段に情報を放送するための放送線に
   おける情報のパリティエラーを検出するエラー検出ステ
   ップを含むことを特徴とする同期処理方法。
7. 【請求項７】 処理を実行する複数の処理手段と、複数
   の処理手段の間で相互に情報を転送する通信手段とを備
   え、各々の処理手段が同期をとって処理を実行する同期
   処理装置において、複 数のプログラムに対応して設けられると共に自己の処
   理手段が処理を終了したときに同期待ち状態に至ったこ
   とを示す同期状態情報を夫々に記憶する複数の同期状態
   記憶手段と、複 数の同期状態記憶手段の各々に対して同期状態情報を
   記憶させると共に同期状態情報を全ての処理手段に送出
   する記憶制御手段と、 前記複数の同期状態記憶手段に対応して設けられると共
   に夫々が他の全ての処理手段から同期状態情報を受信し
   たか否かを判定する複数の同期判定手段と、 複数の同期判定手段のいずれか１つの同期判定手段がそ
   の同期判定手段に対応する全ての同期状態記憶手段から
   同期状態情報を受信したと判定した場合、全ての処理手
   段に対してその同期判定手段に対応するプログラムの次
   の処理に移行させる処理移行手段とを、各々の処理手段
   に有する同期処理装置。
8. 【請求項８】 請求項７において、前記記憶制御手段
   は、同期状態記憶手段に対して、処理毎に同期状態情
   報”１”と同期状態情報”０”とを交互に繰り返しセッ
   トすることを特徴とする同期処理装置。
9. 【請求項９】 請求項７又は請求項８において、前記同
   期状態記憶手段は、１ビット長のレジスタであることを
   特徴とする同期処理装置。
10. 【請求項１０】 請求項７において、複数の処理手段で
    複数のプログラムを処理するためにプログラム毎に同期
    をとるべき処理手段の組み合わせを示す同期組情報を記
    憶する同期組記憶手段を設けたことを特徴とする同期処
    理装置。
11. 【請求項１１】 請求項７において、前記全ての処理手
    段から送出されてくる同期状態情報を受信してこれらの
    同期状態情報を同期判定手段に出力する同期受信部を設
    けたことを特徴とする同期処理装置。
12. 【請求項１２】 請求項１１において、前記同期受信部
    は、複数の処理手段の数に対応したビット数のレジスタ
    であり、このレジスタは同期状態情報を受信するとその
    同期状態情報を複数の処理手段に対応付けたビット列に
    記憶することを特徴とする同期処理装置。
13. 【請求項１３】 請求項１０において、前記全ての処理
    手段から送出されてくる同期状態情報を受信してこれら
    の同期状態情報を同期判定手段に出力する同期受信部を
    設け、同期判定手段は、前記同期受信部からの同期状態
    情報と前記同期組記憶手段からの同期組情報とを論理演
    算してその同期組情報により示される全ての処理手段か
    ら同期状態情報を受信したか否かを判定する論理演算回
    路を含むことを特徴とする同期処理装置。
14. 【請求項１４】 請求項１０において、前記同期組記憶
    手段は、複数の処理手段の数に対応したビット数のレジ
    スタであり、このレジスタは複数の処理手段に対応付け
    たビット列の内、同期組情報により示される同期をとる
    べき全ての処理手段に対応するビット列に同期状態情
    報”１”を記憶することを特徴とする同期処理装置。
15. 【請求項１５】 請求項１０において、前記処理移行手
    段は、同期判定手段が同期組情報により示される全ての
    処理手段から同期状態情報を受信したか否かを示すため
    の同期表示情報を記憶する同期表示レジスタを設けたこ
    とを特徴とする同期処理装置。
16. 【請求項１６】 請求項１０において、前記同期組記憶
    手段は、該処理手段と同じ組に属する処理手段の数に対
    応したビット数のレジスタであり、さらに、このレジス
    タを各々の処理手段に割り付けるための制御レジスタを
    設けたことを特徴とする同期処理装置。
17. 【請求項１７】 請求項１６において、前記制御レジス
    タは、１ビットのレジスタであり、２つのプログラムの
    処理を実行するために制御情報”１”と”０”とにより
    ２組の同期をとるべき処理手段を割り付けることを特徴
    とする同期処理装置。
18. 【請求項１８】 請求項１１において、前記同期受信部
    は、各々の処理手段に情報を放送するための放送線にお
    ける情報のパリティエラーを検出するパリティエラー検
    出部を設けたことを特徴とする同期処理装置。
19. 【請求項１９】 請求項１１において、前記パリティエ
    ラー検出部が１ビットエラーを検出したときには、処理
    手段はプログラムの処理を中断せずに処理を続行するこ
    とを特徴とする同期処理装置。
20. 【請求項２０】 請求項７において、前記複数の同期状
    態記憶手段と複数の同期判定手段とに複数のプログラム
    の同期処理又は１つのプログラムの同期処理のいずれか
    を行わせるかを選択する選択手段を設けたことを特徴と
    する同期処理装置。
21. 【請求項２１】 請求項２０において、前記選択手段
    は、前記記憶制御手段により制御されるレジスタである
    ことを特徴とする同期処理装置。
22. 【請求項２２】 請求項７において、前記全ての処理手
    段から送出されてくる同期状態情報を受信してこれらの
    同期状態情報を複数の同期判定手段に出力する複数の同
    期受信部を設けたことを特徴とする同期処理装置。
23. 【請求項２３】 請求項２２において、前記複数の同期
    受信部に対応して同期状態情報を送出するための複数の
    同期放送線を設け、複数のプログラムを処理するときに
    は各々の放送線を放送線に対応する同期受信部に接続
    し、１つのプログラムを処理するときには各々の放送線
    を１つの同期受信部に接続するモード回路を設けたこと
    を特徴とする同期処理装置。
24. 【請求項２４】 請求項７において、前記記憶制御手段
    は、同期状態記憶手段に対して、処理毎に同期状態情
    報”１”と同期状態情報”０”とを交互に繰り返しセッ
    トすることを特徴とする同期処理装置。
25. 【請求項２５】 請求項７において、前記同期状態記憶
    手段は、１ビット長のレジスタであることを特徴とする
    同期処理装置。
26. 【請求項２６】 請求項２２において、前記同期受信部
    は、複数の処理手段の数に対応したビット数のレジスタ
    であり、このレジスタは同期状態情報を受信するとその
    同期状態情報を複数の処理手段に対応付けたビット列に
    記憶することを特徴とする同期処理装置。
27. 【請求項２７】 請求項１０において、前記全ての処理
    手段から送出されてくる同期状態情報を受信してこれら
    の同期状態情報を複数の同期判定手段に出力する複数の
    同期受信部を設け、前記同期判定手段は、前記同期受信
    部からの同期状態情報と前記同期組記憶手段からの同期
    組情報とを論理演算してその同期組情報により示される
    全ての処理手段から同期状態情報を受信したか否かを判
    定する論理演算回路を含むことを特徴とする同期処理装
    置。
28. 【請求項２８】 請求項１０において、前記処理移行手
    段は、同期判定手段が同期組情報により示される全ての
    処理手段から同期状態情報を受信したか否かを示すため
    の同期表示情報を記憶する複数の同期表示レジスタを設
    けたことを特徴とする同期処理装置。