DE1549532C2 - Unterbrechungs-Direktorschalrwerk für eine Datenverarbeitungsanlage mit mehreren Rechenanlagen und mehreren perpheren Geräten - Google Patents

Description

Die Erfindung betrifft ein Unterbrechungs-Direktorschaltwerk für einen Universal-Rechenautomaten mit π unabhängig arbeitenden Rechenanlagen, denen je ein Register zur Aufnahme des den augenblicklichen Unterbrechbarkeitsgrad angebenden Code zugeordnet ist, und mit in unabhängig arbeitenden, je einen Satz von unterbrechenden, periphere Geräte steuernden Leitwerken, denen ein Register zur Aufnahme des Unterbrechungsvorranges eines peripheren Gerätes zugeordnet ist, wobei eine Verbindung zwischen dem mit dem höchsten Unterbrechungsvorrang arbeitenden Gerät und der Rechenanlage mit dem niedrigsten Unterbrechbarkeitsgrad zwecks Datenaustausch herstellbar ist.

Wie an sich bekannt ist, kann eine Rechenanlage als Maschine betrachtet werden, die eine Reihe durch Befehle gelenkter Operationen ausführt. Die Rechenanlagen einer bestimmten Art weisen ein Rechenwerk, von dem die Daten rechnerisch und logisch bearbeitet werden, eine Eingabe-Ausgabe-Schaltung zur Übertragung von Daten und/oder Befehlen zum bzw. vom Rechenwerk, ein Leitwerk zur Zeitfestsetzung der inneren Operationen und zur Steuerung der Befehlsausführungen und einen Speicher auf, der zumindest vorübergehend die Daten- und/oder Befehlswörter aufbewahrt - , .. .

Ein datenverarbeitendes System mit mehreren Rechenanlagen verfügt als Gesamtrechensystem, wie an sich bekannt ist, über mehrere unabhängig in Betrieb setzbare Rechenanlagen, die einzeln zu einem einzigen, gemeinschaftlich adressierbaren Speichersystem Zugang haben. Die Zusammenfassung mehrerer Rechenanlagen in der Systemorganisation stellt ein wichtiges Hilfsmittel zur Anpassung neuer Rechenautomaten an neu auftauchende Anwendungsbereiche und zur Steigerung der maximalen Ausnutzung der einzelnen Bauteile dar. Die einzelnen Rechenanlagen treffen in einem solchen Gesamtsystem die Hauptentscheidungen; sie greifen einzeln nach den im Zentralspeicher aufbewahrten Befehlen und legen die Reihenfolge ihrer Ausführung fest Der Befehlssteuerteil des Leitwerkes verschlüsselt die aus dem gemeinsamen Speicher ausgelesenen Befehlswörter und gibt Befehlssignale aus, die die auszuführenden Operationen steuern. Die Rechenanlage benutzt ihren eigenen Indexspeicher, um die Operandenadressen in den Befehlen zu modifizieren, und fordert dann die Datenwörter aus dem gemeinsamen Speichersystem über den Datenzugriffssteuerteil des Leitwerkes an. Die wiedererlangten Datenworte werden zum Rechenwerk der Rechenanlage gesendet, wo sie zur Ausführung der Befehle, also der Rechenoperationen verwendet werden. Andere Befehle bewirken, daß der Inhalt des Rechenwerkes in der Rechenanlage im gemeinsamen Speicherteil untergebracht wird. Die Rechenanlagen sind normalerweise in sich synchronisiert, aber arbeiten unter sich asynchron. Die Steuerung des Gesamtsystems basiert auf Bedarfsanforderungen und Stromzugriffsmöglichkeiten, also nicht auf einer synchronen Zeitfestsetzung. Bei dieser Arbeitsweise können die Rechenoperationen in den verschiedenen Rechenanlagen gleichzeitig ausgeführt werden, wobei, wenn notwendig, jede Rechenanlage zum gemeinsamen Speicher Zugriff erhält; ein solcher Zugriff ist nur durch eine Zugriffsmöglichkeit zum Speicher im Zeitpunkt des Bedarfs gegeben. Die Eingabe-Ausgabe-Vorgänge laufen normalerweise über das gemeinsame Speichersystem, also nicht direkt von der Rechenanlage zum peripheren Gerät.

Im System mit mehereren Rechenanlagen liegen normalerweise mehrere durchzuführende Aufgaben vor, die je als Folge von Befehlen betrachtet werden können; zumindest ein Teil dieser Befehle kann in der einen Rechenanlage ausgeführt werden, während zugleich die anderen Rechenanlagen andere Aufgaben übernehmen. Die Notwendigkeit, eine Aufgabe auszuführen, kann sich aus einer Berechnung in der Rechenanlage, aus der Beendigung einer Aufgabe und der Auswahl der nächsten, aus einer Zeitfestsetzung oder einer von außen wahrgenommenen Unterbrechungsbedingung ergeben. Eine Unterbrechung stellt eine Folge von Ereignissen in der Rechenanlage dar, die auftritt, wenn die laufende Befehlsfolge (Aufgabe)

selbsttätig abgebrochen und eine neue Befehlsfolge eingeleitet und bearbeitet wird. Vom Zeitpunkt des Abbruches bis zu dem Augenblick, in dem die Rechenanlage zum Punkt des Abbruches oder zu der neuen Befehlsfolge zurückkehrt, die während der Bearbeitung eines Unterbrechungssignals festgelegt wird, befindet sie sich hinsichtlich der Ausführung der laufenden Aufgabe im Zustand der Unterbrechung.

Es ist bekannt, den zur Unterbrechung auffordernden Signalen in diesem System einen Vorrang zuzuordnen. Eine typische Möglichkeit, den Vorrang dieser Unterbrechungssignale vorzugeben, besteht darin, dem übertragenden Eingabe-Ausgabe-Kanal eine Nummer zuzuweisen, die den Grad des Unterbrechungsvorganges angibt. Die numerische Bezeichnung des Kanals zeigt also die Reihenfolge des Vorranges an. Beispielsweise würde das im Kanal 5 zur Unterbrechung auffordernde Signal gegenüber dem im Kanal 12 auftretenden Unterbrechungssignal einen Vorrang besitzen und zuerst zur Bearbeitung ausgewählt werden. Hierbei werden aber weder die in einem gegebenen Zeitpunkt auszuführende Aufgabe noch mögliche, sich ändernde Bedingungen im Gesamtsystem berücksichtigt. Beispielsweise kann wegen einer Folgenbildung ein Gerät, das an einen Eingabe-Ausgabe-Kanal höherer Nummer angeschlossen ist, tatsächlich eine Bedienung vor einem Gerät benötigen, an dem ein Kanal mit niederer Nummer liegt. Mit anderen Worten ausgedrückt, fehlen einem solchen Unterbrechungssystem mit festem Vorrang die vielseitigen Anwendungsmöglichkeiten, da es keine dynamischen Änderungen des festgelegten Vorranges zuläßt, der dem unterbrechenden Gerät gewährt wird.

Aus der Zeitschrift: »Proceedings of the Eastern Computer Conference«, Ausgabe von 9. bis 13. Dezember 1957, S. 129 und 130, ist es bekannt, das zur Unterbrechung auffordernde Signal zum Setzen eines Flipflops eines insgesamt 64 Flipflops enthaltenden Anzeigeregister zu benutzen. Um den Vorrang unter den Unterbrechungsbedingungen bzw. -Signalen festzulegen, wählt eine Identifiziereinrichtung die niedrigste Bitposition des Anzeigeregisters aus. Auch hier ist der Vorrang durch feste Positionen der Unterbrechungssignale im Anzeigeregister definiert. Jedem Flipflop des Anzeigeregisters ist ein Flipflop eines Abschirmregisters parallel geschaltet, das vom Bedienenden des Rechenautomaten gemäß dem von ihm gewünschten Programm gesetzt bzw. zurückgestellt wird. Wenn das betreffende Flipflop dieses Registers gesetzt ist, soll die Unterbrechung der gerade auszuführenden Aufgabe tatsächlich bewirkt werden; bei zurückgestelltem Flipflop des Abschirmregisters wird die Unterbrechungsbedingung, d. h. der Setzzustand des parallelliegenden Flipflops des Anzeigeregisters wirkungslos gemacht Auf diese Weise kann der Bedienende über das Abschirmregister den Vorrang der Unterbrechung, der durch die Nummer bzw. den Ort des Flipflops im Anzeigeregister festgesetzt ist, gemäß dem von ihm eingegebenen Programm abändern. — Andrerseits ist es aus derselben Literaturstelle bekannt, auch die Zeiten, in denen eine Unterbrechung erlaubt ist, dadurch festzusetzen, daß in jedem Befehl ein gesondertes Bit vorgesehen wird, das angibt, ob Unterbrechungen am Schluß dieses Befehls zulässig sind oder nicht. Während der Befehlsausführung in der betreffenden Rechenanlage besteht folglich zu bestimmten Zeiten die Möglichkeit, die Ausführung der gerade laufenden Aufgabe zu unterbrechen, während zu anderen Zeiten dies nicht der Fall ist. Diese Möglichkeit bezeichnet man auch als »Unterbrechbarkeit« einer Rechenanlage, so daß das jedem Befehl zugeordnete Bit die Unterbrechbarkeit 1 oder 0 ausdrückt.

Aus der USA-Patentschrift Nr. 32 22 647 ist ein Prioritäts-Komparator bekannt, der zwei Register mit derselben Anzahl Stufen, also Flipflops enthält. An den Flipflops des einen Registers ist je ein Eingabekanal angeschlossen, über den das mit ihm verbundene

ίο periphere Gerät ein Signal zur Unterbrechung des gerade in der Rechenanlage ablaufenden Programms heranführt. Die Flipflops des anderen Registers werden entsprechend dem Vorrang des gerade ablaufenden Programms eingestellt. Den gerade in der Rechenanlage ausgeführten Befehlen ist also ein gewisser Vorrang zugeordnet, der von der Rechenanlagen-Steuerung in Form einer Bitsignalfolge dem zweiten Register zugeführt wird, dessen Einstellung, reziprok betrachtet, ein Maß oder einen Grad an Unterbrechbarkeit der Rechenanlage bedeutet, der beliebige Zahlenwerte zwischen den Unterbrechbarkeiten von 1 und 0 annehmen kann. Da allen Eingabekanälen, die an den Flipflops des ersten Registers angeschlossen sind, ein Unterbrechungsvorrang fest zugeordnet ist, gibt der ( Prioritäts-Komparator in Abhängigkeit davon, welche der Flipflops des ersten Registers gesetzt sind, also mit welchem Vorrang zur Unterbrechung aufgefordert wird, im Vergleich mit dem Setzzustand der Flipflops des zweiten, an der Rechenanlagen-Steuerung angeschlossenen Registers entweder ein Unterbrechungssignal an eine Schaltung ab, die eine Unterbrechung des gerade in der Rechenanlage ablaufenden Programms bewirkt, oder der Prioritäts-Komparator unterdrückt ein derartiges, zur Unterbrechung aufforderndes Signal aus den Eingabekanälen.

Der Nachteil dieses bekannten Prioritäts-Komparators besteht darin, daß nur ein peripheres Gerät unter den Zahlreichen peripheren Geräten, die mit einer unterschiedlichen Priorität zur Unterbrechung des gerade ablaufenden Programms auffordern, auf eine einzige Rechenanlage zugreifen kann, Somit sind alle übrigen peripheren Geräte zur Untätigkeit verurteilt.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Unterbrechungs- Direktorschaltwerk anzugeben, bei dem das periphere Gerät, das mit größter Priorität zur , Unterbrechung auffordert, gerade auf diejenige von mehreren Rechenanlagen zugreift, deren Grad an Unterbrechbarkeit im Augenblick am niedrigsten ist, während die übrigen Rechenanlagen und peripheren Geräte unbeeinflußt bleiben.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß von einem Rechenanlagenwähler die den Code des Unterbrechbarkeitsgrades enthaltenden Register der η Rechenanlagen abfühlbar sind und ein codiertes Signal, das die Rechenanlage mit dem niedrigsten Unterbrechbarkeitsgrad anzeigt, zu dieser Rechenanlage zurückführbar ist, daß von einem Leitwerkwähler die den Code des Unterbrechungsvorranges enthaltenden Register der m Leitwerke abfühlbar sind und ein codiertes Signal, das das Leitwerk mit dem höchsten Unterbrechungsvorrang anzeigt, zu diesem angezeigten Leitwerk zurückführbar ist, und daß von der angezeigten Rechenanlage ein die Unterbrechung annehmendes Signal zum angezeigten Leitwerk übertragbar ist

Um die Behandlung der Unterbrechungsbedingungen möglichst günstig zu gestalten, wird von jeder Rechenanlage ein Unterbrechbarkeitsgrad für die laufend auszuführende Aufgabe aufgestellt, der dem

übrigen System dadurch zur Verfügung gestellt wird, daß ein codiertes Steuerwort, das als Unterbrechbarkeitsindex // bezeichnet wird, in einem Register untergebracht wird, auf das das übrige System zugreifen kann. Wenn die Ausführung der Aufgabe innerhalb der Rechenanlage geändert wird, wird der Unterbrechbarkeitsindexcode ebenfalls geändert. Dieser bildet eine' ständige Anzeige hinsichtlich des Zustandes der Rechenanlage. Wenn der Unterbrechbarkeitsindex aller Rechenanlagen des System ausgewertet wird, entsteht eine Angabe, welche Rechenanlage in einem gegebenen Zeitpunkt am besten unterbrochen werden kann. Der Unterbrechbarkeitsgrad liegt somit zwischen einer stets unterbrechbaren, leer laufenden Rechenanlage und einer solchen, die auf keinen Fall unterbrochen werden darf, also praktisch aus dem Unterbrechungssystem ausgeschlossen ist In ähnlicher Weise kann jedem unterbrechenden Gerät eine unterschiedliche Dringlichkeit zugeordnet sein. Es wird also ein Unterbrechungsvorrang IP aufgestellt, der in Abhängigkeit von der Art des unterbrechenden Gerätes einer Einstellung unterliegt. Der Unterbrechungsvorrang IP, der vom unter- ^ brechenden Gerät festgelegt wird, wird als Codewort ) dem übrigen System zur Verfügung gestellt; er kann in einem Bereich zwischen dem Fall, daß nur bei einem relativ inaktiven System eine Unterbrechung erfolgt, und demjenigen Fall liegen, in dem alle Rechenanlagen mit Ausnahme der gesperrten unterbrochen werden. Die Art und Weise, wie die Unterbrechbarkeitsindex- und Unterbrechungsvorrangcodes gefunden werden, gehört nicht zur Erfindung.

Wenn die zuvor erläuterten Eingangsgrößen, nämlich die Unterbrechbarkeitsindexwerte für alle Rechenanlagen und der Unterbrechungsvorrang für alle unterbrechenden Geräte berücksichtigt werden, besteht die Funktion der angegebenen Schaltung darin, den niedrigsten Unterbrechbarkeitsindexcode (also die Rechenanlage, die für eine Unterbrechung am empfänglichsten ist) auszuwählen und an sie von den unterbrechenden Geräten aus den höchsten Unterbrechungsvorrangcode heranzubringen. Oder anders ausgedrückt, besteht die Funktion der angegebenen Schaltung darin, das mit dem größten Vorrang unterbrechende Gerät mit der am günstigsten verfügbaren Rechenanlage zusammenzubringen. Sobald dies ' erfolgt ist, wird die entsprechend festgestellte Rechenanlage benachrichtigt, daß eine Unterbrechungsbedingung erwünscht ist. Die Anlage vergleicht dann ihren Unterbrechbarkeitsindex- mit dem empfangenen Unterbrechungsvorrangcode. Falls der erstere kleiner als der letztere ist, nimmt sie die Unterbrechungsbedingung an. Im Falle der Gleichheit und des Größerseins weist sie die Unterbrechungsbedingung zurück.

Wesentlich ist somit eine Schaltung, von der die für eine Unterbrechung empfänglichste Rechenanlage ausgewählt wird und diese Anlage mit dem unterbrechenden Gerät zusammengebracht wird, das den größten Unterbrechungsvorrang hat. Außerdem kann die für die Unterbrechung vorgesehene Rechenanlage entsprechend dem Zustand der dann gerade ausgeführten Aufgabe die Unterbrechung zurückweisen.

In diesem sogenannten »frei laufenden« System kann eine beliebige Aufgabe völlig oder teilweise von einer beliebigen Rechenanlage parallel mit anderen Aufgaben ausgeführt werden, wobei eine überwachende oder übergeordnete Steuerung dieser Arbeitsform vorgesehen ist Am Ende der Aufgabe . steht es der Rechenanlage frei, selbst eine neue Aufgabe zu bestimmen. Da den Rechenanlagen eine Spezialisierung fehlt, spricht man von einer Rechenanlagen-Äquivalenz. Dies bedeutet nicht, daß die eine Anlage unbedingt mit der nächsten übereinstimmt, sondern nur, daß alle Rechenanlagen zur Ausführung einer beliebigen Aufgabe dieselben Fähigkeiten besitzen müssen. Bei der hier vorliegenden, äquivalenten Rechenanlagenorganisation liegt der einzige funktionell Unterschied zwischen den Rechenanlagen in dem Inhalt ihrer örtlichen Speicher.

ίο Die Unterbrechungssignale, die von der angegebenen Schaltung verarbeitet werden, treten unabhängig von den gerade auszuführenden Aufgaben auf. Das Auftreten eines solchen Signals ist also nicht von einer speziellen Rechenanlage abhängig, sondern steht nur mit der Aufgabe in Beziehung, die der Steuerung des Eingabe-Ausgabe-Untersystems zugeordnet wird, das dieses Signal erzeugte. Eigentlich ist das Unterbrechungssignal aus der Eingabe-Ausgabe-Vorrichtung ein Startsignal, mit dem die Herstellung eines zusätzlichen Befehlsweges beginnt. Wie jedoch bemerkt sei, braucht eine arbeitende Rechenanlage nicht veranlaßt zu werden, das Unterbrechungssignal zu bearbeiten falls
A) genügend Rechenanlagen zur Bearbeitung aller verfügbaren Aufgaben vorhanden sind und falls

B) der Unterbrechungssignalweg nicht einen höheren

Vorrang als die gerade ausgeführte Aufgabe hat.
In diesem System ist das Ansprechen auf den optimalen Vorrang die richtige Reaktion auf eine Belastung durch einen sich ändernden Aufgabenvorrang. Falls das System η Rechenanlagen besitzt, gehört zum Ansprechen auf den optimalen Vorrang, daß von t Aufgaben, die in einem gegebenen Zeitpunkt gerade laufen können, die η Aufgaben gerade mit dem höchsten Vorrang vom System ausgeführt werden. Unter der Bedingung, daß jeder möglichen Aufgabe ein Gewicht zugeordnet ist, müssen die Aufgaben derart ausgewählt werden, daß die Summe der Gewichte der gerade laufenden t Aufgaben bei einem Maximum liegt. Diese Summe der t Gewichte oder Vorrangwerte stellt den Vorrang des Gesamtsystems dar. Ein Teil der Arbeit, den Vorrang des Gesamtsystems ins Maximum zu bringen, liegt in der Aufgabensteuerungsroutine, die jedoch keinen Teil der Erfindung bildet Die Unterbrechungssignale können jedoch nicht im normalen Aufgabensteuermechanismus vorgesehen sein. Die Reaktion des Systems auf eine Anforderung zur Unterbrechung durch ein Eingabe-Ausgabe-Gerät muß nämlich derart sein, daß noch ein Reingewinn aus dem sich ergebenden Vorrang des Gesamtsystems auftritt, falls die Rechenanlage unterbrochen werden sollte. Wenn sich kein solcher Gewinn ergibt, soll keine Rechenanlage unterbrochen werden. Dies erstreckt sich auch auf den Fall, daß die Rechenanlage selbst dann nicht unterbrochen werden sollte, um einen möglichen Gewinn oder Verlust im Vorrang des Gesamtsystems auszuwerten. Um ein Ansprechen auf den optimalen Vorrang sicherzustellen, wenn ein Unterbrechungssignal auftritt wird ein Steuermechanismus benutzt, der die Wirkung der Unterbrechung auf den Vorrang des Gesamtsystems vorausbestimmt. Er soll unabhängig arbeiten und für seinen Aufbau keine der Rechenanlagen benötigen. Wenn der Reingewinn vorhergesehen wird, soll die Unterbrechung derart erfolgen, daß der größte Reingewinn erzielt wird.

Der ALGOL für die Auswahl der Rechenanlage und die Unterbrechungssignale ist in Verbindung mit dem Unterbrechungs-Direktorschaltwerk erläutert
Dieses ordnet den Rechenanlagen die Unterbrechung

809 640/21

der betreffenden Aufgaben zu und wählt das unterbrechende, periphere Gerät aus, das zu bearbeiten ist. Diese Zuordnung erfolgt auf Grund des Zustandes der Rechenanlage im Augenblick der Unterbrechung. Auf Grund des Unterbrechbarkeitsindex //aus den Rechenanlagen und des Unterbrechungsvorranges IP aus dem Eingabe-Ausgabe-Leitwerk führt das Unterbrechungs-Direktorschaltwerk drei grundlegende Operationen aus:

1. die Wahl der Rechenanlage mit dem niedrigsten Unterbrechbarkeitsindexcode,

2. die Wahl der Anforderung zur Unterbrechung mit dem größten Unterbrechungsvorrangcode und

3. das Abfragen der gewählten Rechenanlage, falls der Unterbrechungsvorrangcode größer als der Unterbrechbarkeitsindexcode der Rechenanlage ist.

Alle Anforderungen zur Unterbrechung laufen durch ein Eingabe-Ausgabe-Leitwerk hindurch oder werden von diesem eingeleitet. Wenn das Anforderungssignal erzeugt wird, speichert das zugehörige Eingabe-Ausgabe-Leitwerk das Unterbrechungszustandswort in einem Pufferteil des Hauptspeichers. Jedem dieser Leitwerke ist sein eigener Pufferteil zugeordnet, der mehrere Listen enthält, die je zu einem gegebenen Unterbrechungsvorrangcode gehören. Entsprechend diesem Code des anfordernden, unterbrechenden Gerätes wird das erzeugte Zustandswort in der passenden Liste untergebracht und im Pufferteil gespeichert, der dem betreffenden Leitwerk zugeordnet ist. Diese Speicherung findet stets statt; selbst wenn mehrere Unterbrechungssignale mit demselben Code IP aus demselben Eingabe-Ausgabe-Leitwerk stammen, wird das Zustandswort mehrmals hintereinander in die Liste eingeschrieben. Die Leitwerke überwachen alle Anforderungssignale zur Unterbrechung aus den zugeordneten peripheren Geräten und bieten dem Unterbrechungs-Direktorschaltwerk den größten gefundenen Code IP an. Das Unterbrechungs-Direktorschaltwerk überwacht seinerseits alle Eingabe-Ausgabe-Leitwerke und erwartet den größten Code IP. Da es eine Abtastung durchführt, werden von ihm alle Eingabe-Ausgabe-Leitwerke angewiesen, ihre Unterbrechungsvorrangcodeleitungen unverändert zu lassen, während sie geprüft werden. Sobald es das Leitwerk mit dem größten Code IP bestimmt hat, gibt es die anderen Leitwerke frei, befiehlt aber weiterhin die Aussperrung des gewählten Eingabe-Ausgabe-Leitwerkes. Falls mehrere Leitwerke denselben größten Code IP anbieten, wird entsprechend einem vorgegebenen Schema ein Leitwerk auf Grund seiner Verbindung mit dem System ausgewählt. Der Unterbrechbarkeitsindexcode // der gewählten Rechenanlage wird dann mit dem ausgesuchten Unterbrechungsvorrangcode IP verglichen. Wegen der asynchronen Beziehung zwischen den Rechenanlagen und dem Unterbrechungs-Direktorschaltwerk wird die endgültige Entscheidung, die Aufgabe zu unterbrechen, von der ausgewählten Rechenanlage selbst getroffen. Diese Rechenanlage könnte nämlich ihren Unterbrechbarkeitsindexcode //in der kurzen Zeitspanne zwischen ihrer Wahl und dem Angebot des Aufforderungssignals zur Unterbrechung abgeändert haben. Die endgültige Entscheidung der Rechenanlage erfolgt durch einen Vergleich des enthaltenen Code IP und ihres laufenden, eigenen Codes //, worauf die Anlage an das Direktorschaltwerk ein Annahme- oder Zurückweisungssignal zurückgibt Im Falle des Annahmesignals gibt das Direktorschaltwerk eine Bestätigung an das betreffende Eingabe-Ausgabe-Leitwerk ab, und nur zu diesem Zeitpunkt ist der Befehl zur Serien-Parallel-Umsetzung an das Leitwerk freigegeben. Während das Leitwerk unverändert bleibt, werden die umgesetzten Signale nur auf die Ausgangsleitungen zum ,Direktorschaltwerk gegeben. In seinem Innern hat das Leitwerk die Freiheit, zusätzliche Anforderungssignale zur Unterbrechung anzunehmen und die mit diesen in Beziehung stehenden Zustandswörter in den entsprechenden Listen des Hauptspeichers unterzubringen. Ein Eingabe-Ausgabe-Leitwerk erinnert sich, welche zusätzliche Anforderung den größten Vorrang /Pin dieser Zwischenzeit hatte; sobald die Annahmebestätigungssignale aus dem Unterbrechungs-Direktorschaltwerk empfangen sind, wird diese Anforderung im Sinne einer Anwartschaft dieses Leitwerkes auf die Wahl während des nächsten Wahlzyklus an das Direktorschaltwerk weitergegeben. Falls infolge eines Unterbrechungsversuches die Rechenanlage ein Zurückweisungssignal abgibt, tritt dieselbe Folge von Ereignissen ein, und das Direktorschaltwerk beginnt bloß einen weiteren Aus-. wahlzyklus. Wenn die ursprüngliche Anforderung noch einen maximalen Unterbrechungsvorrang besitzt, beschränkt sich der Wahlzyklus auf eine Suche nach einer anderen Rechenanlage, die unterbrochen werden kann. Wie man erkennt, besteht bei der Heranführung der Unterbrechungs-Anforderungssignale zu den unabhängig arbeitenden Rechenanlagen eine völlig asynchrone Wandelbarkeit, und das Gesamtsystem arbeitet jederzeit innerhalb der Rechenkapazitäten der Rechenanlagen optimal.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird, im folgenden näher beschrieben. Es zeigt

F i g. 1 ein Blockschaltbild des Gesamtsystems mit dem Unterbrechungs-Direktorschaltwerk und mehreren Rechenanlagen,

F i g. 2 die Werte des Unterbrechbarkeitsindex- und Unterbrechungsvorrangcodes,

Fig.3 eine logische Blockdarstellung für einen Vergleich des gewählten Unterbrechbarkeitsindexcodes mit dem gewählten Unterbrechungsvorrangcode,
F i g. 4a bis 4g hier verwendete logische Glieder,
F i g. 5a und 5b, die gemäß der F i g. 5c zusammenzusetzen sind, das Blockschaltbild des Abschnittes des Direktorschaltwerkes, der der Wahl der Rechenanlage dient,

F i g. 6 eine Prüffolge zur Auswahl einer Rechenanlage,

F i g. 7a und 7b, die gemäß der F i g. 7c zusammenzufügen sind, ein logisches Blockschaltbild des Abschnittes des Direktorschaltwerkes, in dem die Leitwerke gewählt werden, und
F i g. 8 ein logisches Blockschaltbild des Rechenanlagenkomparators.

In den Blockschaltbildern bedeuten ausgezogene Pfeile eine Schaltungsverbindung oder die Laufrichtung von Impulsen, die mit der Steuerungsrichtung übereinstimmt Das 1-Signal ist positiv und liegt etwa auf dem Erdpotential, während das 0-Signal auf einer negativen Spannung von etwa — 4,5 V gehalten wird. Die der Datenübertragung dienenden Kabel sind als Leitungen wiedergegeben, an deren einem Ende sich eine Pfeilspitze befindet die die Richtung des Datensignalflusses angibt An einer Stelle sind die Leitungen zu einem Kreis verbreitert in dem die Anzahl der zum Kabel zusammengefaßten Leiter genannt ist
In F i g. 1 zeigt ein vereinfachtes logisches Block-

schaltbild ein System mit mehreren Rechenanlagen, für die ein Unterbrechungs-Direktorschaltwerk 40 vorgesehen ist. Der zentrale Teil dieses Systems ist ein Modulspeichersystem 10, das ein Adressier- und Schaltwerk 12 aufweist, das den Zugriff auf das gewünschte adressierbare Speicherregister lenkt und den Zugriff aus den Rechenanlagen und Eingabe-Ausgabe-Leitwerken steuert, wenn mehrere Zugriffe hintereinanderliegen. Ein Abschnitt des Speichersystems 10 besteht aus einer später zu erläuternden Unterbrechungspufferliste 14. Der Aufbau dieses Systems 10 bildet keinen Teil der Erfindung. In jedem Fall kann es mit allen Rechenanlagen Nachrichten austauschen. Alle Speichermodule sprechen auf die Anforderungen zum Lesen und Schreiben von Daten aus den Rechenanlagen und den Eingabe-Ausgabe-Leitwerken an und besitzen die Fähigkeit, Schlangen aus gleichzeitigen Anforderungen von den Rechenanlagen und den Eingabe-Ausgabe-Leitwerken aufzulösen.

Der Einfachheit halber sind drei Rechenanlagen 1, 2 und η als identische Einheiten wiedergegeben, obwohl sie in der Praxis unterschiedliche Rechenfähigkeiten aufweisen können. Sie alle enthalten ein Rechenwerk zur Ausführung arithmetischer und logischer, durch ein Befehlsprogramm geleiteter Operationen an den Operanden; ein Leitwerk sorgt für die Zeitfestsetzung im inneren Betrieb der Rechenanlage und für die Befehlszuordnung und -ausführung; ein Eingabe-Ausgabe-Teil übermittelt mit Hilfe eines Mehrleiterkabels 16, 18 bzw. 20 die Daten- und Befehlswörter parallel zum bzw. vom Speichersystem 10. Über diese Kabel gelangen die "Wörter zuerst in das Adressier- und Schaltwerk 12 bzw. umgekehrt vom Speichersystem 10 in die Rechenanlagen 1, 2 bzw. n. Alle Rechenanlagen besitzen je ein Steuerregister DSQ, DSC₂ bzw. DSC_n für den Zustand des Kennungsteils, dessen einer Abschnitt einen zugehörigen Unterbrechbarkeitsindex //1, H₂ bzw. H_n speichert. Dieses Register bildet eine Quelle für die Anzeige des Arbeitszustandes der Rechenanlage. Wie erinnert sei, gibt das Operationsprogramm, gemäß dem gerade eine Aufgabe ausgeführt wird, den Unterbrechbarkeitsindexcode // vor, der den Unterbrechbarkeitsgrad der Rechenanlage angibt. Die betreffenden Unterbrechbarkeitsindexcodes stehen dem Unterbrechungs-Direktorschaltwerk 40 zur Auswertung zur Verfügung. Im vorliegenden Fall sind die letzteren Codes aus drei binären Digits aufgebaut und werden auf drei parallele Leiter gelegt Die restlichen Zustandscodes in den Steuerregistern DSC sind für die Arbeitsweise der Erfindung bedeutungslos. Von größter Wichtigkeit ist es zu verstehen, daß die Unterbrechbarkeitsindexcodes der betreffenden Rechenanlagen Änderungen unterworfen sind und ständig in Abhängigkeit von der zu einem gegebenen Zeitpunkt auszuführenden Aufgabe auf den neuesten Stand gebracht werden. Ein weiterer Teil der Rechenanlagen, der die Unterbrechungssignale bearbeitet, ist als Eingabevorrangregister IPi bezeichnet, das den gewählten Unterbrechungscode mit dem größten festgestellten Vorrang in Form von drei Digits speichert Schließlich enthält die Rechenanlage einen Komparator, von dem der Unterbrechbarkeitsindexcode und der Unterbrechungsvorrangcode parallel empfangen werden, um diese hinsichtlich ihrer relativen Größe auszuwerten.

In der F i g. 2 sind die benutzten Unterbrechbarkeitsindex- und Unterbrechungsvorrangcodes aufgetragen, in denen nur eine der drei möglichen Digitpositionen eine logische Eins besitzt, also als aktiv betrachtet werden kann. Der Unterbrechbarkeitsindexcode OOO2 gibt an, daß die Rechenanlage leer läuft, also keine Aufgabe ausführt. Umgekehrt bedeutet dieser Code, daß diese Rechenanlage für eine Unterbrechungsanforderung am empfänglichsten ist. Am anderen Ende der Skala steht der Code 10O₂, der angibt, daß die Rechenanlage unter allen Umständen nicht unterbrochen werden kann. Diese Bedingung kann beispielsweise auftreten, wenn die Rechenanlage außer Betrieb gesetzt ist oder wenn sie eine Aufgabe ausführt, die für das Gesamtsystem so kritisch ist, daß keine Unterbrechung geduldet werden kann. Zwischen diese beiden Grenzen fallen die Codes 00I₂ (hinsichtlich des Unterbrechbarkeitsgrades hinter dem Rechenanlagenleerlauf) und 01O₂, der für eine entsprechend geringere Unterbrechbarkeit gilt. Dieser Bereich von Codes kann natürlich ausgedehnt werden, wenn mehr Abstufungen an Unterbrechbarkeiten erwünscht sind.

Am unteren Ende der Vorrangskala befindet sich der Unterbrechungsvorrangcode 00O₂, der anzeigt, daß eine Unterbrechung des Systems in keine Weise kritisch ist. Er würde sich bloß auf die Ausführung einer Aufgabe beziehen, wenn alle anderen Aufgaben bereits bearbeitet sind. Am anderen Ende der Skala gibt der Code IOO2 die Bedingung des größten Vorrangs an. Wenn einem unterbrechenden Gerät dieser Code zugeordnet ist, bedeutet das, daß auch alle nicht unterbrechbaren Rechenanlagen diesen Vorrangcode erkennen. Zwischen diesen Grenzen befinden sich die Vonangcodes 00I₂, der dem Code mit kleinstem Vorrang am nächsten ist, und 01O₂, dessen Vorrang nur etwas kleiner als der größte ist. Natürlich kann der Bereich dieser Codes ebenfalls ausgedehnt werden.

In dem Gesamtsystem der F i g. 1 werden mehrere Peripheriegeräte benutzt; diese können Magnetbandtransporteinheiten, Magnettrommeln, Lochbandabtaster, Locher, Lochkartenabfühler und -stanzeinrichtungen, Integrieranlagen, Linienaufzeichnungsgeräte in einem X, Y-Koordinatensystem, einen Arbeitsablauf steuernde Sensoren oder Werkzeugmaschinensysteme sein. Auf diese Weise sollen nur einige Aufgaben angedeutet werden, die vom Gesamtsystem mit mehreren Rechenanlagen übernommen, also abverlangt werden können. Zwei Sätze solcher peripherer Geräte sind dargestellt; wenn eine Unterbrechung notwendig ist, sollen die verschiedenen peripheren Geräte mit unterschiedlicher Dringlichkeit ansprechen.

Den beiden Sätzen 1 und 2 peripherer Geräte 22 und 24 ist je ein Leitwerk 26 bzw. 28 zugeordnet Beispielsweise werden die Signale vom Leitwerk über ein Kabel 30 bzw. 32 einer Bandtransporteinheit zugeleitet und über ein anderes Kabel zurückbefördert Obgleich nur die beiden Leitwerke 26 und 28 gezeigt sind, können m Leitwerke vorgesehen sein. Ihre Funktion besteht darin, Steuerwörter an die peripheren Geräte zu richten. Mit ihrer Hilfe soll die Form der Datensignale aus dem Speichersystem 10 an die Form angepaßt werden, die von dem speziellen peripheren Gerät ausgenutzt werden kann. Diese Leitwerke 28 und 26 sind über je ein Kabel 34 bzw. 36 am Adressier- und Schaltwerk 12 angeschlossen; sie besitzen je ein Unterbrechungsvorrangregister IP\ bzw. IP₂ aus drei bistabilen Stufen, das den größten Unterbrechungsvorrang für die zugehörigen peripheren Geräte speichert Die Steuerschaltung in diesen Leitwerken bewertet die zugeordneten peripheren Geräte und stellt einen Code auf, der den größten Unterbrechungsvorrang unter den unterbrechenden Geräten festlegt und dann von diesen

angefordert wird. Obgleich die Rechenanlagen die Eingabe-Ausgabe-Operationen einleiten, werden die Steuerung und die Aufrechterhaltung der verschiedenen Operationen von den Leitwerken übernommen. Die letzteren können gleichzeitig mehrere Eingabe-Ausgabe-Operationen überwachen, die beispielsweise über jeden Kanal zu den äußeren Untersystemen laufen. Von den äußeren, zugeordneten Untersystemen empfangen die Leitwerke alle Unterbrechungssignale.

Im gestrichelten Block 40 (F i g. 3) ist das Unterbrechungs-Direktorschaltwerk mit den Hauptfunktionskomponenten wiedergegeben, die an eine Rechenanlage eine Unterbrechungsbedingung heranbringen; die Anlage bestimmt also, ob sie die Unterbrechung annehmen soll oder nicht. Von ihr wird der Unterbrechbarkeitsindexcode H\, Ik oder H_n gespeichert, der aus einer Signalgruppe (Fig.2) besteht, die ihren Unterbrechbarkeitsgrad angibt. Ein Rechenanlagenwähler 42 bearbeitet die empfangenen Indexcodes und wählt während eines vorgegebenen Arbeitszyklus den Indexwert der geringsten Unterbrechbarkeit aus, so daß er einen gewählten Unterbrechbarkeitsindex Hj über ein Kabel 44 ausgeben kann. Nacheinander werden mehrere Unterbrechungsvorrangcodes in Form von Signalgruppen, die den Unterbrechungsvorrang eines zugeordneten, unterbrechenden Gerätes angeben, über eine Kabelverbindung 48 von einem Wähler 46 empfangen, der das unterbrechende Gerät mit dem größten Vorrang bestimmt. Das Unterbrechungs-Direktorschaltwerk 40 weist die spezielle Rechenanlage an, daß sie den Vergleich zwischen ihrem Unterbrechbarkeitsindex Hj und einem gewählten Unterbrechungsvorrangcode IP-, in einem Komparator 50 durchführen soll. Sobald feststeht, daß der gewählte Unterbrechbarkeitsindexcode //, eine geringere Größe als der gewählte Unterbrechungsvorrangcode IPi aufweist, erscheint in einem Leiter 52 ein Signal, das angibt, daß die Unterbrechungsbedingung von der Rechenanlage angenommen ist. In denjenigen Fällen, in denen der Unterbrechbarkeitsindex Hj gleich oder größer als der gewählte Unterbrechungsvorrangindex IP₁ ist, liefert die Rechenanlage auf einem Leiter 54 ein Signal, von dem das System angewiesen wird, die Unterbrechung zurückzuweisen, da die gerade ausgeführte Aufgabe wichtiger als die geforderte, zu bearbeitende Unterbrechungsbedingung ist. Wie bemerkt sei, ist jeder Rechenanlage der Komparator 50 zugeordnet, und die Annahme- und Zurückweisungsleitungen 52 und 54 verbinden diese Anlagen mit dem Unterbrechungs-Direktorschaltwerk 40. Bei einem andersartigen System kann im Direktorschaltwerk eine einzige Vergleichsschaltung untergebracht sein, wobei entsprechende, die Wahl anzeigende Leitungen zu den Rechenanlagen laufen. Das letztere System hat natürlich einen niedrigeren Gesamtwirkungsgrad und spricht langsamer an.

Nach F i g. 1 ist ein Rechenanlagenwähler 60 über je ein Kabel 62, 64 bzw. 66 aus drei Leitern mit dem Abschnitt //des Steuerregisters DSCaller Rechenanlagen verbunden. Über je ein weiteres Dreileiterkabel 70 bzw. 72 ist außerdem ein Leitwerkwähler 68 an dem Leitwerk 26 bzw. 28 angeschlossen. Ein Zeitgabe- und Steuerwek 74 sorgt für die Steuerung und Durchgabe aller Signale durch alle Komponenten des Direktorschaltwerkes 40 in der richtigen Reihenfolge. Eine die Reihenfolge der Rechenanlagenabtastung festsetzende Schaltung 76 wird in Gang gesetzt und gibt über ein Steuerkabel 78 Signale ab, die die Arbeitsfolge des Rechenanlagenwählers 60 bei der Auswertung der Unterbrechbarkeitsindexcodes festzen. Die Funktion des Rechenanlagenwählers 60 besteht darin, alle Unterbrechbarkeitsindexcodes zu untersuchen und den niedrigsten numerischen Wert festzustellen. Hiernach wird ein die gewählte Rechenanlage anzeigendes Signal über einen Leiter 80 an einen Satz Gatter 82 abgegeben, in dem bei dieser Ausführungsform für jede Rechenanlage sieben Gatter vorgesehen sind. Die von diesen Gattern 82 abgegebenen Signale laufen über je ein Siebenleiterkabel 84, 86 oder 88 zur Rechenanlage 1, 2 oder n. Nachdem die Rechenanlage mit dem niedrigsten Unterbrechbarkeitsindexcode ermittelt ist, wird ein Signal vom Rechenanlagenwähler 60 über einen Leiter 80-1, 80-2 oder 88-/7 zum Komparator der gewählten Rechenanlage geleitet. Gleichzeitig mit dem Abtasten der Unterbrechbarkeitsindexcodes wird von einer Abtaststeuerschaltung 92 über eine Steuerleitung 94 die Arbeitsfolge des Leitwerkwählers 68 festgelegt, der die Unterbrechungsvorrangcodes IP aus den betreffenden Leitwerken vergleicht und den Code mit dem höchsten Vorrang ermittelt, der dann in seinem Register 96 gespeichert und von dort aus über eine Dreileiterkabel 98 zu den Gattern 82 geleitet wird. Der Leitwerkzähler 68 führt außerdem ein Erregungssignal über einen Leiter 100 oder 102, deren Anzahl der Zahl der Leitwerke entspricht, einem Leitwerkverschlüsseier 104 zu, in dem das einzelne Signal in einen Code aus vier Digits umgesetzt wird, der das betreffende Leitwerk anzeigt und über ein Sechsleiterkabel 106 in die Gatter 82 eintritt. Dieser Code aus vier Digits und der Vorrangcode IP, aus drei Digits, der vom Register 96 herankommt, bilden ein Wort aus sieben Digits, das über das Kabel 84, 86 oder 88 zur ermittelten Rechenanlage übertragen wird. Der Leitwerkwähler 68 gibt das einzelne Signal über den Leiter 100-1 oder 102-1 auch an mehrere Annahmegatter 108 ab, die den Leitwerken 26 und 28 zugeordnet sind und das Signal über einen Leiter 110 bzw. 112 zum gewählten Leitwerk bringen.

Wie in Verbindung mit der Fig.3 erläutert ist, werden in der ausgewählten Rechenanlage der Unterbrechbarkeitsindexcode und der eingehende Vorrangcode in den Komparator eingespeist. Falls ihr Unterbrechbarkeitsindex Hj kleiner als der gewählte Vorrang IP, ist, läuft das Annahmesignal über einen Leiter 114,116 oder 118 von der Rechenanlage 1,2 oder π zu den Annahmegattern 108. Falls festgestellt wird, daß der gewählte Unterbrechbarkeitsindexcode gleich oder größer als der eingehende Vorrangcode ist, weist die gewählte Rechenanlage die Unterbrechungsbedingung dadurch zurück, daß sie über eine Leitung 120,122 oder 124 dem Zeitgabe- und Steuerwerk 74 das Zurückweisungssignal zuführt. Infolge dieser Zurückweisung werden vom Zeitgabe und Steuerwerk 74 die Rechenanlagen und Leitwerke erneut abgetastet Es geht jedoch keine Unterbrechungsbedingung verloren, da die Leitwerke die Zustandsworte für eine spätere Bearbeitung in der Unterbrechungspufferliste 14 speichern. Im Speichersystem 10 können 16 Listen 0 bis 15 für jedes Leitwerk und jeden Unterbrechungsvorrang vorgesehen sein; hierdurch soll nur veranschaulicht werden, daß der Bereich der Unterbrechungsvorrangcodes sich über weit mehr als nur vier Niveaus (F i g. 2) erstrecken kann. Von der inneren Schaltung des Leitwerkes wird das Zustandswort erzeugt, das die Art des unterbrechenden Gerätes identifiziert und die Information liefert, die die Rechenanlage benötigt, um die auf diesen Zustandswörtern basierte Aufgabe

auszuwählen und auszuführen. Das Zustandswort wird in der entsprechenden Liste gemäß dem Vorrangcode IP der Anforderung und in dem Pufferteil gespeichert, der mit dem unterbrechenden Leitwerk in Beziehung steht. Das Zustandswort wird immer aufbewahrt; falls mehrere Anforderungen zur Unterbrechung mit demselben Code IP aus demselben Leitwerk vorliegen sollten, bilden die Zustandswörter in der entsprechenden Liste eine Warteschlange.

In den Fig.4a bis 4g sind verschiedene verwendete logische Verknüpfungsarten dargestellt, die an sich bekannt sind.

Die F i g. 5a und 5b, die entsprechend der F i g. 5c zusammengefügt werden müssen, zeigen den Abschnitt 60,74,76 des Unterbrechungs-Direktorschaltwerkes 40, der die Rechenanlage 1, 2 oder η wählt. Die Wahlfolgeschaltung 76 übernimmt die Einschaltung, die Prüfung der Codes // in ihrer Reihenfolge und schließlich die Wahl der richtigen Rechenanlage 1, 2 oder n. Ein Ringzähler mit mehreren Stufen TO, Ti, T2, Tn und Tn+1 gibt die Reihe nach je ein Schaltsignal an der betreffenden 1-Klemme ab. Wie bemerkt sei, darf nur ein solches Signal in einer Leitung auftreten; wenn ein Vorschubimpuls über eine Leitung 150 empfangen wird, schiebt der Ringzähler das Signal zur nächsten Stufe und löscht automatisch die zuvor gesetzte Stufe. Im Zeitgabe- und Steuerwerk 74 sind eine Quelle regelmäßig wiederkehrender Impulse und ein Zeitgeber (nicht gezeigt) enthalten, der beim Starten eines Prüfzyklus einen Impuls auf eine Einschaltleitung 152 legt, der den Zähler in den Anfangszustand zurückbringt, und nachfolgend über die Leitung 150 die Vorschubimpulse abgibt, die den aktiven Zustand des Ringzählers von Stufe zu Stufe weiterschalten. Die Impulserzeugung dieser Art ist an sich bekannt, zumal sich die Wiederholungsfrequenz, die Polung und die Impulsform je nach dem verwendeten Schaltwerk ändern können. Vom Zeitgabe- und Steuerwerk werden außerdem Steuerimpulse gebildet, die über eine Leitung 154 zur Abtaststeuerschaltung 92 (F i g. 7a) laufen.

Der Speicherabschnitt für den Unterbrechbarkeitsindexcode //des Registers DSCin den Rechenanlagen ist mit drei Flipflops bestückt. In der weiteren Beschreibung werden daher die Digits des Unterbrechbarkeitsindexcodes // mit den Buchstaben C, B, A und die des Unterbrechungsvorrangcodes IP mit F, E, D bezeichnet. Der Code Ih wird von dort über das Kabel 62 Prüfgattern 160, der Code Ih über das Kabel 64 Prüfgattern 162 und der Code //„ über das Kabel 66 Prüfgattern 164 zugeführt. Mit den Prüfgattern 160 ist eine Prüfleitung PL 1, mit den Prüfgattern 162 eine Prüfleitung PL 2 und mit den Prüfgatter 164 eine Prüf leitung PLn verbunden; diese Prüf leitungen werden von den Ringzählerstufen der Reihe nach erregt und lassen dabei die Codes II\, Ih bzw. H_n in die Auswertschaltung ein. Alle Digits A (Fig.2) laufen in ein UND-Glied 166, alle Digits B in ein UND-Glied 168 und alle Digits C in ein UND-Glied 170 hinein. Die von diesen UND-Gliedern abgegebenen Signale sind gegenüber den eingelassenen Digits der betreffenden Codes // invertiert. Falls der Code /Zi = IOO₂ ist, ist das Ausgangssignal des UND-Gliedes 170 ein 0-Signal; die beiden anderen UND-Glieder 166 und 168 geben zugleich ein 1-Signal ab, wenn ein Signal über die Prüfleitung PL 1 den Prüfgattern 160 zugeleitet wird.

In einem gestrichelten Block 172 ist ein Prüf- oder Γ-Register eingeschlossen, das aus drei Flipflops FF- TA, FF-TB und FF-TCaufgebaut ist. Seine Funktion besteht darin, den Zustand der Prüffolge festzuhalten. Wenn alle Flipflops in den 1-Zustand gebracht werden, wird das Γ-Register eingeschaltet, was dadurch geschieht, daß die Stufe TQ des Ringzählers ein Signal auf die Einschaltleitung 174 legt. Dieses Signal gelangt als 0-Signal an alle Setzklemmen der Γ-Registerflipflops. Nach der Einschaltung zeigt das T- Register 172 stets den niedrigsten festgestellten Code // an, der zum Vergleich mit allen nachfolgenden Codes // benutzt wird. Wenn ein neuer Code //eine geringere Größe als der augenblicklich vom T- Register angezeigte hat, wird der Inhalt des Γ-Registers abgeändert, das diesen neu festgestellten, geringeren Wert aufnimmt. Wenn höherwertige Codes // wahrgenommen werden, bleibt das Γ-Register unverändert.

Eine in einem gestrichelten Block 176 eingerahmte Vergleichsschaltung ist aus /V-Gliedern 178, 180, 182 und 183 und einem A/'-Glied 184 zusammensetzt. Die Ausgangsklemme des UND-Gliedes 170 ist über einen Draht 186 mit der einen Eingangsklemme der TV-Glieder 178,180 und 182, das UND-Glied 168 über einen Draht 188 mit der einen Klemme der /V-Glieder 180 und 182 und das UND-Glied 166 über einen Draht 190 mit dem /V-Glied 182 verbunden. Die eine Ausgangsklemme des Flipflops TC, TBbzw. TA des Γ-Registers ist über einen Draht 192,194 bzw. 1% an die andere Eingangsklemme des /V-Gliedes 178, 180 bzw. 183 der Vergleichsschaltung 176 angeschlossen. Die Digits des abgetasteten Codes // werden über den Draht 186, 188 bzw. 190 zu einem /-Glied 193,195 bzw. 197 geleitet. Diese Signale werden dort invertiert und an ein /V-Glied 198,200 bzw. 202 weitergegeben, das an der Setzklemme der Flipflops des Γ-Registers angeschlossen ist. In der Vergleichsschaltung 176 nimmt das /V'-Glied 184 die Signale aus den /V-Gliedern 178, 180, 182 und 183 auf und gibt ein + PS-Signal auf eine Leitung 204. Wenn der Code // eine geringere Größe als derjenige hat, der im Γ-Register angezeigt wird, erscheint in der Leitung 204 ein positives 1-Signal, das in ein D1-Verzögerungsglied 206 hineinläuft, das über seine Ausgangsklemme und einen Draht 208 nach einem vorgegebenen Zeitintervall ein der Zeitfestsetzung dienendes Signal 7Pl einem /-Glied 210 zuführt, das seinerseits mit den Löscheingangsklemmen aller Flipflops des Γ-Registers in-Verbindung steht. Das Signal 7Pl tritt auch in ein D 2-Verzögerungsglied 212 ein, das nach einer gegebenen Zeitspanne einen der Zeitfestsetzung dienenden Impuls 7P2 über einen Draht 214 als Schaltsignal zu den /V-Giedern 198, 200 und 202 gibt, um den neuen Code//ins Γ-Register einzulassen.

Innerhalb eines gestrichelten Blockes 220 ist ein die Rechenanlagen identifizierendes Register, oder auch P-Register benannt, ausführlich wiedergegeben, das mehrere Flipflops FF-Pi, FF-P2 und FF-Pn und die zugehörigen Ein- und Ausgangsgatter enthält. Die Setzklemme des Flipflops FF-Pi wird von einem /V-Glied 222 gespeist, das das Signal aus der Prüfleitung PL 1 und das + PS-Signal empfängt Dementsprechend ist der Setzklemme des Flipflops FF-P 2 ein /V-Glied 224 vorgeschaltet, das das +PS-Signal und das Signal aus der Prüfleitung 2 aufnimmt. In gleicher Weise erhält ein /V-Glied 226 das + PS-Signal und das Einschaltsignal aus der Prüfleitung PL n. Falls der gerade abgetastete Code // einen geringeren Wert als der zuvor abgetastete Code // hat, ist das + PS-Signal in der Leitung 204 positiv. Nur wenn die PS-Leitung positiv ist, soll der Inhalt des P-Registers 220 abgeändert werden. Die Funktion des P-Registers besteht darin festzuhalten,

809 640/21

welche Rechenanlage zu einem gegebenen Zeitpunkt den niedrigsten Wert des Codes // entsprechend der in den 1-Zustand gebrachten Stufe hat. Beispielsweise wird bei der anfänglichen Abtastung während der Prüfperiode 1 ein +PS-Signal abgeleitet, da der Code /Z=IOO₂ ist, so daß ein 1-Signal der PS-Leitung neben dem in der Prüfleitung PL 1 aufgeprägt wird. Infolgedessen wird vom N-G\'ied 222 ein O-Signal an die Setzeingangsklemme des Flipflops FF-P1 weitergegeben, von dem dieses in den 1-Zustand gebracht wird. Weil die Signale in den Prüfleitungen PL 2 und PL η fehlen, werden die andern Flipflops des P- Registers nicht beeinflußt. In dem Falle, daß bei einer weiteren Prüfung festgestellt wird, daß der Wert des Codes //geringer als der zuvor abgelesene ist, liefert das A/'-Glied 184 ein +PS-Signal, das in Verbindung mit dem Signal in der dann erregten Prüfleitung das entsprechende Flipflop des P-Registers setzt. Alle Flipflops des P-Registers werden von einem N-G\\ed 230 an der betreffenden Löscheingangsklemme gelöscht. Falls beispielsweise das Flipflop FF-P1 in den 1-Zustand gebracht ist, wird einem D-Verzögerungsglied 228 ein 1-Signal zugeführt, das seinerseits zum ΛΖ-Glied 230 gelangt. Das vom Verzögerungsglied 228 gelieferte 1-Signal bewirkt gemeinsam mit dem + PS-Signal und dem dann empfangenen Signal ΓΡ1 (wenn der nachfolgende Code //einen geringeren Wert als der zuvor eingespeiste hat), daß in die Löscheingangsklemme des Flipflop FF-P 1 ein O-Signal eintritt und dieses löscht. Alle Stufen des P-Registers arbeiten in ähnlicher Weise, damit nur ein Flipflop des P-Registers zu einem gegebenen Zeitpunkt gesetzt ist und dadurch die auszuwählende Rechenanlage anzeigt.

Die 1-Ausgangsklemme der Flipflops des P-Registers 220 steht mit einem AAGlied 232, 234 bzw. 236 in Verbindung, an dessen anderer Eingangsklemme die Wahlleitung liegt, die von der Stufe 777+1 des Ringzählers gespeist wird. Wenn also der Ringzähler alle Stufen Ti, T2 und Tn durchlaufen hat, sind alle Codes // geprüft, und die Zeitspanne, in der die Stufe Tn+1 gesetzt wird, steht zum Einlassen der Unterbrechungsvorrangcodes in die gewählte Rechenanlage zur Verfügung. Wie einleuchtet, ist nur eins der A/-Glieder 232,234 und 236 erregt, nämlich das, das mit dem einen gesetzten Flipflop verbunden ist. Folglich läuft ein Schaltsignal über einen Leiter des Kabels 80 zum gewählten Satz Gatter 82. Wie der Code desjenigen Leitwerkes, der über das Kabel 106 in alle Gatter 82 hineinläuft, und der Code IPi, der im Kabel 98 herankommt, bestimmt wird, sei später in Verbindung mit der F i g. 7 erläutert. Falls der Code /Z₂ während des Abtastzyklus den niedrigsten numerischen Wert besitzt, wird von einem aktiven Signal im Leiter 80-2 die Rechenanlage 2 gewählt, und die Gatter, die mit der zweiten Stufe des P-Registers 220 verbunden sind, geben den Code IP und den das Leitwerk angebenden Code über das Kabel 86 aus. Die anderen Gatter 82 sind abgeschaltet.

Da der Code /Z=OOO₂ den niedrigsten Unterbrechbarkeitsgrad der zugehörigen Rechenanlage anzeigt und da kein anderer Code einen geringeren Wert besitzen kann, ist Vorsorge getroffen, daß der Prüfzyklus bei der Wahrnehmung dieses Code beendet wird. Die 0-Ausgangsklemmen des T-Registers 172 stehen deshalb mit einem AZ-Glied 240 in Verbindung. Wenn alle Stufen des T-Registers in den 0-Zustand gebracht sind, wird allen Eingangsklemmen dieses A/-Gliedes ein 1-Signal aufgeprägt; wenn das Schaltsignal aus einem D 3-Verzögerungsglied 241 empfangen wird, wird in einer Leitung 242 ein O-Ausgangssignal einem A/'-Glied 244 zugeleitet, das unmittelbar ein Wahlsignal bewirkt. Der Prüfzyklus wird beendet, wenn dasselbe 0-Signal über eine Leitung 246 weiterläuft, um die weitere Erregung der Vorschubimpulse während der Zeitspanne zu blockieren, in der die Wahl der Rechenanlage abgeschlossen wird.

Nach der Beschreibung des Rechenanlagenwählers sei nun ein Beispiel für eine Prüffolge an Hand der F i g. 6 erläutert. In der ersten, mit »Zeitgabe«

ίο überschriebenen Spalte sind die Prüfimpulsperioden und ein Beispiel des Codes // angegeben, der während der betreffenden Periode ausgewertet wird. Im Einschaltzyklus wird das T- Register 172 in den 1-Zustand und das P-Register 220 in den 0-Zustand gebracht.

Während der Prüfperiode 1 ergibt der Code //i = 100₂ ein +PS-Signal, das am Ausgang des A/'-Gliedes 184 auftritt. Um den Code 10O₂ anzugeben, werden das T-Register und die Stufe FF-Pi des P-Registers in den 1-Zustand gebracht. In der Prüfperiode 2 besitzt der Code Ik den Wert von 00I₂. Bei einem Vergleich der Codes lh und Il\ stellt sich heraus, daß der Code H₂ eine geringere Größe als ll\ aufweist. Dementsprechend wird das +PS-Signal erzeugt; das T-Register wird so gesetzt, daß der Code 0012 ausgelesen wird, und die Stufe P2 des P-Registers wird in den 1-Zustand gebracht. Während der n-ten Prüfperiode wird der Code /Z_n=OlO₂ ausgewertet, der größer als 00I₂ ist. Dementsprechend wird ein —PS-Signal, also ein 0-Signal hervorgerufen, und das T- und P-Register bleiben unverändert. Da die n-te Prüfperiode den Prüfzyklus beendet, wird während der Zeit Tn +1 die zugehörigen Rechenanlage dadurch ausgewählt, daß der Inhalt des P-Registers aufgegeben wird. In diesem Beispiel wird die Rechenanlage 2 gewählt, da die Stufe P2 als letzte Stufe in den 1 -Zustand gebracht wurde.

In den F i g. 7a und 7b, die sich gemäß der F i g. 7c zusammenfügen lassen, ist der Leitwerkwähler 68 (Fig. 1) des Unterbrechungs-Direktorschaltwerkes 40 ausführlich dargestellt, dessen Funktion zu der des Rechenanlagenwählers 60 umgekehrt ist. Wenn also während eines Abtastzyklus der Rechenanlagenwähler der niedrigsten numerischen Wert des Codes II aussucht, wählt der Leitwerkwähler 68 den höchsten numerischen Wert des Codes IP aus. Die Schaltung zur Durchführung dieser Wahl ist der des Rechenanlagenwählers ähnlich.

Die Abtaststeuerschaltung 92 der Leitwerke wird von den Impulsen des Zeitgabe- und Steuerwerkes 74 gesteuert, die über die Einschaltleitung 152 und die Vorschubimpulsleitung 154 (Fig.5a) empfangen werden. In ihr ist ebenfalls ein Ringzähler mit Stufen SO, S1, S 2, S m und S m+\ enthalten. Nur eine dieser Stufen ist zu einem gegebenen Zeitpunkt erregt, während alle anderen 1-Ausgangsklemmen abgeschaltet sind. Der Leitwerkwähler 68, der in Fig.7b in einem gestrichelten Block dargestellt ist, wird unmittelbar von den Leitwerken 26 und 28 gespeist, die ihren betreffenden Code IP abgeben. Zur Aufbewahrung dieses Codes enthält das Leitwerk 26 Flipflops FF-Fl, FF-ZfI und FF-D1 und das andere Leitwerk 28 Flipflops FF-F2, FF-E 2 und FF-D % die über das Kabel 70 bzw. 72 an je einen von einem gestrichelten Block umgebenen Satz Abtastglieder 250 bzw. 252 angeschlossen sind. Mit allen Gliedern des Blockes 250 ist eine Abtastleitung AL 1 und mit allen Gliedern des Blockes 252 eine Abtastleitung AL2 verbunden. In ähnlicher Weise angeordnete Ausgangsklemmen der Abtastglieder 250 und 252 sind je mit einem A/'-Glied 258-D, 256-£bzw.

254-Fverbunden.

Das /PZ-Register 96 ist aus Flipflops FF-Fi, FF-Ei und FF-Di aufgebaut und nimmt an den Setzeingangsklemmen S das Ausgangssignal aus einem A/-Glied 264, 262 bzw. 260 auf. Die Löscheingangsklemmen L dieser Flipflops sind an einem UND-Glied 266 angeschlossen, an dessen einer Eingangsklemme eine Abtastrückstelleitung aus der Abtaststeuerschaltung 92 der Leitwerke liegt. Das Signal der erregten Abtastrückstelleitung erscheint als O-Signal am UND-Glied 266, das dann ein O-Signal den Löschklemmen der Flipflops des IPi- Registers aufprägt und dieses Register löscht. Vom letzteren wird der höchste Wert des Codes /P gespeichert, der in einem gegebenen Augenblick während eines Abtastzyklus ausgelesen wird. Die eine Eingangsklemme des N-Gliedes 260 ist über einen Leiter 268 mit dem Ausgang des A/'-Gliedes 258-D verbunden. In ähnlicher Weise besteht eine Verbindung 270 zwischen dem A/'-Glied 256-F. und dem A/-Glied 262 und eine Verbindung 272 zwischen dem A/'-Glied 254-Fund dem A/-Glied264.

Eine Vergleichsschaltung 274 weist mehrere AZ-GHe- -, der 276,278 und 280 und ein A/'-Glied 282 auf. Ein Leiter ^y 284 führt von der O-Ausgangsklemme des Flipflops FF-Fi zu der einen Eingangsklemme aller zuvor genannten AZ-GIieder, während die O-Ausgangsk!emme des Flipflops FF-Ei über einen Leiter 286 nur mit den beiden AZ-Gliedern 276 und 278 und die O-Ausgangsklemme des Flipflops FF-Di über einen Leiter 288 nur mit einer gesonderten Eingangsklemme des A/-Gliedes 276 verbunden sind. Die Ausgangsklemme des A/'-Gliedes 285-D steht über den Leiter 268 außerdem mit einer weiteren Eingangsklemme des A/-GIiedes 276, die Ausgangsklemme des A/'-Gliedes 265-F, über die Verbindung 270 mit einer gesonderten Eingangsklemme des A/-Gliedes 278 und die Ausgangsklemme des A/'-Gliedes 254-F über die Verbindung 272 mit einer gesonderten Eingangsklemme des N-Gliedes 280 in Verbindung. Das A/'-Glied 282 empfängt das Ausgangssignal der drei AZ-Glieder 276,278 und 280 und gibt über einen Leiter 290 ein Signal ab, das die Übereinstimmung des Codes IP, der aus dem Leitwerk in den Leitwerkwähler 68 eingelassen ist, mit dem Wert anzeigt, der zuvor im IPi- Register 96 eingespeist ist. Beim ersten Vergleich ist natürlich der Inhalt des /fV-Registers auf Null eingestellt, und zum Vergleich mit zukünftigen Codes IP wird jeder Code IP, der aus dem Leitwerk ausgelesen wird und sich von Null unterscheidet, ins /Λ-Register eingebracht. Das Signal aus dem A/'-Glied 282 ist nur unter der Bedingung positiv, daß der gerade abgetastete Code IP einen größeren Wert als der im //^/-Register 96 gespeicherte Code hat. Das positive Signal läuft zu einem Verzögerungsglied 292, das nach einer vorgegebenen Zeitspanne über einen Leiter 294 ein der Zeitfestsetzung dienendes Signal + TCi abgibt.. Letzteres wird einem /-Glied. 296 zugeführt, in dem es invertiert und ans UND-Glied 266 abgegeben wird, so daß schließlich das /PARegister gelöscht wird, damit die neue Angabe des höheren Code IP gespeichert werden kann. Der Impuls + TC 1 wird außerdem einem Verzögerungsglied 298 zugeleitet, das nach einer vorgegebenen Zeitspanne über einen Leiter 300 einen weiteren Impuls + TC2 hervorruft, der in die A/-Glieder 260, 262 und 264 eintritt, damit der höherwertige Code /Pirn IPi-Register % untergebracht werden kann.

In dem hier benutzten l-aus-3-Codiersystem hat der Code IP= 10O₂ den größten Unterbrechungsvorrang.

Wenn ein solcher Code ausgelesen wird, brauchen keine weiteren Codes ausgewertet zu werden, da dieser Wert nicht überschritten werden kann. Um diese Situation auszunutzen und Berechnungszeit einzusparen, kann der Abtastzyklus beim Ablesen dieses maximalen Codes beendet werden. Hierzu ist die 1-Ausgangsklemme des Flipflops FF-Fi über einen Leiter 302 mit einem /-Glied 304 in Verbindung gebracht, von dem aus ein Signal in einem Leiter 306 zu einem A/'-Glied 308 läuft. Die aus diesem Glied 308 austretende Leitung ist zu allen Komparatoren (F i g. 8) der Rechenanlagen geführt, um die letzteren anzuweisen, daß sie aus dem Rechenanlagenwähler 60 ein Wahlsignal erwarten können. Die Leitung aus dem A/'-Glied 308 wird entweder erregt, wenn der Abtastzyklus beendet wird, oder wenn der Code IPden maximalen Wert besitzt. Das im Leiter 306 auftretende Signal wird außerdem allen Abtastgliedern der Abtaststeuerschaltung 92 zugeführt, um diese , abzuschalten.

Das 1-Ausgangssignal aller Stufen des IPi- Registers 96 wird über das Kabel 98 den Wahlgattern 82 zugeführt (Fig. 5a und 5b).

In einem gestrichelten Block ist der Leitwerkverschlüsseier 104 dargestellt, der 16 Leitwerke bearbeiten kann der also einen l-aus-16-Code in einen geraden numerischen Code aus vier Bits umsetzt. In einem Block 310 sind die möglichen Abtastsignalkombinationen kombinationen der Leitwerke dargestellt. Die Signalleitungen mit einem offenen Ende sollen die Fähigkeit des Verschlüsselet 104 andeuten, daß er mehr als die drei näher dargestellten Abtastperioden bearbeiten kann. Die Abtastleitung AL 1 ist mit einem A/'-Glied 312, die Abtastleitung ALI mit einem A/'-Glied 314 und die Abtastleitung ALm mit A/'-GIiedern 316, 318, 320 und 322 verbunden.

Innerhalb eines weiteren gestrichelten Blockes 324 sind mehrere Gatter zur Speisung von Flipflops FF-Oi, FF-02, FF-03 und FF-04 enthalten. Die Gatter 324 sind mit den Setzklemmen dieser Flipflops verbunden, während die Löscheingangsklemmen vom Impuls + TCi beaufschlagt werden, der über die Leitung 294 herankommt. Diese Flipflops werden dann stets gelöscht, wenn ein Code IP wahrgenommen wird, der größer als der zuvor gewählte Code IP ist. Nach dem Löschen wird der Impuls +TC2 über den Leiter 300 den Gattern 324 zugeführt, um den neuen Code in diese Flipflops einzulassen. Das 1-Ausgangssignal aller Flipflops wird über das Kabel 106 in die Wahlgatter 82 (F i g. 5a) eingelassen.

Nach der vorangehenden Beschreibung der Wahl der Rechenanlage und der Leitwerke sei der Komparator der Rechenanlagen an Hand der F i g. 8 erläutert. Ihre Funktion besteht darin, einen Vergleich des gegenwärtigen Unterbrechbarkeitsindexcode // der betreffenden Rechenanlage mit dem Unterbrechungsvorrangcode IP aus dem Unterbrechungs-Direktorschaltwerk (F i g. 3) anzustellen. Das Register DSC aller Rechenanlagen enthält einen Abschnitt zum Speichern des zugehörigen Code Hj und einen weiteren Abschnitt zum Aufbewahren des aus dem Unterbrechungs-Direktorschaltwerk empfangenen Codes IPj. Der erstere Abschnitt ist aus drei Flipflops FF-Aj, FF-Bj und FF-Cj und der letztere aus drei Flipflops, nämlich FF-Di, FF-Ei und FF-Fi aufgebaut, die in je einem gestrichelten Block 350 bzw. 352 enthalten sind. Bei dieser Betrachtung bedeutet der Buchstabe j die gewählte der η Rechenanlagen und /das gewählte der m verfügbaren Leitwerke. Wenn sich die auszuführende Aufgabe ändert, werden die Flipflops 350

von den Rechenanlagen ständig auf den neuesten Stand gebracht. Diese Funktion gehört nicht zur Erfindung und sei nicht weiter erläutert. Der Abschnitt 352 des Registers DSC wird durch die Erregung der betreffenden Gatter 82 (Fig.5a und 5b) gesetzt. Die gewählte Rechenanlage j wird vom Unterbrechungs-Direktorschaltwerk 40 dadurch festgelegt, daß ein aktives Signal auf die die Wahl des Leitwerkes angebende Leitung (F i g. 7a) und auf die Wahlleitung 80-y gelegt wird, das in ein UND-Glied 354 hineinläuft. Das die Wahl angebende Signal wird allen mit dem Direktorschaltwerk 40 verbundenen Rechenanlagen 1, 2 und η zugeführt, aber nur die gewählte Rechenanlage j erhält das zusätzliche Signal aus dem steuernden UND-Glied 354. In einem Block 356 ist eine Vergleichsschaltung gezeigt, die aus UND-Gliedern 358, 360, 362 und 363 und einem ODER-Glied 364 aufgebaut ist. Die Ausgangsklemmen dieser UND-Glieder bilden die Eingangsklemmen des ODER-Gliedes 364. Das vom UND-Glied 354 gelieferte Schaltsignal läuft über eine Leitung 366 zu der einen Eingangsklemme dieser UND-Glieder 358, 360, 362 und 363: Die O-Ausgangsklemme des Flipflops FF-Cj ist über einen Draht 368 an einer weiteren Eingangsklemme der zuvor bezeichneten UND-Glieder angeschlossen, während die O-Ausgangsklemme des Flipflops FF-Bj über einen Leiter 370 nur mit den UND-Gliedern 358, 360 und 363 und die O-Ausgangsklemme des Flipflops FF-Aj über einen Draht 372 nur noch mit den UND-Gliedern 358 und 363 in Verbindung steht. Die 1-Ausgangsklemme des Flipflops FF-Fi ist über einen Draht 374 mit einer weiteren Eingangsklemme des UND-Gliedes 362, die 1-Ausgangsklemme des Flipflops FF-Ei über einen Draht 376 mit dem UND-Glied 360 und die 1-Ausgangsklemme des Flipflops FF-Di mit dem UND-Glied 358 verbunden. Die O-Ausgangsklemmen aller Flipflops im //'/-Abschnitt 352 des Registers DSC sind über je einen Draht 380, 382 bzw. 384 an je einer gesonderten Eingangsklemme des UND-Gliedes 363 angeschlossen. Die Funktion dieser UND-Glieder 358, 360 und 362 besteht darin, einen Vergleich des Codes //, und des Codes IPi durchzuführen, falls der Code IP₁ größer als Null ist. Unter diesen Bedingungen nimmt die gewählte Rechenanlage nur ein Unterbrechungssignal an, wenn ihr Code Hj einen kleineren Wert als der Code IP₁ hat. Hiervon gibt es eine Ausnahme, wenn nämlich der Code //den Wert OOO2 aufweist, also ein Leerlauf angezeigt wird und ein Unterbrechungssignal von geringem Vorrang verarbeitet wird, das den Code /P=0002 besitzt. Im Normalfalle würde die Vergleichsschaltung bewirken, daß eine leer laufende Rechenanlage diese Unterbrechung von minimalem Vorrang zurückweist, was natürlich nicht erwünscht ist. Um dieses Problem zu lösen, wird im Falle einer Nulleinstellung des Codes //, und des Codes IP, ein Vergleich in dem UND-Glied 363 angestellt. Bei einer Übereinstimmung wird das letztere erregt und ein Annahmesignal erzeugt. In einem speziellen Fall kann der Code /P=OOO₂ als Unterbrechungsbedingung nicht erwünscht sein. Eine solche Situation ergibt sich, falls das System arbeiten soll, wenn gewisse spezielle Aufgaben ein Zustandswort in die entsprechende Tabelle des Speichersystems 10 hineinbringen, aber selbst eine leer laufende Rechenanlage nicht unterbrechen würde. Solche Aufgaben gehen dem System nicht verloren, da sie bloß von dem leitenden Programm innerhalb einer Rechenanlage in Gang gebracht werden. Um eine solche Betriebsart zu erreichen, braucht nur das UND-Glied 363 dem Komparator der Rechenanlagen entnommen zu werden, so daß kein Signal unabhängig davon entsteht, welcher Code //, vorhanden ist, wenn der Code IP₁ = OOO₂ ist. Das Ausgangssignal des ODER-Gliedes 364 läuft über einen Draht 390 zu einem /-Glied 392. Falls die Annahmebedingung besteht, also der Code //, geringer als der Code IP, ist oder die beiden Codes gleich Null sind, entsteht in der Leitung 390 ein 1 -Signal, das vom /-Glied 392 invertiert wird und als 0-Signal an einem Punkt 394 erscheint. Zu den Annahmegattern 108 gehören /V'-Glieder 3% und 398, die von Signalen aus dem Leitwerkwähler 68 erregt werden, die das gewählte Leitwerk anzeigen. Dementsprechend werden sie vom Leitwerk 26 über den Draht 100-1 dem Λ/'-Glied 396 und vom Leitwerk 28 über den Draht 102-1 dem TV'-Glied 398 zugeführt. Wenn somit ein O-Annahmesignal und das Wahlsignal auftreten, legt das N'-Glied 396 oder 398 ein Bestätigungssignal auf die Leitung 110 bzw. 112. Von diesem Bestätigungssignal wird das gewählte Leitwerk 26 oder 28 angewiesen, daß seine Umsetzungssperre beseitigt werden kann und zusätzliche Codes IP dem Unterbrechungs-Direktorschaltwerk 40 zur Auswertung angeboten werden können. Außerdem wird angezeigt, daß das Unterbrechungssignal angenommen ist und von der gewählten Rechenanlage j bearbeitet wird. Das Signal des /-Gliedes 392 läuft außerdem durch einen Draht 394-1 zu einem UND-Glied 400. Das UND-Glied 354 gibt sein Signal zusätzlich über den Draht 366 an ein Verzögerungsglied 402 ab. In dem Falle, daß eine Rechenanlage gewählt ist, erscheint an der Ausgangsklemme des Verzögerungsgliedes 402 ein Signal, das über einen Draht 404 zur anderen Eingangsklemme des UND-Gliedes 400 läuft. Die beiden Eingangssignale zeigen an, daß die Unterbrechung unter der Bedingung zurückgewiesen ist, daß die Rechenanlage gewählt ist; vom Signal in der Leitung 394-1 ist hierbei festgelegt, daß die vorgegebenen Anforderungen für die Unterbrechung nicht erfüllt sind. In diesem Fall führt das UND-Glied 400 sein Zurückweisungssignal über eine Leitung 406 dem Zeitgabe- und Steuerwerk 74 zu, das einen neuen Abtast- und Prüfzyklus einleitet. Dieses Werk 74 setzt die Zeit zur erneuten Einschaltung des Abtastzyklus in einer Annahmefolge fest, nachdem die Signale genügend Zeit hatten, durch die Annahmeschaltung zu laufen, und das entsprechende Leitwerk bemerken konnte, daß es angenommen ist.

Mit Hilfe des zusätzlichen Unterbrechungs-Direktorschaltwerkes in diesem System mit mehreren Rechenanlagen, das diejenige Anlage, die ein Unterbrechungssignal verarbeiten soll, auf Grund der relativen Werte des Unterbrechbarkeitsindex- und Unterbrechungsvorrangcodes und nicht durch Drahtverbindungen zwischen der speziellen Anlage und den Leitwerken auswählt, wird für das System ein hohes Maß an Freiheit und Verwendbarkeit erhalten. Das Übermaß an Bauteilen, das bei der Auswahl der Rechenanlagen in üblicher Weise benötigt wird, wird von diesem Direktorschaltwerk stark vermindert. Wenn eine Rechenanlage auf Grund ihrer leeren Aufgabenliste feststellt, daß sie all ihre Aufgaben erledigt hat, schaltet sie bloß auf ein spezielles Zeitprogramm um, erklärt zugleich dem System, daß sie leer läuft, und vermindert ihren Unterbrechbarkeitsindex auf Null. Die Rechenanlage braucht diese Zustandsänderung den anderen Anlagen nicht unmittelbar mitzuteilen. Im Hinblick auf die Programmausführung der Anlage werden auch O-Programmschritte benötigt, um festzulegen, daß die

leer laufende Anlage als nächste zur Bearbeitung des nächsten Unterbrechnungssignals gewählt wird. Ein weiterer Vorteil ist, daß im Gesamtsystem verdrahtete Vorranganordnungen fehlen. Die Möglichkeit, die Werte der Codes // und IP zu handhaben, läßt eine Anpassung in der Rechenanlagensteuerung zu, ohne daß in den leitenden Routinen ein großes Maß an Vertauschungen notwendig ist. Die Auswahl der auszuführenden Aufgaben wird durch ein Programm gelenkt, ist dynamischen Änderungen unterworfen und braucht für eine Anwendung auf ein spezielles System mit mehreren Rechenanlagen nicht beschnitten zu werden. Die Auswahl der Rechenanlage zur Bearbeitung der Unterbrechungssignale wird vom Direktorschaltwerk unter Anwendung programmgesteuerter

Parameter geleitet. Ferner kann gerantiert werden, daß eine Aufgabe auf keinen Fall unterbrochen wird, falls der Unterbrechbarkeitsindex auf den größten Wert eingestellt wird, wobei gewährleistet ist, daß die Unterbrechungszustandswörter während der Ausführung einer solchen kritischen Aufgabe im Hauptspeicher aufbewahrt werden und nicht verlorengehen. Falls z. B. eine Rechenanlage ausfällt oder zur Wartung aus dem System herausgenommen werden muß, kann das System auf elegante Weise dadurch verkleinert werden, daß der Unterbrechbarkeitsindexcode für eine solche Rechenanlage einfach auf einen Maximalwert eingestellt wird, wodurch sie aus den Unterbrechungsfolgen ausgeschlossen wird.

Hierzu 8 Blatt Zeichnungen

809 640/21

Claims (12)

Patentansprüche:

1. Unterbrechungsdirektorschaltwerk für einen Universal-Rechenautomaten mit η unabhängig arbeitenden Rechenanlagen, denen je ein Register zur Aufnahme des den augenblicklichen Unterbrechbarkeitsgrad angebenden Code zugeordnet ist, und mit m unabhängig arbeitenden, je einen Satz von unterbrechenden, periphere Geräte steuernden Leitwerken, denen ein Register zur Aufnahme des Unterbrechungsvorranges eines peripheren Gerätes zugeordnet ist, wobei eine Verbindung zwischen dem mit dem höchsten Unterbrechungsvorrang arbeitenden Gerät und der Rechenanlage mit dem niedrigsten Unterbrechbarkeitsgrad zwecks Datenaustausch herstellbar ist, dadurch gekennzeichnet, daß von einem Rechenanlagenwähler (60) die den Code (//1, H₂, ... oder //„) des Unterbrechbarkeitsgrades enthaltenden Register (DSCi, DSC₂,...DSC_n) der η Rechenanlagen (1, 2,... n) abfühlbar sind und ein codiertes Signal, das die Rechenanlage (1, 2,...oder n) mit dem niedrigsten Unterbrechbarkeitsgrad (//,) anzeigt, zu dieser Rechenanlage zurückführbar ist, daß von einem Leitwerkwähler (68) die den Code des Unterbrechungsvorranges enthaltenden Register (IPi, IP₂,...IP_n) der m Leitwerke (26, 28,...) abfühlbar sind und ein codiertes Signal, das das Leitwerk (26, 28,...) mit dem höchsten Unterbrechungsvorrang anzeigt, zu diesem angezeigten Leitwerk zurückführbar ist, und daß von der angezeigten Rechenanlage ein die Unterbrechung annehmendes Signal zum angezeigten Leitwerk übertragbar ist

2. Schaltwerk nach dem Anspruch 1, dadurch gekennzeichnet, daß das die Unterbrechung annehmende Signal Annahmegattern (108) zuführbar ist, über die das codierte, das Leitwerk (26 oder 28) mit dem höchsten Unterbrechungsvorrang anzeigende Signal zu diesem zurückführbar ist.

3. Schaltwerk nach dem Anspruch 1 oder 2, dadurch gekennzeichnet, daß der abgefühlte Code (IP,) des höchsten Unterbrechungsvorranges über Gatter (82), die von dem codierten Signal des Rechenanlagenwählers (60) betätigbar sind, der Rechenanlage (1, 2... oder n) zuführbar ist, von deren Register der Code (Hj) des niedrigsten Unterbrechbarkeitsgrades abgefühlt ist, und daß von einem Komparator (50) der zugeführte Code (IP) des höchsten Unterbrechungsvorranges mit dem im zugehörigen Register (DSCu DSC₂... oder DSC_n) festgehaltenen Code (Hj) des niedrigsten Unterbrechbarkeitsgrades vergleichbar und entweder das die Unterbrechung annehmende Signal oder ein die Unterbrechung zurückweisendes Signal abgebbar ist

4. Schaltwerk nach dem Anspruch 3, dadurch gekennzeichnet, daß das die Unterbrechung zurückweisende Signal einem Zeitgabe- und Steuerwerk (74) zuführbar ist das den Rechenanlagenwähler (60) und den Leitwerkwähler (68) zur erneuten Abfühlung der Register (DSCu DSC₂...DSC_n bzw. IP_x, IP₂... IP_n) in Gang setzt

5. Schaltwerk nach dem Anspruch 3, dadurch gekennzeichnet daß dem Leitwerkwähler (68) ein Verschlüsseier (104) nachgeschaltet ist der das codierte, das Leitwerk mit dem höchsten Unterbrechungsvorrang anzeigende Signal aufnimmt und umsetzt, und daß das umgesetzte Signal über die Gatter (82) derjenigen Rechenanlage (1,2... oder n) zuführbar ist, von der der Code (Hj) des niedrigsten Unterbrechbarkeitsgrades abgefühlt ist.

6. Schaltwerk nach dem Anspruch 1, dadurch gekennzeichnet, daß an den Ausgangsklemmen der Register (DSQ, DSC₂... DSC_n) der Rechenanlagen (1, 2...n) je ein UND-Glied liegt, daß mit den zweiten Eingangsklemmen derjenigen UND-Glieder, die demselben Register (DSCi, DSC₂... oder DSC_n) nachgeschaltet sind, eine Prüfleitung (PL 1, PL2 oder PLn) verbunden ist, daß von einer Wahlfolgeschaltung (76) alle Prüfleitungen (PLt, PL2...PLn) der Reihe nach erregbar sind, daß ferner an den Ausgangsklemmen der Register (IP\, IP₂ ... IP_n) der Leitwerke (26, 28...m) je ein UND-Glied liegt, daß mit den zweiten Eingangsklemmen derjenigen UND-Glieder, die demselben Register (/Pi, IP₂... oder IP_n) nachgeschaltet sind, eine Abtastleitung (AL 1, AL 2... oder AL m) verbunden ist, daß von einer Abtaststeuerschaltung (92) alle Abtastleitungen (AL 1, AL2... ALm) der Reihe nach erregbar sind und daß die Wahlfolgeschaltung (76) und die Abtaststeuerschaltung (92) von einem Zeitgabe- und Steuerwerk (74) weiterschaltbar sind.

7. Schaltwerk nach den Ansprüchen 1 und 6, dadurch gekennzeichnet, daß der Rechenanlagenwähler (60) ein T-Register (172), in das bei der Erregung der ersten Prüfleitung (PL 1) der Inhalt des ersten Registers (DSCi) einspeisbar ist, und eine Vergleichsschaltung (176) enthält, die mit den Ausgangsklemmen des "T-Registers (172) und mit den an den Ausgangsklemmen der Register (DSCi, DSCi ...DSC_n) liegenden UND-Gliedern (160,162, 164) verbunden ist daß bei der Erregung der weiteren Prüfleitungen (PL 2... bzw. PL n) von der Vergleichsschaltung (176) ein Signal ( + PS) in dem Falle abgebbar ist, daß der Inhalt des weiteren Registers (DSC₂...oder DSC_n) kleiner als der gerade im T-Register (172) festgehaltene Inhalt ist, daß mit Hilfe dieses Signals ( + PS) der kleinere Inhalt des weiteren Registers in das Γ-Register (172) einspeisbar ist und daß die Prüfleitungen (PL 1, PL 2... oder PLn) über je ein UND-Glied (222,224, 226), dessen zweiter Eingangsklemme das Signal ( + PS) zuführbar ist, an je einer Stufe (FF-P_x, FF-P₂... oder FF-P_n) eines Rechenanlagenidentifizierregisters (220) anschließbar sind, an dessen Ausgangsklemmen das codierte Signal erscheint, das die Rechenanlage (1, 2...oder n) mit dem niedrigsten Unterbrechbarkeitsgrad anzeigt.

8. Schaltwerk nach den Ansprüchen 6 und 7, dadurch gekennzeichnet daß die Wahlfolgeschaltung (76) η nach Art eines Ringzählers hintereinandergeschaltete Stufen (Tl, T2... Tn), die der Reihe nach erregbar sind und an deren Ausgangsklemmen die Prüfieitungen (PL 1, PL2...PLn) liegen, und eine weitere Stufe (Tn+1) enthält, deren Ausgangsklemme parallel an den einen Eingangsklemmen von UND-Gliedern (232,234,236) angeschlossen ist, die mit ihren zweiten Eingangsklemmen den Stufen (FF-Pu FF-P₂...FF-P_n) des Identifizierregisters (220) nachgeschaltet sind.

9. Schaltwerk nach den Ansprüchen 7 und 8, dadurch gekennzeichnet daß an den Ausgangsklemmen der Stufen (FF-TA, FF-TB, FF-TC) des

Γ-Registers (172) eine UND-Schaltung (240) angeschlossen ist und daß der weiteren Stufe (Tn+1) des Ringzählers ein UND-Glied (244) unmittelbar nachgeschaltet ist, dessen zweite Eingangsklemme mit dem Ausgang der UND-Schaltung (240) verbunden ist.

10. Schaltwerk nach den Ansprüchen 1 und 6, dadurch gekennzeichnet, daß der Leitwerkwähler (68) ein /Pi-Register (96), in das bei der Erregung der ersten Abtastleitung (AL 1) der Inhalt des ersten Registers (/Pi) einspeisbar ist, und eine Vergleichsschaltung (274) enthält, die mit den Ausgangsklemmen des //^-Registers (96) und mit den an den Ausgangsklemmen der Register (/Pi, IP2... IP_n,) liegenden UND-Gliedern Verbunden ist, daß bei der J5 Erregung der weiteren Abtastleitungen (AL 2... bzw. ALm) von der Vergleichsschaltung (274) ein Signal (+TCi) in dem Falle abgebbar ist, daß der Inhalt des weiteren Registers (IP2.. ■ oder IP_n,) größer als der gerade im /PhRegister (96) festgehaltene Inhalt ist, daß mit Hilfe dieses Signals ( + 7"Cl) der größere Inhalt des weiteren Registers (IPi... oder IP_m) in das /P/-Register (96) einspeisbar ist und daß die Abtastleitungen (AL 1, ALT....ALm) über je ein UND-Glied, dessen zweiter Eingangsklemme das zeitlich vergrößerte Signal (+TCl) zuführbar ist, an je einer Stufe (VOLt, I/O/.2 ... UOLm) eines Leitwerk-Identifizierungsregisters anschließbar sind, an dessen Ausgangsklemmen das codierte Signal erscheint, das das Leitwerk (26 oder 28) mit dem höchsten Unterbrechungsvonrang anzeigt.

11. Schaltwerk nach den Ansprüchen 6 und 10, dadurch gekennzeichnet, daß die Abtaststeuerschaltung (92) m nach Art eines Ringzählers hintereinandergeschaltete Stufen (51,52... 5m), die der Reihe nach einzeln erregbar sind und an deren Ausgangsklemmen die Abtastleitungen (AL 1, AL 2... AL m) liegen, und eine weitere Stufe (Sm+1) enthält, deren Ausgangsklemme parallel an den einen Eingangsklemmen von UND-Gliedern (396,398) anschließbar ist, die mit ihren zweiten Eingangsklemmen den Stufen (I/O L1, I/O L2...) des Leitwerk-Identifizierungsregisters nachgeschaltet sind.

12. Schaltwerk nach den Ansprüchen 10 und 11, dadurch gekennzeichnet, daß an einer Ausgangsklemme der ranghöchsten Stufe (FF-Fi) des /PARegisters (96) eine UND-Schaltung (308) angeschlossen ist, die der weiteren Stufe (Sm+1) des Ringzählers unmittelbar nachgeschaltet ist.