TWI497419B - 電腦裝置及其中斷任務分配方法 - Google Patents

電腦裝置及其中斷任務分配方法 Download PDF

Info

Publication number
TWI497419B
TWI497419B TW100138164A TW100138164A TWI497419B TW I497419 B TWI497419 B TW I497419B TW 100138164 A TW100138164 A TW 100138164A TW 100138164 A TW100138164 A TW 100138164A TW I497419 B TWI497419 B TW I497419B
Authority
TW
Taiwan
Prior art keywords
task
interrupt
chipset
request
central processor
Prior art date
Application number
TW100138164A
Other languages
English (en)
Other versions
TW201317895A (zh
Inventor
Kuan Jui Ho
Yi Hsiang Wang
Wen Pin Chiang
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW100138164A priority Critical patent/TWI497419B/zh
Priority to CN201210105156.7A priority patent/CN102622274B/zh
Priority to US13/485,174 priority patent/US8996773B2/en
Publication of TW201317895A publication Critical patent/TW201317895A/zh
Application granted granted Critical
Publication of TWI497419B publication Critical patent/TWI497419B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5033—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering data affinity

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Description

電腦裝置及其中斷任務分配方法
本發明乃是有關於電腦裝置之技術領域，且特別是有關於具有多個中央處理器的電腦裝置及其中斷任務分配方法。
圖1係用以說明習知具有多個中央處理器(central processing unit,CPU)之電腦裝置的中斷任務(interrupt task)分配方法。請參照圖1，此電腦裝置100係具有五個中央處理器(如標示102~110所示)、一個系統匯流排120與一個晶片組130，且每一中央處理器皆透過系統匯流排120電性連接晶片組130。此外，此電腦裝置100適於外接多個硬體設備(如外接硬體設備152~160所示)，而每一外接硬體設備皆電性連接晶片組130。
每隔一預定時間，每一中央處理器都會將其內部之一任務優先順序暫存器(task priority register,TPR)所暫存的優先權值(task priority)傳送給晶片組130，以便告知晶片組130目前所執行之任務的優先順序。而晶片組130則會根據所接收到的優先權值來判斷每一中央處理器目前的工作負荷量。因此，當某一外接硬體設備(其可為外接硬體設備152~160的其中任一)發出一中斷任務請求(interrupt request)給晶片組130時，晶片組130就可從這些中央處理器中挑出一個目前的工作負荷量為最輕的中央處理器(即優先權值為最低的中央處理器)來執行對應於上述中斷任務請求的中斷任務。
然而，由於每一中央處理器在執行一項任務之前都會先將資料讀取至各自的快取記憶體(cache)，而”工作負荷量為最輕的中央處理器”卻又會隨著時間的推移而不斷變換，因而可能會造成相同的外接硬體設備再次發出相同的中斷任務請求時，相同的資料需再次被讀取至另一中央處理器(工作負荷量為最輕的中央處理器)的快取記憶體。如此一來，將會降低電腦裝置100的整體效能。
本發明的目的就是在提供一種電腦裝置，其具有多個中央處理器，且其快取記憶體中的資料的變換頻率較低，使得電腦裝置的整體效能得以提高。
本發明的另一目的就是在提供一種中斷任務分配方法，其適用於具有多個中央處理器的電腦裝置。
本發明提出一種電腦裝置。所述之電腦裝置包括有多個中央處理器與一個晶片組，而其中晶片組係電性連接每一中央處理器。所述之晶片組用以接收來自一外接硬體設備之一中斷任務請求，並判斷此中斷任務請求所對應的任務種類是否曾有任何中央處理器執行過。當判斷為是時，此晶片組便將上述之中斷任務請求分配給執行過上述任務種類的中央處理器來執行對應的中斷任務。
本發明另提出一種具有多個中央處理器之電腦裝置的中斷任務分配方法。所述方法包括有下列步驟：判斷來自一外接硬體設備之一中斷任務請求所對應的任務種類是否曾有任何中央處理器執行過；以及當判斷為是時，便將此中斷任務請求分配給執行過上述任務種類的中央處理器來執行對應的中斷任務。
本發明解決前述問題的方式，乃是使晶片組將中斷任務請求分配給執行過相同任務種類的中央處理器來執行對應的中斷任務，因此快取記憶體中的資料的變換頻率得以降低，進而使得電腦裝置的整體效能得以提升。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖2係用以說明依據本發明一實施例之電腦裝置及其中斷任務分配方法。請參照圖2，此電腦裝置200係具有多個中央處理器(在此例為五個，如標示202~210所示)、一個系統匯流排220與一個晶片組230，且每一中央處理器皆透過系統匯流排220電性連接晶片組230。此外，此電腦裝置200適於外接多個硬體設備(如外接硬體設備252~260所示)，而每一外接硬體設備皆電性連接晶片組230。
上述之晶片組230用以接收來自一外接硬體設備(其可為外接硬體設備252~260的其中任一)之一中斷任務請求，並判斷此中斷任務請求所對應的任務種類是否曾有任何中央處理器執行過。在一實施例中，上述的任務種類例如是中斷向量(Interrupt Vector)。當判斷為是時，晶片組230便將此中斷任務請求分配給執行過上述任務種類的中央處理器來執行對應的中斷任務；而當判斷為否時，晶片組230便從這五個中央處理器中選擇其中之一來執行此中斷任務請求所對應的中斷任務。
由於晶片組230會將接收到的中斷任務請求分配給執行過相同任務種類的中央處理器來執行對應的中斷任務，因此可以減少相同資料讀取至不同快取記憶體(未繪示)的次數，即快取記憶體中的資料變換頻率得以降低，進而使得電腦裝置200的整體效能得以提升。
以下將說明晶片組230的可能設計方式。
以此例而言，晶片組230可以是儲存有一執行狀態記錄表232。此執行狀態紀錄表232用以記錄每一任務種類是否曾有任何中央處理器執行過，以便晶片組230進行記錄內容的讀取與更新。在一實施例中，上述的任務種類例如是中斷向量。
此外，此晶片組230亦可儲存有一權重表234。此權重表234用以記錄每一中央處理器所處理過之任務種類的權重加總值，以便晶片組230進行記錄內容的讀取與更新。當晶片組230判斷上述中斷任務請求所對應的任務種類未曾有任何中央處理器執行過時，晶片組230便可選擇權重表234中權重加總值最小者所對應的中央處理器來執行此中斷任務請求所對應的中斷任務，並依據此中斷任務請求所對應的權重來修改(即增加)選定之中央處理器所對應的權重加總值。
另外，此晶片組230也可是儲存有一任務分派記錄表236。此任務分派記錄表236用以記錄每一中斷任務請求所對應的任務種類是由那一個中央處理器執行過，以便晶片組230進行記錄內容的讀取與更新。當晶片組230判斷上述中斷任務請求所對應的任務種類曾有中央處理器執行過時，晶片組230便從任務分派記錄表236中找出執行過上述任務種類的中央處理器，以便將此中斷任務請求分配給找出的中央處理器來執行對應的中斷任務。
上述之晶片組230可以是儲存有上述之執行狀態記錄表232、權重表234與任務分派記錄表236這三者，也可以是儲存有上述三種表格至少其中之一，而其他表格則儲存在與晶片組230相互電性連接的記憶裝置(未繪示)中，以讓晶片組230可以進行記錄內容的讀取與更新。
假設晶片組230儲存有上述之執行狀態記錄表232、權重表234與任務分派記錄表236這三種表格，那麼晶片組230的操作方式可以是採用圖3所示的方式來實現。圖3為圖2所示晶片組之其中一種可能操作方式的流程圖。請參照圖3，在晶片組230接收到一中斷任務請求後(如步驟S302所示)，晶片組230便可先依據執行狀態記錄表232的記錄內容來判斷此中斷任務請求所對應的任務種類是否曾有任何中央處理器執行過(如步驟S304所示)。
當判斷為是時，晶片組230便可將此中斷任務請求分配給執行過上述任務種類的中央處理器(如步驟S306所示)，以便讓分配到的中央處理器來執行對應的中斷任務。反之，當判斷為否時，晶片組230便可依據權重表234的記錄內容來選擇權重表234中權重加總值最小者所對應的中央處理器，以指定選定之中央處理器來執行此中斷任務請求所對應的中斷任務(如步驟S308所示)。
在執行完步驟S308之後，晶片組230便可去更新執行狀態記錄表232、權重表234與任務分派記錄表236這三種表格的記錄內容。舉例來說，晶片組230可以是先依據上述中斷任務請求所對應的權重，來修改權重表234中關於選定之中央處理器所對應的權重加總值(如步驟S310所示)，然後再依據選定之中央處理器來修改執行狀態記錄表232所記錄的內容(如步驟S312所示)，最後再依據選定之中央處理器來修改任務分派記錄表236所記錄的內容(如步驟S314所示)。當然，晶片組230也可以是以其他的順序來執行S310~S314這三個步驟。
圖4係用以說明依據本發明另一實施例之電腦裝置及其中斷任務分配方法。在圖4中，標示與圖2中之標示相同者表示為相同物件。請同時參照圖4與圖2，經比較二圖式之後可以發現，圖4所示之電腦裝置400的晶片組430並未儲存有前述的權重表234，而是改為儲存一優先權值記錄表434。此優先權值記錄表434用以記錄每一中央處理器目前所執行之任務的優先權值，以便晶片組230進行記錄內容的讀取與更新。這些優先權值的取得方式已於先前技術中描述，在此便不再贅述。
由於此優先權值記錄表434係記錄有每一中央處理器目前所執行之任務的優先權值，因此當晶片組430判斷一中斷任務請求所對應的任務種類未曾有任何中央處理器執行過時，晶片組430便可選擇優先權值記錄表434中優先權值最小者所對應的中央處理器來執行此中斷任務請求所對應的中斷任務。反之，當晶片組430判斷上述中斷任務請求所對應的任務種類曾有中央處理器執行過時，晶片組430便將此中斷任務請求分配給執行過上述任務種類的中央處理器來執行對應的中斷任務，以減少相同資料讀取至不同快取記憶體的次數，即快取記憶體中的資料變換頻率得以降低，進而使得電腦裝置400的整體效能得以提升。在一實施例中，上述的任務種類例如是中斷向量。
上述之晶片組430可以是儲存有上述之執行狀態記錄表232、優先權值記錄表434與任務分派記錄表236這三者，也可以是儲存有上述三種表格至少其中之一，而其他表格則儲存在與晶片組430相互電性連接的記憶裝置(未繪示)中，以讓晶片組430可以進行記錄內容的讀取與更新。
假設晶片組430儲存有上述之執行狀態記錄表232、優先權值記錄表434與任務分派記錄表236這三種表格，那麼晶片組430的操作方式可以是採用圖5所示的方式來實現。圖5為圖4所示晶片組之其中一種可能操作方式的流程圖。請參照圖5，在晶片組430接收到一中斷任務請求後(如步驟S502所示)，晶片組430便可先依據執行狀態記錄表232的記錄內容來判斷此中斷任務請求所對應的任務種類是否曾有任何中央處理器執行過(如步驟S504所 示)。
當判斷為是時，晶片組430便可將此中斷任務請求分配給執行過上述任務種類的中央處理器(如步驟S506所示)，以便讓分配到的中央處理器來執行對應的中斷任務。反之，當判斷為否時，晶片組430便可依據優先權值記錄表434的記錄內容來選擇優先權值記錄表434中優先權值最小者所對應的中央處理器，以指定選定之中央處理器來執行此中斷任務請求所對應的中斷任務(如步驟S508所示)。
在執行完步驟S508之後，晶片組430便可去更新執行狀態記錄表232與任務分派記錄表236這二種表格的記錄內容。舉例來說，晶片組430可以是先依據選定之中央處理器來修改執行狀態記錄表232所記錄的內容(如步驟S510所示)，然後再依據選定之中央處理器來修改任務分派記錄表236所記錄的內容(如步驟S512所示)。當然，晶片組430也可以是以相反的順序來執行S510與S512這二個步驟。
藉由上述實施例之教示，本領域具有通常知識者當可知道即使各中央處理器之間是採用其他的電性連接方式，亦可實現本發明，以圖6與圖7來舉例說明之。
圖6係繪示中央處理器的另一種電性連接方式。如圖6所示，此電腦裝置600係具有多個中央處理器(在此例為五個，如標示602~610所示)、一個系統匯流排620與一個晶片組630。在這些中央處理器中，中央處理器602、604、608與610皆透過中央處理器606來電性連接系統匯流排620。至於晶片組630，其可採用前述的任一種晶片組。
圖7係繪示中央處理器的再一種電性連接方式。如圖7所示，此電腦裝置700係具有多個中央處理器(在此例為四個，如標示702~708所示)、一個系統匯流排720與一個晶片組730。在這些中央處理器中，中央處理器704~708皆透過中央處理器702來電性連接系統匯流排720，且每一中央處理器都會電性連接另外二個中央處理器。至於晶片組730，其亦可採用前述的任一種晶片組。
值得一提的是，在上述各實施例中，每一中央處理器皆可為一實體的中央處理器，或是為一實體的中央處理器的其中一邏輯分割部份。
而藉由上述各實施例之教示，本領域具有通常知識者當可歸納出本發明之電腦裝置的一些基本操作方式，一如圖8所示。圖8為依照本發明一實施例之具有多個中央處理器之電腦裝置的中斷任務分配方法。請參照圖8，此方法之步驟包括有：判斷來自一外接硬體設備之一中斷任務請求所對應的任務種類是否曾有任何中央處理器執行過(如步驟S802所示)；以及當判斷為是時，便將上述中斷任務請求分配給執行過上述任務種類的中央處理器來執行對應的中斷任務(如步驟S804所示)。在一實施例中，上述的任務種類例如是中斷向量。
綜上所述，本發明解決前述問題的方式，乃是使晶片組將中斷任務請求分配給執行過相同任務種類的中央處理器來執行對應的中斷任務，因此可以減少相同資料讀取至不同快取記憶體的次數，即快取記憶體中的資料變換頻率得以降低，進而使得電腦裝置的整體效能得以提升。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、400、600、700．．．電腦裝置
102~110、202~210、602~610、702~708．．．中央處理器
120、220、620、720．．．系統匯流排
130、230、430、630、730．．．晶片組
152~160、252~260．．．外接硬體設備
232．．．執行狀態記錄表
234．．．權重表
236．．．任務分派記錄表
434．．．優先權值記錄表
S302~S314、S502~S512、S802、S804．．．步驟
圖1係用以說明習知具有多個中央處理器之電腦裝置的中斷任務分配方法。
圖2係用以說明依據本發明一實施例之電腦裝置及其中斷任務分配方法。
圖3為圖2所示晶片組之其中一種可能操作方式的流程圖。
圖4係用以說明依據本發明另一實施例之電腦裝置及其中斷任務分配方法。
圖5為圖4所示晶片組之其中一種可能操作方式的流程圖。
圖6係繪示中央處理器的另一種電性連接方式。
圖7係繪示中央處理器的再一種電性連接方式。
圖8為依照本發明一實施例之具有多個中央處理器之電腦裝置的中斷任務分配方法。
S802、S804．．．步驟

Claims (12)

  1. 一種電腦裝置，包括：多個中央處理器；以及一晶片組，電性連接該些中央處理器，該晶片組用以接收來自一外接硬體設備之一中斷任務請求，並判斷該中斷任務請求所對應的任務種類是否曾有任何中央處理器執行過，當判斷為是時，該晶片組便將該中斷任務請求分配給執行過上述任務種類的中央處理器來執行對應的中斷任務；其中該晶片組更儲存有一任務分派記錄表，該任務分派記錄表用以記錄每一中斷任務請求所對應的任務種類是由那一個中央處理器執行過，當該晶片組判斷該中斷任務請求所對應的任務種類曾有中央處理器執行過時，該晶片組從該任務分派記錄表中找出執行過上述任務種類的中央處理器，以將該中斷任務請求分配給找出的中央處理器來執行對應的中斷任務。
  2. 如申請專利範圍第1項所述之電腦裝置，其中當判斷為否時，該晶片組從該些中央處理器中選擇其中之一來執行該中斷任務請求所對應的中斷任務。
  3. 如申請專利範圍第1項所述之電腦裝置，其中該晶片組更儲存有一權重表，該權重表用以記錄每一中央處理器所處理過之任務種類的權重加總值，當該晶片組判斷該中斷任務請求所對應的任務種類未曾有任何中央處理器執行過時，該晶片組選擇該權重表中權重加總值最小者所對應的中央處理器來執行該中斷任務請求所對應的中斷任 務，並依據該中斷任務請求所對應的權重來修改選定之中央處理器所對應的權重加總值。
  4. 如申請專利範圍第1項所述之電腦裝置，其中該晶片組更儲存有一優先權值記錄表，該優先權值記錄表用以記錄每一中央處理器目前所執行之任務的優先權值，當該晶片組判斷該中斷任務請求所對應的任務種類未曾有任何中央處理器執行過時，該晶片組選擇該優先權值記錄表中優先權值最小者所對應的中央處理器來執行該中斷任務請求所對應的中斷任務。
  5. 如申請專利範圍第1項所述之電腦裝置，其中該晶片組更儲存有一執行狀態記錄表，該執行狀態紀錄表用以記錄每一任務種類是否曾有任何中央處理器執行過。
  6. 如申請專利範圍第1項所述之電腦裝置，其中所對應的該任務種類包括中斷向量。
  7. 一種具有多個中央處理器之電腦裝置的中斷任務分配方法，包括：判斷來自一外接硬體設備之一中斷任務請求所對應的任務種類是否曾有任何中央處理器執行過；以及當判斷為是時，將該中斷任務請求分配給執行過上述任務種類的中央處理器來執行對應的中斷任務；其中，該電腦裝置之一晶片組中儲存一任務分派記錄表，該任務分派記錄表用以記錄每一中斷任務請求所對應的任務種類是由那一個中央處理器執行過，當該中斷任務請求所對應的任務種類曾有中央處理器執行過時，該晶片組從該任務分派記錄表中找出執行過上述任務種類的中央 處理器，以將該中斷任務請求分配給找出的中央處理器來執行對應的中斷任務。
  8. 、如申請專利範圍第7項所述之中斷任務分配方法，其中當判斷為否時，從該些中央處理器中選擇其中之一來執行該中斷任務請求所對應的中斷任務。
  9. 如申請專利範圍第7項所述之中斷任務分配方法，其中更在該電腦裝置之一晶片組中儲存一權重表，該權重表用以記錄每一中央處理器所處理過之任務種類的權重加總值，當該中斷任務請求所對應的任務種類未曾有任何中央處理器執行過時，該晶片組選擇該權重表中權重加總值最小者所對應的中央處理器來執行該中斷任務請求所對應的中斷任務，並依據該中斷任務請求所對應的權重來修改選定之中央處理器所對應的權重加總值。
  10. 如申請專利範圍第7項所述之中斷任務分配方法，其中更在該電腦裝置之一晶片組中儲存一優先權值記錄表，該優先權值記錄表用以記錄每一中央處理器目前所執行之任務的優先權值，當該中斷任務請求所對應的任務種類未曾有任何中央處理器執行過時，該晶片組選擇該優先權值記錄表中優先權值最小者所對應的中央處理器來執行該中斷任務請求所對應的中斷任務。
  11. 如申請專利範圍第7項所述之中斷任務分配方法，其中更在該電腦裝置之一晶片組中儲存一執行狀態記錄表，該執行狀態紀錄表用以記錄每一任務種類是否曾有任何中央處理器執行過。
  12. 如申請專利範圍第7項所述之中斷任務分配方 法，其中所對應的該任務種類包括中斷向量。
TW100138164A 2011-10-20 2011-10-20 電腦裝置及其中斷任務分配方法 TWI497419B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100138164A TWI497419B (zh) 2011-10-20 2011-10-20 電腦裝置及其中斷任務分配方法
CN201210105156.7A CN102622274B (zh) 2011-10-20 2012-04-11 计算机装置及其中断任务分配方法
US13/485,174 US8996773B2 (en) 2011-10-20 2012-05-31 Computer apparatus and method for distributing interrupt tasks thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100138164A TWI497419B (zh) 2011-10-20 2011-10-20 電腦裝置及其中斷任務分配方法

Publications (2)

Publication Number Publication Date
TW201317895A TW201317895A (zh) 2013-05-01
TWI497419B true TWI497419B (zh) 2015-08-21

Family

ID=46562202

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100138164A TWI497419B (zh) 2011-10-20 2011-10-20 電腦裝置及其中斷任務分配方法

Country Status (3)

Country Link
US (1) US8996773B2 (zh)
CN (1) CN102622274B (zh)
TW (1) TWI497419B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9104490B2 (en) * 2012-12-27 2015-08-11 Intel Corporation Methods, systems and apparatuses for processor selection in multi-processor systems
US9424212B2 (en) 2013-06-13 2016-08-23 Microsoft Technology Licensing, Llc Operating system-managed interrupt steering in multiprocessor systems
CN104793996A (zh) * 2015-04-29 2015-07-22 中芯睿智（北京）微电子科技有限公司 一种并行计算设备的任务调度方法及任务调度装置
JP7380416B2 (ja) 2020-05-18 2023-11-15 トヨタ自動車株式会社 エージェント制御装置
JP7380415B2 (ja) * 2020-05-18 2023-11-15 トヨタ自動車株式会社 エージェント制御装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200613964A (en) * 2004-09-14 2006-05-01 Ignios Ltd Debug in a multicore architecture
US20070124568A1 (en) * 2005-11-30 2007-05-31 International Business Machines Corporation Digital data processing apparatus having asymmetric hardware multithreading support for different threads
TW200941338A (en) * 2007-12-18 2009-10-01 Advanced Micro Devices Inc Mechanism for profiling program software running on a processor
US20100274941A1 (en) * 2009-04-24 2010-10-28 Andrew Wolfe Interrupt Optimization For Multiprocessors

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3421150A (en) * 1966-08-26 1969-01-07 Sperry Rand Corp Multiprocessor interrupt directory
JP2855298B2 (ja) * 1990-12-21 1999-02-10 インテル・コーポレーション 割込み要求の仲裁方法およびマルチプロセッサシステム
US5555420A (en) * 1990-12-21 1996-09-10 Intel Corporation Multiprocessor programmable interrupt controller system with separate interrupt bus and bus retry management
US5515538A (en) * 1992-05-29 1996-05-07 Sun Microsystems, Inc. Apparatus and method for interrupt handling in a multi-threaded operating system kernel
US5437032A (en) * 1993-11-04 1995-07-25 International Business Machines Corporation Task scheduler for a miltiprocessor system
US5765195A (en) * 1995-12-08 1998-06-09 Ncr Corporation Method for distributing interprocessor interrupt requests via cache memory coherency mechanisms
US5872972A (en) * 1996-07-05 1999-02-16 Ncr Corporation Method for load balancing a per processor affinity scheduler wherein processes are strictly affinitized to processors and the migration of a process from an affinitized processor to another available processor is limited
US6061711A (en) * 1996-08-19 2000-05-09 Samsung Electronics, Inc. Efficient context saving and restoring in a multi-tasking computing system environment
JP4072271B2 (ja) 1999-02-19 2008-04-09 株式会社日立製作所 複数のオペレーティングシステムを実行する計算機
US7328294B2 (en) * 2001-12-03 2008-02-05 Sun Microsystems, Inc. Methods and apparatus for distributing interrupts
US7316017B1 (en) * 2003-01-06 2008-01-01 Slt Logic, Llc System and method for allocatiing communications to processors and rescheduling processes in a multiprocessor system
US7117285B2 (en) * 2003-08-29 2006-10-03 Sun Microsystems, Inc. Method and system for efficiently directing interrupts
JP4198016B2 (ja) * 2003-09-29 2008-12-17 三洋電機株式会社 情報処理装置およびその割り込み制御方法
JP2007226463A (ja) * 2006-02-22 2007-09-06 Canon Inc 情報処理装置及び情報処理方法
US8321614B2 (en) * 2009-04-24 2012-11-27 Empire Technology Development Llc Dynamic scheduling interrupt controller for multiprocessors
JP5267328B2 (ja) * 2009-05-26 2013-08-21 富士通セミコンダクター株式会社 割り込み通知制御装置および半導体集積回路
US8312195B2 (en) * 2010-02-18 2012-11-13 Red Hat, Inc. Managing interrupts using a preferred binding between a device generating interrupts and a CPU
AU2011213795A1 (en) * 2011-08-19 2013-03-07 Canon Kabushiki Kaisha Efficient cache reuse through application determined scheduling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200613964A (en) * 2004-09-14 2006-05-01 Ignios Ltd Debug in a multicore architecture
US20070124568A1 (en) * 2005-11-30 2007-05-31 International Business Machines Corporation Digital data processing apparatus having asymmetric hardware multithreading support for different threads
TW200941338A (en) * 2007-12-18 2009-10-01 Advanced Micro Devices Inc Mechanism for profiling program software running on a processor
US20100274941A1 (en) * 2009-04-24 2010-10-28 Andrew Wolfe Interrupt Optimization For Multiprocessors

Also Published As

Publication number Publication date
US8996773B2 (en) 2015-03-31
CN102622274A (zh) 2012-08-01
US20130103872A1 (en) 2013-04-25
CN102622274B (zh) 2014-10-29
TW201317895A (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
JP7313381B2 (ja) ハードウェアアクセラレーションのためのハードウェアリソースの埋込みスケジューリング
US20150363239A1 (en) Dynamic task scheduling method for dispatching sub-tasks to computing devices of heterogeneous computing system and related computer readable medium
US9262181B2 (en) Process grouping for improved cache and memory affinity
US9483319B2 (en) Job scheduling apparatus and method therefor
TWI497419B (zh) 電腦裝置及其中斷任務分配方法
US20060095913A1 (en) Temperature-based thread scheduling
WO2016107340A1 (zh) 业务请求处理方法和装置
JP6622715B2 (ja) 共有ハードウェアリソースを使用したクラスタプロセッサコアにおけるハードウェアスレッドの動的負荷分散、ならびに関連する回路、方法、およびコンピュータ可読媒体
US20160239331A1 (en) Computer-readable recording medium storing execution information notification program, information processing apparatus, and information processing system
US10585826B2 (en) Using processor types for processing interrupts in a computing device
US9940167B2 (en) Identifying memory devices for swapping virtual machine memory pages
JP2014120097A (ja) 情報処理装置、プログラム、及び、情報処理方法
KR20200084707A (ko) 태스크 분산 처리를 관리하는 마스터 장치, 태스크를 처리하는 태스크 처리 장치, 및 그 동작 방법
JP7470685B2 (ja) 集積回路中の算出ユニットをプログラムおよび制御すること
WO2016056060A1 (ja) 計算機及びベクタの設定方法
WO2014003707A2 (en) Hardware-based accelerator for managing copy-on-write
US9104490B2 (en) Methods, systems and apparatuses for processor selection in multi-processor systems
US20170039093A1 (en) Core load knowledge for elastic load balancing of threads
CN109558210A (zh) 一种虚拟机应用主机gpu设备的方法及系统
WO2017011021A1 (en) Systems and methods facilitating reduced latency via stashing in systems on chips
KR20160061726A (ko) 인터럽트 핸들링 방법
CN110719306B (zh) 一种网络请求限制方法、计算机设备、存储介质
US9052840B2 (en) Accessing additional memory space with multiple processors
US7512730B2 (en) Method for dynamically allocating interrupt pins
JP2007219925A (ja) バス制御装置、バス制御プログラム及び記録媒体