CN102622274A - 计算机装置及其中断任务分配方法 - Google Patents

计算机装置及其中断任务分配方法 Download PDF

Info

Publication number
CN102622274A
CN102622274A CN2012101051567A CN201210105156A CN102622274A CN 102622274 A CN102622274 A CN 102622274A CN 2012101051567 A CN2012101051567 A CN 2012101051567A CN 201210105156 A CN201210105156 A CN 201210105156A CN 102622274 A CN102622274 A CN 102622274A
Authority
CN
China
Prior art keywords
task
central processing
processing unit
chipset
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101051567A
Other languages
English (en)
Other versions
CN102622274B (zh
Inventor
何宽瑞
王奕翔
江文彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN102622274A publication Critical patent/CN102622274A/zh
Application granted granted Critical
Publication of CN102622274B publication Critical patent/CN102622274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5033—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering data affinity

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Abstract

一种计算机装置及其中断任务分配方法。所述的计算机装置包括有多个中央处理器与一个芯片组，而其中芯片组电性连接每一中央处理器。所述的芯片组用以接收来自一外接硬件设备的一中断任务请求，并判断此中断任务请求所对应的任务种类是否曾有任何中央处理器执行过。当判断为是时，此芯片组便将上述的中断任务请求分配给执行过上述任务种类的中央处理器来执行对应的中断任务。

Description

计算机装置及其中断任务分配方法
技术领域
本发明涉及计算机装置领域，特别是涉及具有多个中央处理器的计算机装置及其中断任务分配方法。
背景技术
图1用以说明现有的具有多个中央处理器(central processing unit，CPU)的计算机装置的中断任务(interrupt task)分配方法。请参照图1，此计算机装置100具有五个中央处理器(如标示102～110所示)、一个系统总线120与一个芯片组130，且每一中央处理器皆通过系统总线120电性连接芯片组130。此外，此计算机装置100适于外接多个硬件设备(如外接硬件设备152～160所示)，而每一外接硬件设备皆电性连接芯片组130。
每隔一预定时间，每一中央处理器都会将其内部的一任务优先顺序寄存器(task priority register，TPR)所寄存的优先权值(task priority)传送给芯片组130，以便告知芯片组130目前所执行的任务的优先顺序。而芯片组130则会根据所接收到的优先权值来判断每一中央处理器目前的工作负荷量。因此，当某一外接硬件设备(其可为外接硬件设备152～160的其中任一)发出一中断任务请求(interrupt request)给芯片组130时，芯片组130就可从这些中央处理器中挑出一个目前的工作负荷量为最轻的中央处理器(即优先权值为最低的中央处理器)来执行对应于上述中断任务请求的中断任务。
然而，由于每一中央处理器在执行一项任务之前都会先将数据读取至各自的闪速存储器(cache)，而“工作负荷量为最轻的中央处理器”却又会随着时间的推移而不断变换，因而可能会造成来自相同的外接硬件设备再次发出相同的中断任务请求时，相同的数据需再次被读取至另一中央处理器(工作负荷量为最轻的中央处理器)的闪速存储器。如此一来，将会降低计算机装置100的整体效能。
发明内容
本发明的目的是提供一种计算机装置，其具有多个中央处理器，且其闪速存储器中的数据的变换频率较低，使得计算机装置的整体效能得以提高。
本发明的另一目的就是在提供一种中断任务分配方法，其适用于具有多个中央处理器的计算机装置。
本发明提出一种计算机装置。所述的计算机装置包括有多个中央处理器与一个芯片组，而其中芯片组电性连接每一中央处理器。所述的芯片组用以接收来自一外接硬件设备的一中断任务请求，并判断此中断任务请求所对应的任务种类是否曾有任何中央处理器执行过。当判断为是时，此芯片组便将上述的中断任务请求分配给执行过上述任务种类的中央处理器来执行对应的中断任务。
本发明还提出一种具有多个中央处理器的计算机装置的中断任务分配方法。所述方法包括有下列步骤：判断来自一外接硬件设备的一中断任务请求所对应的任务种类是否曾有任何中央处理器执行过；以及当判断为是时，便将此中断任务请求分配给执行过上述任务种类的中央处理器来执行对应的中断任务。
本发明解决前述问题的方式，是使芯片组将中断任务请求分配给执行过相同任务种类的中央处理器来执行对应的中断任务，因此闪速存储器中的数据的变换频率得以降低，进而使得计算机装置的整体效能得以提升。
为使本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。
附图说明
图1用以说明现有的具有多个中央处理器的计算机装置的中断任务分配方法。
图2用以说明依据本发明一实施例的计算机装置及其中断任务分配方法。
图3为图2所示芯片组的其中一种可能操作方式的流程图。
图4用以说明依据本发明另一实施例的计算机装置及其中断任务分配方法。
图5为图4所示芯片组的其中一种可能操作方式的流程图。
图6绘示中央处理器的另一种电性连接方式。
图7绘示中央处理器的再一种电性连接方式。
图8为依照本发明一实施例的具有多个中央处理器的计算机装置的中断任务分配方法。
附图符号说明
100、200、400、600、700：计算机装置
102～110、202～210、602～610、702～708：中央处理器
120、220、620、720：系统总线
130、230、430、630、730：芯片组
152～160、252～260：外接硬件设备
232：执行状态记录表
234：权重表
236：任务分派记录表
434：优先权值记录表
S302～S314、S502～S512、S802、S804：步骤
具体实施方式
图2用以说明依据本发明一实施例的计算机装置及其中断任务分配方法。请参照图2，此计算机装置200具有多个中央处理器(在此例为五个，如标示202～210所示)、一个系统总线220与一个芯片组230，且每一中央处理器皆通过系统总线220电性连接芯片组230。此外，此计算机装置200适于外接多个硬件设备(如外接硬件设备252～260所示)，而每一外接硬件设备皆电性连接芯片组230。
上述的芯片组230用以接收来自一外接硬件设备(其可为外接硬件设备252～260的其中任一)的一中断任务请求，并判断此中断任务请求所对应的任务种类是否曾有任何中央处理器执行过。在一实施例中，上述的任务种类例如是中断向量(Interrupt Vector)。当判断为是时，芯片组230便将此中断任务请求分配给执行过上述任务种类的中央处理器来执行对应的中断任务；而当判断为否时，芯片组230便从这五个中央处理器中选择其中之一来执行此中断任务请求所对应的中断任务。
由于芯片组230会将接收到的中断任务请求分配给执行过相同任务种类的中央处理器来执行对应的中断任务，因此可以减少相同数据读取至不同闪速存储器(未绘示)的次数，即闪速存储器中的数据变换频率得以降低，进而使得计算机装置200的整体效能得以提升。
以下将说明芯片组230的可能设计方式。
以此例而言，芯片组230可以是储存有一执行状态记录表232。此执行状态纪录表232用以记录每一任务种类是否曾有任何中央处理器执行过，以便芯片组230进行记录内容的读取与更新。在一实施例中，上述的任务种类例如是中断向量。
此外，此芯片组230亦可储存有一权重表234。此权重表234用以记录每一中央处理器所处理过的任务种类的权重加总值，以便芯片组230进行记录内容的读取与更新。当芯片组230判断上述中断任务请求所对应的任务种类未曾有任何中央处理器执行过时，芯片组230便可选择权重表234中权重加总值最小者所对应的中央处理器来执行此中断任务请求所对应的中断任务，并依据此中断任务请求所对应的权重来修改(即增加)选定的中央处理器所对应的权重加总值。
另外，此芯片组230也可是储存有一任务分派记录表236。此任务分派记录表236用以记录每一中断任务请求所对应的任务种类是由那一个中央处理器执行过，以便芯片组230进行记录内容的读取与更新。当芯片组230判断上述中断任务请求所对应的任务种类曾有中央处理器执行过时，芯片组230便从任务分派记录表236中找出执行过上述任务种类的中央处理器，以便将此中断任务请求分配给找出的中央处理器来执行对应的中断任务。
上述的芯片组230可以是储存有上述的执行状态记录表232、权重表234与任务分派记录表236这三者，也可以是储存有上述三种表格至少其中之一，而其他表格则储存在与芯片组230相互电性连接的存储装置(未绘示)中，以让芯片组230可以进行记录内容的读取与更新。
假设芯片组230储存有上述的执行状态记录表232、权重表234与任务分派记录表236这三种表格，那么芯片组230的操作方式可以是采用图3所示的方式来实现。图3为图2所示芯片组的其中一种可能操作方式的流程图。请参照图3，在芯片组230接收到一中断任务请求后(如步骤S302所示)，芯片组230便可先依据执行状态记录表232的记录内容来判断此中断任务请求所对应的任务种类是否曾有任何中央处理器执行过(如步骤S304所示)。
当判断为是时，芯片组230便可将此中断任务请求分配给执行过上述任务种类的中央处理器(如步骤S306所示)，以便让分配到的中央处理器来执行对应的中断任务。反之，当判断为否时，芯片组230便可依据权重表234的记录内容来选择权重表234中权重加总值最小者所对应的中央处理器，以指定选定的中央处理器来执行此中断任务请求所对应的中断任务(如步骤S308所示)。
在执行完步骤S308之后，芯片组230便可去更新执行状态记录表232、权重表234与任务分派记录表236这三种表格的记录内容。举例来说，芯片组230可以是先依据上述中断任务请求所对应的权重，来修改权重表234中关于选定的中央处理器所对应的权重加总值(如步骤S310所示)，然后再依据选定的中央处理器来修改执行状态记录表232所记录的内容(如步骤S312所示)，最后再依据选定的中央处理器来修改任务分派记录表236所记录的内容(如步骤S314所示)。当然，芯片组230也可以是以其他的顺序来执行S310～S314这三个步骤。
图4用以说明依据本发明另一实施例的计算机装置及其中断任务分配方法。在图4中，标示与图2中的标示相同者表示为相同物件。请同时参照图4与图2，经比较二图之后可以发现，图4所示的计算机装置400的芯片组430并未储存有第一实施例所述的权重表234，而是改为储存一优先权值记录表434。此优先权值记录表434用以记录每一中央处理器目前所执行的任务的优先权值，以便芯片组230进行记录内容的读取与更新。这些优先权值的取得方式已于现有技术中描述，在此便不再赘述。
由于此优先权值记录表434记录有每一中央处理器目前所执行的任务的优先权值，因此当芯片组430判断一中断任务请求所对应的任务种类未曾有任何中央处理器执行过时，芯片组430便可选择优先权值记录表434中优先权值最小者所对应的中央处理器来执行此中断任务请求所对应的中断任务。反之，当芯片组430判断上述中断任务请求所对应的任务种类曾有中央处理器执行过时，芯片组430便将此中断任务请求分配给执行过上述任务种类的中央处理器来执行对应的中断任务，以减少相同数据读取至不同闪速存储器的次数，即闪速存储器中的数据变换频率得以降低，进而使得计算机装置400的整体效能得以提升。在一实施例中，上述的任务种类例如是中断向量。
上述的芯片组430可以是储存有上述的执行状态记录表232、优先权值记录表434与任务分派记录表236这三者，也可以是储存有上述三种表格至少其中之一，而其他表格则储存在与芯片组430相互电性连接的存储装置(未绘示)中，以让芯片组430可以进行记录内容的读取与更新。
假设芯片组430储存有上述的执行状态记录表232、优先权值记录表434与任务分派记录表236这三种表格，那么芯片组430的操作方式可以是采用图5所示的方式来实现。图5为图4所示芯片组的其中一种可能操作方式的流程图。请参照图5，在芯片组430接收到一中断任务请求后(如步骤S502所示)，芯片组430便可先依据执行状态记录表232的记录内容来判断此中断任务请求所对应的任务种类是否曾有任何中央处理器执行过(如步骤S504所示)。
当判断为是时，芯片组530便可将此中断任务请求分配给执行过上述任务种类的中央处理器(如步骤S506所示)，以便让分配到的中央处理器来执行对应的中断任务。反之，当判断为否时，芯片组530便可依据优先权值记录表434的记录内容来选择优先权值记录表434中优先权值最小者所对应的中央处理器，以指定选定的中央处理器来执行此中断任务请求所对应的中断任务(如步骤S508所示)。
在执行完步骤S508之后，芯片组430便可去更新执行状态记录表232与任务分派记录表236这二种表格的记录内容。举例来说，芯片组430可以是先依据选定的中央处理器来修改执行状态记录表232所记录的内容(如步骤S510所示)，然后再依据选定的中央处理器来修改任务分派记录表236所记录的内容(如步骤S512所示)。当然，芯片组430也可以是以相反的顺序来执行S510与S512这二个步骤。
藉由上述第一实施例与第二实施例的教示，本领域的技术人员可知道即使各中央处理器之间是采用其他的电性连接方式，亦可实现本发明，以图6与图7来举例说明。
图6绘示中央处理器的另一种电性连接方式。如图6所示，此计算机装置600具有多个中央处理器(在此例为五个，如标示602～610所示)、一个系统总线620与一个芯片组630。在这些中央处理器中，中央处理器602、604、608与610皆通过中央处理器606来电性连接系统总线620。至于芯片组630，其可采用第一实施例与第二实施例所述的芯片组。
图7绘示中央处理器的再一种电性连接方式。如图7所示，此计算机装置700具有多个中央处理器(在此例为四个，如标示702～708所示)、一个系统总线720与一个芯片组730。在这些中央处理器中，中央处理器704～708皆通过中央处理器702来电性连接系统总线720，且每一中央处理器都会电性连接另外二个中央处理器。至于芯片组730，其亦可采用第一实施例与第二实施例所述的芯片组。
值得一提的是，在上述各实施例中，每一中央处理器皆可为一实体的中央处理器，或是为一实体的中央处理器的其中一逻辑分割部份。
而藉由上述各实施例的教示，本领域的技术人员可归纳出本发明的计算机装置的一些基本操作方式，一如图8所示。图8为依照本发明一实施例的具有多个中央处理器的计算机装置的中断任务分配方法。请参照图8，此方法的步骤包括有：判断来自一外接硬件设备的一中断任务请求所对应的任务种类是否曾有任何中央处理器执行过(如步骤S802所示)；以及当判断为是时，便将上述中断任务请求分配给执行过上述任务种类的中央处理器来执行对应的中断任务(如步骤S804所示)。在一实施例中，上述的任务种类例如是中断向量。
综上所述，本发明解决前述问题的方式，乃是使芯片组将中断任务请求分配给执行过相同任务种类的中央处理器来执行对应的中断任务，因此可以减少相同数据读取至不同闪速存储器的次数，即闪速存储器中的数据变换频率得以降低，进而使得计算机装置的整体效能得以提升。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围的前提下，可作若干的更动与润饰，因此本发明的保护范围是以本发明的权利要求为准。

Claims (14)

1.一种计算机装置，包括：
多个中央处理器；以及
一芯片组，电性连接这些中央处理器，该芯片组用以接收来自一外接硬件设备的一中断任务请求，并判断该中断任务请求所对应的任务种类是否曾有任何中央处理器执行过，当判断为是时，该芯片组便将该中断任务请求分配给执行过上述任务种类的中央处理器来执行对应的中断任务。
2.如权利要求1所述的计算机装置，其中当判断为否时，该芯片组从这些中央处理器中选择其中之一来执行该中断任务请求所对应的中断任务。
3.如权利要求1所述的计算机装置，其中该芯片组还储存有一权重表，该权重表用以记录每一中央处理器所处理过的任务种类的权重加总值，当该芯片组判断该中断任务请求所对应的任务种类未曾有任何中央处理器执行过时，该芯片组选择该权重表中权重加总值最小者所对应的中央处理器来执行该中断任务请求所对应的中断任务，并依据该中断任务请求所对应的权重来修改选定的中央处理器所对应的权重加总值。
4.如权利要求1所述的计算机装置，其中该芯片组还储存有一优先权值记录表，该优先权值记录表用以记录每一中央处理器目前所执行的任务的优先权值，当该芯片组判断该中断任务请求所对应的任务种类未曾有任何中央处理器执行过时，该芯片组选择该优先权值记录表中优先权值最小者所对应的中央处理器来执行该中断任务请求所对应的中断任务。
5.如权利要求1所述的计算机装置，其中该芯片组还储存有一执行状态记录表，该执行状态纪录表用以记录每一任务种类是否曾有任何中央处理器执行过。
6.如权利要求1所述的计算机装置，其中该芯片组还储存有一任务分派记录表，该任务分派记录表用以记录每一中断任务请求所对应的任务种类是由那一个中央处理器执行过，当该芯片组判断该中断任务请求所对应的任务种类曾有中央处理器执行过时，该芯片组从该任务分派记录表中找出执行过上述任务种类的中央处理器，以将该中断任务请求分配给找出的中央处理器来执行对应的中断任务。
7.如权利要求1所述的计算机装置，其中所对应的该任务种类包括中断向量。
8.一种具有多个中央处理器的计算机装置的中断任务分配方法，包括：
判断来自一外接硬件设备的一中断任务请求所对应的任务种类是否曾有任何中央处理器执行过；以及
当判断为是时，将该中断任务请求分配给执行过上述任务种类的中央处理器来执行对应的中断任务。
9.如权利要求8所述的中断任务分配方法，其中当判断为否时，从这些中央处理器中选择其中之一来执行该中断任务请求所对应的中断任务。
10.如权利要求8所述的中断任务分配方法，其中还在该计算机装置的一芯片组中储存一权重表，该权重表用以记录每一中央处理器所处理过的任务种类的权重加总值，当该中断任务请求所对应的任务种类未曾有任何中央处理器执行过时，该芯片组选择该权重表中权重加总值最小者所对应的中央处理器来执行该中断任务请求所对应的中断任务，并依据该中断任务请求所对应的权重来修改选定的中央处理器所对应的权重加总值。
11.如权利要求8所述的中断任务分配方法，其中还在该计算机装置的一芯片组中储存一优先权值记录表，该优先权值记录表用以记录每一中央处理器目前所执行的任务的优先权值，当该中断任务请求所对应的任务种类未曾有任何中央处理器执行过时，该芯片组选择该优先权值记录表中优先权值最小者所对应的中央处理器来执行该中断任务请求所对应的中断任务。
12.如权利要求8所述的中断任务分配方法，其中还在该计算机装置的一芯片组中储存一执行状态记录表，该执行状态纪录表用以记录每一任务种类是否曾有任何中央处理器执行过。
13.如权利要求8所述的中断任务分配方法，其中还在该计算机装置的一芯片组中储存一任务分派记录表，该任务分派记录表用以记录每一中断任务请求所对应的任务种类是由那一个中央处理器执行过，当该中断任务请求所对应的任务种类曾有中央处理器执行过时，该芯片组从该任务分派记录表中找出执行过上述任务种类的中央处理器，以将该中断任务请求分配给找出的中央处理器来执行对应的中断任务。
14.如权利要求8所述的中断任务分配方法，其中所对应的该任务种类包括中断向量。
CN201210105156.7A 2011-10-20 2012-04-11 计算机装置及其中断任务分配方法 Active CN102622274B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100138164A TWI497419B (zh) 2011-10-20 2011-10-20 電腦裝置及其中斷任務分配方法
TW100138164 2011-10-20

Publications (2)

Publication Number Publication Date
CN102622274A true CN102622274A (zh) 2012-08-01
CN102622274B CN102622274B (zh) 2014-10-29

Family

ID=46562202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210105156.7A Active CN102622274B (zh) 2011-10-20 2012-04-11 计算机装置及其中断任务分配方法

Country Status (3)

Country Link
US (1) US8996773B2 (zh)
CN (1) CN102622274B (zh)
TW (1) TWI497419B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9104490B2 (en) * 2012-12-27 2015-08-11 Intel Corporation Methods, systems and apparatuses for processor selection in multi-processor systems
US9424212B2 (en) 2013-06-13 2016-08-23 Microsoft Technology Licensing, Llc Operating system-managed interrupt steering in multiprocessor systems
CN104793996A (zh) * 2015-04-29 2015-07-22 中芯睿智（北京）微电子科技有限公司 一种并行计算设备的任务调度方法及任务调度装置
JP7380416B2 (ja) 2020-05-18 2023-11-15 トヨタ自動車株式会社 エージェント制御装置
JP7380415B2 (ja) * 2020-05-18 2023-11-15 トヨタ自動車株式会社 エージェント制御装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1175731A (zh) * 1996-08-19 1998-03-11 三星电子株式会社 多任务计算系统环境中有效现场保存与恢复的装置和方法
US5765195A (en) * 1995-12-08 1998-06-09 Ncr Corporation Method for distributing interprocessor interrupt requests via cache memory coherency mechanisms
JP2005107695A (ja) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 情報処理装置およびその割り込み制御方法
JP2007226463A (ja) * 2006-02-22 2007-09-06 Canon Inc 情報処理装置及び情報処理方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3421150A (en) * 1966-08-26 1969-01-07 Sperry Rand Corp Multiprocessor interrupt directory
US5555420A (en) * 1990-12-21 1996-09-10 Intel Corporation Multiprocessor programmable interrupt controller system with separate interrupt bus and bus retry management
JP2855298B2 (ja) * 1990-12-21 1999-02-10 インテル・コーポレーション 割込み要求の仲裁方法およびマルチプロセッサシステム
US5515538A (en) * 1992-05-29 1996-05-07 Sun Microsystems, Inc. Apparatus and method for interrupt handling in a multi-threaded operating system kernel
US5437032A (en) * 1993-11-04 1995-07-25 International Business Machines Corporation Task scheduler for a miltiprocessor system
US5872972A (en) * 1996-07-05 1999-02-16 Ncr Corporation Method for load balancing a per processor affinity scheduler wherein processes are strictly affinitized to processors and the migration of a process from an affinitized processor to another available processor is limited
JP4072271B2 (ja) 1999-02-19 2008-04-09 株式会社日立製作所 複数のオペレーティングシステムを実行する計算機
US7328294B2 (en) * 2001-12-03 2008-02-05 Sun Microsystems, Inc. Methods and apparatus for distributing interrupts
US7316017B1 (en) * 2003-01-06 2008-01-01 Slt Logic, Llc System and method for allocatiing communications to processors and rescheduling processes in a multiprocessor system
US7117285B2 (en) * 2003-08-29 2006-10-03 Sun Microsystems, Inc. Method and system for efficiently directing interrupts
GB0420442D0 (en) * 2004-09-14 2004-10-20 Ignios Ltd Debug in a multicore architecture
US7624257B2 (en) * 2005-11-30 2009-11-24 International Business Machines Corporation Digital data processing apparatus having hardware multithreading support including a register set reserved for special class threads
US7962314B2 (en) * 2007-12-18 2011-06-14 Global Foundries Inc. Mechanism for profiling program software running on a processor
US8260996B2 (en) * 2009-04-24 2012-09-04 Empire Technology Development Llc Interrupt optimization for multiprocessors
US8321614B2 (en) * 2009-04-24 2012-11-27 Empire Technology Development Llc Dynamic scheduling interrupt controller for multiprocessors
JP5267328B2 (ja) * 2009-05-26 2013-08-21 富士通セミコンダクター株式会社 割り込み通知制御装置および半導体集積回路
US8312195B2 (en) * 2010-02-18 2012-11-13 Red Hat, Inc. Managing interrupts using a preferred binding between a device generating interrupts and a CPU
AU2011213795A1 (en) * 2011-08-19 2013-03-07 Canon Kabushiki Kaisha Efficient cache reuse through application determined scheduling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5765195A (en) * 1995-12-08 1998-06-09 Ncr Corporation Method for distributing interprocessor interrupt requests via cache memory coherency mechanisms
CN1175731A (zh) * 1996-08-19 1998-03-11 三星电子株式会社 多任务计算系统环境中有效现场保存与恢复的装置和方法
JP2005107695A (ja) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 情報処理装置およびその割り込み制御方法
JP2007226463A (ja) * 2006-02-22 2007-09-06 Canon Inc 情報処理装置及び情報処理方法

Also Published As

Publication number Publication date
TWI497419B (zh) 2015-08-21
TW201317895A (zh) 2013-05-01
US8996773B2 (en) 2015-03-31
US20130103872A1 (en) 2013-04-25
CN102622274B (zh) 2014-10-29

Similar Documents

Publication Publication Date Title
US10877766B2 (en) Embedded scheduling of hardware resources for hardware acceleration
CN103064795B (zh) 一种存储设备的控制方法及相关装置
CN111181804B (zh) 智能设备离线状态自动检测方法、装置、电子设备及介质
CN102622274A (zh) 计算机装置及其中断任务分配方法
CN101876911B (zh) 基于PCI/PCIe总线多CPU系统启动方法及模块
US20140280960A1 (en) Methods and apparatus for dynamically allocating devices between multiple controllers
CN105592123B (zh) 存储管理系统、管理装置及方法
KR20200084707A (ko) 태스크 분산 처리를 관리하는 마스터 장치, 태스크를 처리하는 태스크 처리 장치, 및 그 동작 방법
CN106020984B (zh) 电子设备中进程的创建方法及装置
US7752353B2 (en) Signaling an interrupt request through daisy chained devices
CN102402422A (zh) 处理器组件及该组件内存共享的方法
CN103838746A (zh) 多cpu系统共享存储数据的方法及该系统
CN110912967A (zh) 一种服务节点调度方法、装置、设备及存储介质
CN107634978B (zh) 一种资源调度方法及装置
CN104731577A (zh) 多系统和启动所述多系统的方法
CN101582037A (zh) 共享基本输入输出系统的方法及其刀锋服务器与计算机
CN111078587A (zh) 内存分配方法、装置、存储介质及电子设备
CN116361031A (zh) 消息的传输方法、系统、装置、处理器以及电子设备
CN105718990A (zh) 细胞阵列计算系统以及其中细胞之间的通信方法
CN101303676A (zh) 具直接存储器存取的电子系统及其方法
CN102073510A (zh) 高密度服务器
CN103593191A (zh) 调用应用程序数据的方法和装置
CN105718993A (zh) 细胞阵列计算系统以及其中的通信方法
CN104123261A (zh) 一种电子设备及信息传送方法
CN103942165B (zh) 基于多处理器的数据处理方法、系统和io适配器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant