JP5267328B2 - 割り込み通知制御装置および半導体集積回路 - Google Patents
割り込み通知制御装置および半導体集積回路 Download PDFInfo
- Publication number
- JP5267328B2 JP5267328B2 JP2009126534A JP2009126534A JP5267328B2 JP 5267328 B2 JP5267328 B2 JP 5267328B2 JP 2009126534 A JP2009126534 A JP 2009126534A JP 2009126534 A JP2009126534 A JP 2009126534A JP 5267328 B2 JP5267328 B2 JP 5267328B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- delay
- processor
- condition
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/24—Interrupt
- G06F2213/2416—Determination of the interrupt source among a plurality of incoming interrupts
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
図7に示されるように、まず、オペレーションSOAにおいて、重み値レジスタ113に対して、重み値W1〜W4を設定する。
本第2実施例における遅延制限カウンタ115’は、第1実施例における遅延制限カウンタ115とは異なり、割り込み源から発せられた割り込み要求の数が所定数に達したときに、それらの割り込み要求をプロセッサ2に纏めて通知する。
そして、その受け取った割り込み要求の数が所定数に達したときに、その割り込み要求をプロセッサ2に纏めて通知するようになっている。
図10に示されるように、本実施例が適用される半導体集積回路100は、割り込み通知制御装置1と、プロセッサ2と、このプロセッサ2に接続された周辺マクロ3と、を有する。
2,502 プロセッサ
3 周辺マクロ
11,11’,511,5111〜5114 遅延制御部
12,5111〜5114 条件レジスタ
31〜34,503,531〜534 割り込み源
111 遅延条件決定部(加算器)
112 遅延条件比較部(比較器)
113 重み値レジスタ
115,115’,511a 遅延制限カウンタ
1141〜1144,511b アンドゲート
Claims (11)
- 複数の割り込み源からの割り込み要求を受け取り、該受け取った割り込み要求を纏めてプロセッサに通知する割り込み通知制御装置であって、
前記複数の割り込み源のそれぞれに対応する複数の論理回路を有し、
前記割り込み要求の相互関係を判断することにより、前記プロセッサに対して前記割り込み要求を纏めて通知するタイミングを制御し、
前記複数の論理回路が、前記複数の割り込み源から、対応する割り込み要求を受け取り、前記通知タイミングで、前記プロセッサに、前記対応する割り込み要求を出力することを特徴とする割り込み通知制御装置。 - 前記割り込み通知制御装置は、
前記各割り込み要求の優先度に基づいて、前記プロセッサに対して前記割り込み要求を纏めて通知する前記通知タイミングの遅延を制御する遅延制御部と、
該遅延制御部が前記通知タイミングの遅延を判断する条件を格納する条件レジスタと、を有する、ことを特徴とする請求項1に記載の割り込み通知制御装置。 - 前記遅延制御部は、前記各割り込み要求の優先度に基づいた重み値を演算し、前記条件レジスタに格納された閾値と比較して前記通知タイミングの遅延を制御する、ことを特徴とする請求項2に記載の割り込み通知制御装置。
- 前記遅延制御部は、
前記複数の割り込み源からの各割り込み要求に与える重み値を記憶する重み値レジスタと、
前記受け取った割り込み要求に与えられた前記重み値を演算して仮遅延条件値を算出する遅延条件決定部と、
前記仮遅延条件値を、前記条件レジスタに格納された閾値である遅延条件閾値と比較する遅延条件比較部と、を有し、
前記遅延条件比較部により前記仮遅延条件値が前記遅延条件閾値よりも大きいと判別されたときに、前記受け取った割り込み要求を纏めて前記プロセッサに通知する、ことを特徴とする請求項3に記載の割り込み通知制御装置。 - 前記遅延条件決定部は、前記受け取った割り込み要求に与えられた前記重み値を加算して前記仮遅延条件値を算出する加算器であり、
前記遅延条件比較部は、前記仮遅延条件値と前記遅延条件閾値との大小を比較する比較器である、ことを特徴とする請求項4に記載の割り込み通知制御装置。 - 前記遅延制御部は、遅延制限カウンタを有し、前記比較器による比較結果に関わらず、前記遅延制限カウンタが所定値に達したときに、前記受け取った割り込み要求を前記プロセッサに纏めて通知する、ことを特徴とする請求項4または請求項5に記載の割り込み通知制御装置。
- 前記遅延制限カウンタは所定の時間をカウントし、前記複数の割り込み源からの最初の割り込み要求を受け取ってから該所定の時間が経過したときに、前記受け取った割り込み要求を前記プロセッサに纏めて通知する、ことを特徴とする請求項6に記載の割り込み通知制御装置。
- 前記遅延制限カウンタは、前記受け取った割り込み要求の数をカウントし、前記受け取った割り込み要求の数が所定数に達したときに、前記受け取った割り込み要求を前記プロセッサに纏めて通知する、ことを特徴とする請求項6に記載の割り込み通知制御装置。
- 前記複数の割り込み源の少なくとも1つからの割り込み要求は、前記遅延制御部を介さずに直接前記プロセッサに通知される、ことを特徴とする請求項2乃至請求項8のいずれか1項に記載の割り込み通知制御装置。
- 前記通知タイミングは、前記割り込み要求の優先度に対応する重み値を演算することにより得られた仮遅延条件値が、遅延条件閾値を超えたときである、ことを特徴とする請求項1乃至請求項9のいずれか1項に記載の割り込み通知制御装置。
- 請求項1乃至請求項10のいずれか1項に記載の割り込み通知制御装置と、前記プロセッサと、該プロセッサに接続された周辺マクロと、を有する、ことを特徴とする半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009126534A JP5267328B2 (ja) | 2009-05-26 | 2009-05-26 | 割り込み通知制御装置および半導体集積回路 |
US12/770,224 US8612661B2 (en) | 2009-05-26 | 2010-04-29 | Interrupt-notification control unit, semiconductor integrated circuit and methods therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009126534A JP5267328B2 (ja) | 2009-05-26 | 2009-05-26 | 割り込み通知制御装置および半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010277158A JP2010277158A (ja) | 2010-12-09 |
JP5267328B2 true JP5267328B2 (ja) | 2013-08-21 |
Family
ID=43221551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009126534A Expired - Fee Related JP5267328B2 (ja) | 2009-05-26 | 2009-05-26 | 割り込み通知制御装置および半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8612661B2 (ja) |
JP (1) | JP5267328B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010003521A1 (de) * | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Modulare Struktur zur Datenverarbeitung |
TWI497419B (zh) * | 2011-10-20 | 2015-08-21 | Via Tech Inc | 電腦裝置及其中斷任務分配方法 |
WO2014012580A1 (en) * | 2012-07-17 | 2014-01-23 | Siemens Aktiengesellschaft | Device and method for interrupt coalescing |
US9542345B2 (en) * | 2012-09-28 | 2017-01-10 | Apple Inc. | Interrupt suppression strategy |
US9559968B2 (en) | 2015-03-23 | 2017-01-31 | Cisco Technology, Inc. | Technique for achieving low latency in data center network environments |
US10387343B2 (en) | 2015-04-07 | 2019-08-20 | International Business Machines Corporation | Processing of events for accelerators utilized for parallel processing |
US10009294B2 (en) * | 2015-05-15 | 2018-06-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Communication device for limiting processing of interrupt-causing messages |
JP5866082B1 (ja) * | 2015-06-22 | 2016-02-17 | 三菱電機株式会社 | プログラマブルコントローラおよびプログラマブルコントローラの制御方法 |
US20220206973A1 (en) * | 2020-12-24 | 2022-06-30 | Intel Corporation | Interrupt and exception clustering in a processor using timing groups |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02153433A (ja) * | 1988-12-05 | 1990-06-13 | Fujitsu Ltd | 割り込みの優先制御方式 |
JPH04352057A (ja) * | 1991-05-29 | 1992-12-07 | Nec Corp | 割込み通知回路 |
JP2677175B2 (ja) * | 1993-12-14 | 1997-11-17 | 日本電気株式会社 | コンピュータシステムの外部イベント検出方式 |
US5708814A (en) * | 1995-11-21 | 1998-01-13 | Microsoft Corporation | Method and apparatus for reducing the rate of interrupts by generating a single interrupt for a group of events |
US5943479A (en) * | 1997-01-02 | 1999-08-24 | Digital Equipment Corporation | Method for reducing the rate of interrupts in a high speed I/O controller |
US5937199A (en) * | 1997-06-03 | 1999-08-10 | International Business Machines Corporation | User programmable interrupt mask with timeout for enhanced resource locking efficiency |
US6189066B1 (en) * | 1999-01-26 | 2001-02-13 | 3Com Corporation | System and method for dynamically selecting interrupt time interval threshold parameters |
JP2000322270A (ja) * | 1999-05-11 | 2000-11-24 | Matsushita Electric Ind Co Ltd | 割り込み制御方法 |
JP2001014243A (ja) * | 1999-07-01 | 2001-01-19 | Mitsubishi Electric Corp | 受信割込処理装置 |
US6889279B2 (en) * | 2000-12-11 | 2005-05-03 | Cadence Design Systems, Inc. | Pre-stored vector interrupt handling system and method |
JP2002182930A (ja) * | 2000-12-18 | 2002-06-28 | Hitachi Kokusai Electric Inc | 割り込み制御装置 |
DE60223177T2 (de) * | 2002-01-24 | 2008-07-31 | Fujitsu Ltd., Kawasaki | Computer zur dynamischen bestimmung der unterbrechungsverzögerung |
US6889277B2 (en) * | 2002-04-18 | 2005-05-03 | Sun Microsystems, Inc. | System and method for dynamically tuning interrupt coalescing parameters |
US6895460B2 (en) * | 2002-07-19 | 2005-05-17 | Hewlett-Packard Development Company, L.P. | Synchronization of asynchronous emulated interrupts |
JP4151362B2 (ja) * | 2002-09-26 | 2008-09-17 | 日本電気株式会社 | バス調停方式、データ転送装置、及びバス調停方法 |
US7587587B2 (en) * | 2002-12-05 | 2009-09-08 | Broadcom Corporation | Data path security processing |
JP4298543B2 (ja) | 2004-02-24 | 2009-07-22 | 京セラミタ株式会社 | 割り込み制御装置 |
US7478186B1 (en) * | 2004-06-03 | 2009-01-13 | Integrated Device Technology, Inc. | Interrupt coalescer for DMA channel |
TWI283977B (en) * | 2005-12-16 | 2007-07-11 | Ind Tech Res Inst | Adaptive interrupts coalescing system with recognizing minimum delay packets |
US7788434B2 (en) * | 2006-12-15 | 2010-08-31 | Microchip Technology Incorporated | Interrupt controller handling interrupts with and without coalescing |
US8259576B2 (en) * | 2007-03-23 | 2012-09-04 | Intel Corporation | Method and apparatus for performing interrupt coalescing |
US7743193B2 (en) * | 2007-10-31 | 2010-06-22 | Tpk Touch Solutions Inc. | Logic gateway circuit for bus that supports multiple interrupt request signals |
US7788435B2 (en) * | 2008-01-09 | 2010-08-31 | Microsoft Corporation | Interrupt redirection with coalescing |
JP4653192B2 (ja) | 2008-04-25 | 2011-03-16 | 富士通株式会社 | 割込み遅延を動的に決定する計算機 |
-
2009
- 2009-05-26 JP JP2009126534A patent/JP5267328B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-29 US US12/770,224 patent/US8612661B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8612661B2 (en) | 2013-12-17 |
JP2010277158A (ja) | 2010-12-09 |
US20100306433A1 (en) | 2010-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5267328B2 (ja) | 割り込み通知制御装置および半導体集積回路 | |
TW413787B (en) | An apparatus and method to guarantee forward progress in execution of threads in a multithreaded processor | |
US8161274B2 (en) | Command selection method and its apparatus | |
EP1852783B1 (en) | Access arbiter and arbiterable condition verification device | |
WO2020063686A1 (zh) | 一种热负荷预测方法、装置、可读介质及电子设备 | |
US8793421B2 (en) | Queue arbitration using non-stalling request indication | |
US7617389B2 (en) | Event notifying method, event notifying device and processor system permitting inconsistent state of a counter managing number of non-notified events | |
US7328295B2 (en) | Interrupt controller and interrupt controlling method for prioritizing interrupt requests generated by a plurality of interrupt sources | |
US7805557B2 (en) | Interrupt controller and method for handling interrupts | |
CN114997087B (zh) | 一种时钟树的优化方法、优化装置和相关设备 | |
CN112257375A (zh) | 用于集成电路设计的布局调整方法、装置和电子设备 | |
US7007138B2 (en) | Apparatus, method, and computer program for resource request arbitration | |
WO2023279341A1 (zh) | 用于设计异步电路的方法和电子设备 | |
TWI277906B (en) | Method, apparatus and system for handling interrupts | |
JP4467823B2 (ja) | 設計支援装置および設計支援方法ならびに設計支援プログラム | |
US9058207B2 (en) | Simulation apparatus, method, and computer-readable recording medium | |
KR101087177B1 (ko) | 리퀘스트 순서 제어 시스템, 리퀘스트 순서 제어 방법 및 리퀘스트 순서 제어 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
JP5348698B2 (ja) | 情報処理装置及び情報処理方法 | |
US10101795B2 (en) | System-on-chip (SoC) and method for dynamically optimizing power consumption in the SoC | |
JP6381019B2 (ja) | 情報処理装置及び制御方法 | |
JP2011060048A (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
JP5644197B2 (ja) | コンピュータシステムおよび割込要求処理方法 | |
JP5441185B2 (ja) | 割り込みコントローラ及び時分割割り込み発生方法 | |
TWI411920B (zh) | The interrupt sequence of the interrupt request signal | |
CA3203754A1 (en) | Distributed task scheduling method, device, equipment and storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5267328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |