DE3644631C2 - - Google Patents

Info

Publication number
DE3644631C2
DE3644631C2 DE3644631A DE3644631A DE3644631C2 DE 3644631 C2 DE3644631 C2 DE 3644631C2 DE 3644631 A DE3644631 A DE 3644631A DE 3644631 A DE3644631 A DE 3644631A DE 3644631 C2 DE3644631 C2 DE 3644631C2
Authority
DE
Germany
Prior art keywords
fwdt
program
processing
value
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3644631A
Other languages
English (en)
Other versions
DE3644631A1 (de
Inventor
Masahiko Wako Saitama Jp Yakuwa
Kikuo Tokio/Tokyo Jp Tomozawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Oki Electric Industry Co Ltd
Original Assignee
Honda Motor Co Ltd
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd, Oki Electric Industry Co Ltd filed Critical Honda Motor Co Ltd
Publication of DE3644631A1 publication Critical patent/DE3644631A1/de
Application granted granted Critical
Publication of DE3644631C2 publication Critical patent/DE3644631C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02DCONTROLLING COMBUSTION ENGINES
    • F02D41/00Electrical control of supply of combustible mixture or its constituents
    • F02D41/24Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/26Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
    • F02D41/266Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Description

Die vorliegende Erfindung betrifft einen Mikrocomputer nach dem Oberbegriff des Anspruchs 1.
Ein solcher Mikrocomputer kann im allgemeinen eine Mehrzahl von in dem Speicher gespeicherten Steuerpro­ grammen durch den Zentralprozessor über einen Datenbus in einer vorbestimmten Folge auslesen und in der vorbe­ stimmten Folge verarbeiten. Die Programme werden jedoch fehlerhaft nicht in der vorbestimmten Folge verarbeitet, wenn Rauschen oder eine andere Störung auftritt.
Um diese Fehler zu vermeiden, ist nach der US-PS 42 87 565 ein Mikrocomputer mit einem Überwachungszeit­ geber versehen worden, der die Verarbeitung der Steuer­ programme überwacht, um zu ermitteln, ob die Steuer­ programme korrekt ablaufen. Ein solcher Überwachungs­ zeitgeber kann nach der DE-PS 29 43 133 in Antwort auf ein Unterbrechungssignal zurückgesetzt werden, das durch einen Generator zur Einleitung der Verarbeitung des Unter­ brechungsprogramms erzeugt wird. Wenn das Unterbrechungs­ signal nicht erzeugt wird, wird der Unterbrechungszeit­ geber nicht rückgesetzt. Er läuft dann nach einer längeren Zeitdauer während der Verarbeitung eines Unterbrechungsprogramms aus. Wenn dies eintritt, nimmt der Mikrocomputer an, daß ein Fehler vorliegt. Der Zen­ tralprozessor wird dann neu gestartet und ein Warnsig­ nal ausgegeben oder eine Reservesteuerschaltung in Be­ trieb genommen.
Fehler können jedoch auch auftreten, wenn die Verarbei­ tung des Unterbrechungsprogramms fortgesetzt oder häufig erfolgt, weil ein Fehler in dem die Unterbrechungs­ signale erzeugenden Generator vorliegt oder weil die Unterbrechungssignale durch Rauschen überlagert werden oder weil eine Schleife, die das Rücksetzsignal für den Überwachungszeitgeber erzeugt, endlos geworden ist. Wenn ein solcher Fehler auftritt, wird der Überwachungs­ zeitgeber fortwährend rückgesetzt, und läuft niemals aus, obwohl der Fehler vorliegt. Aus diesem Grunde wer­ den dann die oben erwähnten Sicherheitsmaßnahmen nicht ausgeführt.
Nach der DE-OS 30 12 425 ist ein Mikrocomputer zur Ver­ arbeitung eines Normalprogramms und mehrerer Unterbre­ chungsprogramme bekannt, in dem, wenn eine Verarbeitung eines zweiten Unterbrechungsprogramms während der Ver­ arbeitung eines ersten Unterbrechungsprogramms einge­ leitet wird, die Unterbrechungssignale also gehäuft auftreten, die Verarbeitung des zweiten Unterbrechungs­ programms nach der Beendigung der Verarbeitung des ersten Unterbrechungsprogramms erfolgt. Rauschen soll in nicht näher beschriebener Weise durch Pegeländerung der Nutzsignale, Abschalten, Umschalten auf ein Notpro­ gramm und/oder Abgabe eines Warnsignals begegnet werden.
Aufgabe der vorliegenden Erfindung ist es, einen Mikro­ computer nach dem Oberbegriff des Anspruchs 1 anzuge­ ben, der auch bei solchen Fehlern die oben erwähnten Sicherheitsmaßnahmen bewirken kann.
Die Lösung dieser Aufgabe ist im Anspruch 1 angegeben.
Nach der Erfindung wird der zweite Wert des Kennzeich­ nungssignals in den Speicher während der Verarbeitung des Normalprogramms gesetzt.
Treten die Unterbrechungssignale fortwährend auf, wird das Normalprogramm nicht mehr verarbeitet, und daher werden keine Rücksetzsignale mehr an den Überwachungs­ zeitgeber gegeben, so daß der Überwachungszeitgeber ausläuft, ein Rücksetzsignal an den Zentralprozessor gibt und gegebenenfalls weitere Sicherheitsmaßnahmen bewirkt.
Entfallen die Unterbrechungssignale, werden schon aus diesem Grunde keine Rücksetzsignale mehr an den Über­ wachungszeitgeber gegeben, so daß der Überwachungszeit­ geber ausläuft, ein Rücksetzsignal an den Zentralpro­ zessor gibt und gegebenenfalls weitere Sicherheitsmaß­ nahmen bewirkt.
Um das Normalprogramm sogleich erneut zu verarbeiten, wenn es nicht durch die Verarbeitung eines Unterbre­ chungsprogramms unterbrochen worden ist, ist bevorzugt eine Ausbildung gemäß Anspruch 2 vorgesehen.
Die Vorteile der Ausbildungen gemäß Anspruch 3 und 4 werden in der folgenden Figurenbeschreibung begründet.
Die Erfindung wird im folgenden an einer Ausführungs­ form unter Hinweis auf die Zeichnungen er­ läutert.
Fig. 1 zeigt ein Blockschaltbild der Ausführungsform des Mikrocomputers.
Fig. 2 zeigt ein Ablaufdiagramm der Verarbeitung eines Unterbrechungsprogramms in dem Zentral­ prozessor der Fig. 1.
Fig. 3 zeigt ein Ablaufdiagramm der Verarbeitung eines Normalprogramms in dem Zentralprozessor der Fig. 1.
Fig. 1 zeigt ein Blockschaltbild eines Mikrocomputers, der in ein Kraftfahrzeug eingebaut ist. Der Mikrocompu­ ter enthält einen Zentralprozessor 1, mit dem ein Speicher 2 zur Speicherung von durch den Zentralprozes­ sor 1 zu verarbeitenden Steuerprogrammen und zur Speiche­ rung von verschiedenen anderen Daten verbunden ist. Der Mikrocomputer enthält außerdem einen Generator 3 zur Erzeugung von eine Unterbrechung der Verarbeitung eines Normalprogramms durch ein Unterbrechungsprogramm im Zentralprozessor 1 einleitenden Unterbrechungssignalen U in vorbestimmten Zeitintervallen (z. B. alle 10 msec). Mit dem Normalprogramm wird z. B. eine Kraftstoffpumpe in dem Kraftfahrzeug oder eine Anzeigeeinrichtung in dem Kraftfahrzeug gesteuert, mit dem Unterbrechungspro­ gramm z. B. eine Abgasrückführungseinrichtung in dem Kraftfahrzeug oder die Leerlaufzahl einer Brennkraft­ maschine in dem Kraftfahrzeug. In Antwort auf ein Unterbrechungssignal U unterbricht der Zentralprozessor 1 die Verarbeitung des Normalprogramms, um das Unter­ brechungsprogramm mit höherer Priorität zu verarbeiten.
Mit der Zentralprozessoreinheit 1 ist über eine Ausgabe­ einheit 5 ein Überwachungszeitgeber 4 verbunden, der durch ein von der Ausgabeeinheit 5 abgegebenes Rücksetz­ signal R zurückzusetzen ist. Der Überwachungszeitgeber 4 gibt nach Ablauf einer vorbestimmten Zeitperiode (z. B. nach 60 msec) ab dem Zeitpunkt, zu dem er rück­ gesetzt wurde, ein Rücksetzsignal A an den Zentralpro­ zessor 1, um diesen neu zu starten. Das Rücksetzsignal R wird von dem Zentralprozessor 1 jedesmal dann erzeugt, wenn ihm zuvor ein Unterbrechungssignal U zugeführt wurde, sofern keine weiter unten beschriebene Unregel­ mäßigkeit vorliegt. Der Überwachungszeitgeber 4 läuft daher normalerweise nicht die vorbestimmte Zeitperiode (z. B. 60 msec) und gibt daher normalerweise keine Rücksetzsignale A an den Zentralprozessor 1. Wenn je­ doch eine weiter unten beschriebene Unregelmäßigkeit vorliegt, gibt der Überwachungszeitgeber 4 an den Zentralprozessor 1 ein Rücksetzsignal A. Mit dem Zen­ tralprozessor 1 ist über die Ausgabeeinheit 5 ein Zähler 6 zum Zählen der Anzahl der Rücksetzsignale A verbunden. Wenn diese Anzahl eine vorbestimmte Anzahl überschreitet, betrachtet der Zähler 6 dies als die Anzeige eines Hardware-Fehlers und schaltet einen Schalter 8 auf eine Reservesteuerschaltung 7 um.
Der Überwachungszeitgeber 4 kann ein digitaler Zeit­ geber sein. Da jedoch ein digitaler Zeitgeber, wenn dem ihm zugeführten Eingangssignal ein Rauschen überlagert ist, nicht richtig zählt, wird die Verwendung eines analogen Zeitgebers bevorzugt.
Fig. 2 zeigt ein Ablaufdiagramm für die Verarbeitung eines Unterbrechungsprogramms mit einer höheren Prio­ rität. In einem Schritt 1 wird durch den Zentralpro­ zessor 1 in Antwort auf ein Unterbrechungssignal U das Unterbrechungsprogramm verarbeitet und in einem Schritt 2 durch den Zentralprozessor 1 ein Kennzeichnungssignal FWDT aus dem Speicher 2 ausgelesen, auf einen logischen Wert "1" gesetzt und wieder in den Speicher gegeben, bis das Unterbrechungsprogramm beendet ist.
Fig. 3 zeigt ein Ablaufdiagramm für die Verarbeitung eines Normalprogramms mit einer niedrigeren Priorität. Der Zentralprozessor 1 verarbeitet das Normalprogramm als Hintergrundprogramm, wenn er nicht das Unterbre­ chungsprogramm verarbeitet. Nach Auslösung verarbeitet er dabei in einem Schritt 11 das Normalprogramm einmal und stellt dann in einem Schritt 12 fest, ob das Kenn­ zeichnungssignal FWDT im Speicher 2 auf den logischen Wert "1" gesetzt wurde. Wenn die Antwort "JA" lautet, was bedeutet, daß ein Unterbrechungsprogramm abgelau­ fen ist, erzeugt der Zentralprozessor 1 ein Rücksetz­ signal R, das die Ausgabeeinheit 5 an den Überwachungs­ zeitgeber 4 gibt und setzt dann in einem Schritt 14 das Kennzeichnungssignal FWDT auf den logischen Wert "0". Dann verarbeitet er in einem Schritt 15 das Normalpro­ gramm erneut. Wenn die Antwort im Schritt 12 "NEIN" lautete, wenn also das Kennzeichnungssignal FWDT im Speicher 2 den logischen Wert "0" hatte, was bedeutet, daß seit dem letzten Normalprogramm kein Unterbrechungs­ programm abgelaufen war, verarbeitet er das Normalpro­ gramm im Schritt 15 erneut, ohne daß er ein Rücksetz­ signal R an den Überwachungszeitgeber 4 gibt.
Das Kennzeichnungssignal im Speicher 2 wird also immer dann auf "1" gesetzt, wenn ein Unterbrechungsprogramm entsprechend dem Ablaufdiagramm der Fig. 2 verarbeitet worden ist und das Rücksetzsignal R immer dann an den Überwachungszeitgeber 4 gegeben, wenn nach der Verar­ beitung eines Normalprogramms entsprechend dem Ablauf­ diagramm der Fig. 3 festgestellt worden ist, daß das Kennzeichnungssignal FWDT den logischen Wert "1" hat.
Wenn die Verarbeitung des Unterbrechungsprogramms nicht ausgeführt wird, weil das Unterbrechungssignal U in­ folge einer Störung des Generators 3 oder aus anderen Gründen nicht erzeugt wird, bleibt das Kennzeichnungs­ signal FWDT auf dem logischen Wert "0", auf den es von Beginn an oder nach der letzten Verarbeitung des Unter­ brechungsprogramms im Schritt 14 der Fig. 3 gesetzt wurde. Das Rücksetzsignal R wird daher nicht erneut an den Überwachungszeitgeber 4 gegeben. Der Überwachungs­ zeitgeber gibt demgemäß nach der vorgegebenen Zeitdauer (z. B. 60 msec) ein Rücksetzsignal A an den Zentralpro­ zessor 1.
Wenn der das Unterbrechungssignal U erzeugende Genera­ tor 3 fehlerhaft arbeitet oder wenn dem Unterbrechungs­ signal U ein Rauschen überlagert wird, so daß eine Ver­ arbeitung des Unterbrechungsprogramms fortwährend oder häufig eingeleitet wird, ohne daß zu der Verarbeitung des Normalprogramms gemäß Fig. 3 zurückgekehrt wird, wird das in dem Speicher 2 gespeicherte Kennzeichnungs­ signal FWDT beim Schritt 2 gemäß Fig. 2 fortlaufend auf "1" gesetzt. Da jedoch die Verarbeitung des Normalpro­ gramms gemäß Fig. 3 nicht ausgeführt wird, wird, weil die Schritte 12 und 13 gemäß Fig. 3 nicht ausgeführt werden, von dem Zentralprozessor 1 kein Rücksetzsignal R für den Überwachungszeitgeber 4 erzeugt. Daher gibt der Überwachungszeitgeber 4 nach der vorgegebenen Zeit­ dauer (z. B. 60 msec) ein Rücksetzsignal A an den Zentralprozessor 1.
Nach all dem wird also das Kennzeichnungssignal FWDT mit dem logischen Wert "1" zum Rücksetzen des Über­ wachungszeitgebers 4 beim Ablauf einer in Antwort auf ein Unterbrechungssignal U eingeleiteten Verarbeitung des Unterbrechungsprogramms in dem Speicher 2 gespeichert und der Zentralprozessor 1 erzeugt ein Rücksetzsignal R für den Überwachungszeitgeber 4 in Antwort auf das ge­ speicherte Kennzeichnungssignal FWDT mit dem logischen Wert "1" nach einer Verarbeitung des Normalprogramms, dessen Priorität niedriger ist als diejenige des Unter­ brechungsprogramms. Wenn daher Unterbrechungssignale U fortwährend die Verarbeitung des Unterbrechungsprogramms einleiten, weil eine Störung in dem die Unterbrechungs­ signale U erzeugenden Generator 3 vorliegt oder weil ein Rauschsignal oder eine ähnliche Störung die Unter­ brechungssignale U überlagert, wird einerseits der Zen­ tralprozessor 1 erneut gestartet und andererseits die Unregelmäßigkeit durch den Zähler 6 ermittelt.
Obwohl bei der beschriebenen Ausführungsform ein ge­ trennter Generator 3 zur Erzeugung der Unterbrechungs­ signale U vorgesehen ist, kann ein solcher Generator 3 auch durch ein in dem Zentralprozessor 1 ablaufendes Programm zur Erzeugung der Unterbrechungssignale U verwirklicht sein.

Claims (4)

1. Mikrocomputer mit einem Zentralprozessor (1), einem Überwachungszeitgeber (4), einem Speicher (2) und einem Generator (3) zur Erzeugung von eine Verarbeitung eines Unterbrechungsprogramms ein­ leitenden Unterbrechungssignalen (U), wobei während der Verarbeitung des Unterbrechungsprogramms in dem Speicher (2) ein Kennzeichnungssignal (FWDT) auf einen ersten Wert (FWDT = 1) gesetzt wird, wo­ bei der Überwachungszeitgeber (4) durch ein von dem Zentralprozessor (1) erzeugtes Rücksetzsignal (R) rückgesetzt wird, wenn das Kennzeichnungssig­ nal (FWDT) den ersten Wert (FWDT = 1) aufweist, und wobei der Überwachungszeitgeber (4) bei Ablauf eines vorbestimmten Zeitintervalles (z. B. 60 msec) nach seinem Rücksetzen ein Rücksetzsignal (A) für den Zentralprozessor (1) erzeugt, dadurch gekennzeichnet, daß das Rücksetzsignal (R) für den Überwachungs­ zeitgeber (4) nur während der Verarbeitung eines Normalprogramms, dessen Priorität niedriger ist als die Priorität des Unterbrechungsprogramms, er­ zeugbar ist, und daß nach Feststellung des ersten Wertes (FWDT = 1) des Kennzeichnungssignales (FWDT) ein zweiter Wert (FWDT = 0) des Kennzeich­ nungssignales (FWDT) in den Speicher (2) während der Verarbeitung des Normalprogramms gesetzt wird.
2. Mikrocomputer nach Anspruch 1, dadurch gekennzeichnet, daß nach
einer Verarbeitung des Normalprogramms der Wert (FWDT = 1 bzw. FWDT = 0) des Kennzeichnungssignals (FWDT) festgestellt wird,
daß, wenn dabei der erste Wert (FWDT = 1) festgestellt wird, das Rücksetzsignal (R) für den Überwachungs­ zeitgeber (4) erzeugt wird, dann
der erste Wert (FWDT = 1) durch den zweiten Wert (FWDT = 0) ersetzt wird und dann eine erneute Verarbei­ tung des Normalprogramms erfolgt
und daß, wenn der zeite Wert (FWDT = 0) festge­ stellt wird, sogleich eine erneute Verarbeitung des Normalprogramms erfolgt.
3. Mikrocomputer nach einem der vorhergehenden An­ sprüche, dadurch gekenn­ zeichnet, daß ein die Rücksetzsignale (A) für den Zentralprozessor (1) zählender Zähler (6) nach einer vorgegebenen Anzahl dieser Rück­ setzsignale (A) einen Schalter (8) auf eine Reservesteuerschaltung (7) umschaltet.
4. Mikrocomputer nach einem der vorhergehenden An­ sprüche, dadurch gekenn­ zeichnet, daß der Überwachungs­ zeitgeber (4) ein analoger Zeitgeber ist.
DE19863644631 1985-12-28 1986-12-29 Unregelmaessigkeiten ermittelnder mikrocomputer Granted DE3644631A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60299053A JPS62157953A (ja) 1985-12-28 1985-12-28 異常検知機能を備えたマイクロコンピユ−タ

Publications (2)

Publication Number Publication Date
DE3644631A1 DE3644631A1 (de) 1987-07-02
DE3644631C2 true DE3644631C2 (de) 1989-09-21

Family

ID=17867597

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863644631 Granted DE3644631A1 (de) 1985-12-28 1986-12-29 Unregelmaessigkeiten ermittelnder mikrocomputer

Country Status (4)

Country Link
US (1) US4775957A (de)
JP (1) JPS62157953A (de)
DE (1) DE3644631A1 (de)
GB (1) GB2184875B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19752850C1 (de) * 1997-11-28 1999-03-04 Siemens Nixdorf Inf Syst Überwachungssystem für Datenverarbeitungsanlagen

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2197507A (en) * 1986-11-03 1988-05-18 Philips Electronic Associated Data processing system
US4860289A (en) * 1987-10-19 1989-08-22 John Fluke Mfg. Co., Inc. Reset circuit for electrically isolated circuits communicating via uart
US4982404A (en) * 1988-10-12 1991-01-01 American Standard Inc. Method and apparatus for insuring operation of a multiple part system controller
JPH02126342A (ja) * 1988-11-07 1990-05-15 Jidosha Kiki Co Ltd マイクロコンピュータの暴走検出方法
EP0410030A1 (de) * 1989-07-25 1991-01-30 Unisia Jecs Corporation Verfahren und Gerät zur Fehlervermeidung in einer Zentraleinheit
DE69016718T2 (de) * 1989-09-06 1995-10-05 Omron Tateisi Electronics Co Programmierbares Steuerungsgerät.
JPH0510201A (ja) * 1991-07-04 1993-01-19 Fuji Heavy Ind Ltd 車輌の制御方法
US5301312A (en) * 1991-08-21 1994-04-05 International Business Machines Corporation Method and system for utilizing benign fault occurrence to measure interrupt-blocking times
US5434845A (en) * 1991-12-03 1995-07-18 General Signal Corporation Infrequent event trace
JP2658697B2 (ja) * 1991-12-11 1997-09-30 富士通株式会社 ウォッチ・ドック・タイマ回路
US6134655A (en) * 1992-05-13 2000-10-17 Comverge Technologies, Inc. Method and apparatus for initializing a microprocessor to insure fault-free operation
US5345583A (en) * 1992-05-13 1994-09-06 Scientific-Atlanta, Inc. Method and apparatus for momentarily interrupting power to a microprocessor to clear a fault state
US5513319A (en) * 1993-07-02 1996-04-30 Dell Usa, L.P. Watchdog timer for computer system reset
JPH0793056A (ja) * 1993-09-24 1995-04-07 Toshiba Corp リセット信号検知方法及び装置
US5877956A (en) 1996-12-23 1999-03-02 Micron Electronics, Inc. System for burning in and diagnostically testing a computer
US6944779B2 (en) * 1999-07-14 2005-09-13 Visteon Global Technologies, Inc. Power management fault strategy for automotive multimedia system
US7117390B1 (en) * 2002-05-20 2006-10-03 Sandia Corporation Practical, redundant, failure-tolerant, self-reconfiguring embedded system architecture
WO2005115898A1 (ja) * 2004-05-25 2005-12-08 Mitsubishi Denki Kabushiki Kaisha エレベータ制御装置
JP2007286859A (ja) * 2006-04-17 2007-11-01 Ricoh Co Ltd 制御装置および画像形成装置
JP4609381B2 (ja) * 2006-06-14 2011-01-12 株式会社デンソー 異常監視用プログラム、記録媒体及び電子装置
CN101676879A (zh) * 2008-09-17 2010-03-24 鸿富锦精密工业(深圳)有限公司 超频能力测试系统及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072852A (en) * 1976-08-23 1978-02-07 Honeywell Inc. Digital computer monitoring and restart circuit
US4162526A (en) * 1978-03-16 1979-07-24 International Business Machines Corporation Failsafe primary power control apparatus for systems using computer controlled power sequencing
US4287565A (en) * 1978-09-29 1981-09-01 Robert Bosch Gmbh Monitoring system for program controlled apparatus
JPS5557956A (en) * 1978-10-25 1980-04-30 Nissan Motor Co Ltd Malfunction prevention unit of microcomputer
JPS6032217B2 (ja) * 1979-04-02 1985-07-26 日産自動車株式会社 制御用コンピュ−タのフェィルセ−フ装置
JPS56155451A (en) * 1980-04-30 1981-12-01 Sharp Corp Electronic computer
JPS57134757A (en) * 1981-02-12 1982-08-20 Matsushita Electric Ind Co Ltd Self-diagnosis system for microcomputer
DE3207633A1 (de) * 1982-02-26 1983-09-15 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur ueberwachung eines mikroprozessors
US4538273A (en) * 1982-11-12 1985-08-27 Honeywell Inc. Dual input watchdog timer
US4598355A (en) * 1983-10-27 1986-07-01 Sundstrand Corporation Fault tolerant controller
JPS60205757A (ja) * 1984-03-30 1985-10-17 Toshiba Corp プログラム暴走検出方法
US4618953A (en) * 1984-05-01 1986-10-21 Pitney Bowes Inc. Watchdog circuit
US4627060A (en) * 1984-11-29 1986-12-02 Baxter Travenol Laboratories, Inc. Watchdog timer
GB2177241B (en) * 1985-07-05 1989-07-19 Motorola Inc Watchdog timer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19752850C1 (de) * 1997-11-28 1999-03-04 Siemens Nixdorf Inf Syst Überwachungssystem für Datenverarbeitungsanlagen

Also Published As

Publication number Publication date
DE3644631A1 (de) 1987-07-02
US4775957A (en) 1988-10-04
GB8630957D0 (en) 1987-02-04
GB2184875B (en) 1990-03-28
GB2184875A (en) 1987-07-01
JPS62157953A (ja) 1987-07-13

Similar Documents

Publication Publication Date Title
DE3644631C2 (de)
DE2946081C2 (de)
DE3731142C2 (de) Überwachungseinrichtung in einer elektronischen Steuereinheit
EP0016218B1 (de) Einrichtung zum steuern von betriebsparameterabhängigen und sich wiederholenden vorgängen für brennkraftmaschinen
DE4111072C3 (de) Verfahren zum Feststellen einer Störung in einem Mikrocomputersystem
DE102013015172A1 (de) Challenge-and-response-Verfahren für Sicherheitssystem unter Verwendung eines modifizierten Watchdog-Zeitgebers
DE3012425A1 (de) Fehlergesicherte einrichtung zur benutzung eines digitalen rechners
DE3521081A1 (de) Mikrocomputeranordnung
DE3345863A1 (de) Ueberwachungsschaltung fuer rechner
DE3111126A1 (de) "pruef- und sicherungseinrichtung fuer elektronische steuersysteme, insbesondere in kraftfahrzeugen"
DE2945543C2 (de)
DE3514079C2 (de) Ausfallsicherungsschaltung
EP0512240A1 (de) System zur Steuerung eines Kraftfahrzeuges
DE2943133A1 (de) Vorrichtung zum verhindern von stoerungen bei einem mikrocomputersystem
DE3936259C2 (de)
DE112018005858T5 (de) Elektronische steuervorrichtung
DE3036926C2 (de) Verfahren und Anordnung zur Steuerung des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung
EP0543821A1 (de) Einrichtung zur funktionsüberwachung externer synchronisations-baugruppen in einem mehrrechnersystem.
DE3544079C2 (de) Verfahren zur Verarbeitung von Interrupt-Signalen
DE4320028C2 (de) Steuervorrichtung für eine Brennkraftmaschine mit innerer Verbrennung
DE102013213087A1 (de) Überwachungsschaltung mit einem fenster-watchdog
DE3926377C2 (de) Elektronisches Steuergerät für eine Brennkraftmaschine
DE3014251A1 (de) Vorrichtung zur steuerung einer brennkraftmaschine
DE3701714A1 (de) Verfahren und vorrichtung zur ueberwachung rechnergesteuerter stellglieder
EP0062928B1 (de) Anordnung zur Erzeugung eines Auslöseimpulses

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee